ISP器件的設(shè)計與應(yīng)用_第1頁
ISP器件的設(shè)計與應(yīng)用_第2頁
ISP器件的設(shè)計與應(yīng)用_第3頁
ISP器件的設(shè)計與應(yīng)用_第4頁
ISP器件的設(shè)計與應(yīng)用_第5頁
已閱讀5頁,還剩48頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、1 ISPISP器件的設(shè)計與應(yīng)用器件的設(shè)計與應(yīng)用 一、實驗?zāi)康囊?、實驗?zāi)康?二、實驗原理二、實驗原理 三、設(shè)計舉例三、設(shè)計舉例-流水燈流水燈 五、實驗報告要求五、實驗報告要求 四、實驗內(nèi)容與要求四、實驗內(nèi)容與要求 2 了解并掌握采用可編程邏輯器件實現(xiàn)數(shù)字了解并掌握采用可編程邏輯器件實現(xiàn)數(shù)字 電路與系統(tǒng)的方法;電路與系統(tǒng)的方法; 學習并掌握采用學習并掌握采用Xilinx_ISE Xilinx_ISE 軟件開發(fā)可軟件開發(fā)可 編程器件的過程;編程器件的過程; 學習使用學習使用verilog HDLverilog HDL描述數(shù)字邏輯電路與描述數(shù)字邏輯電路與 系統(tǒng)的方法系統(tǒng)的方法; ; 掌握分層次、分模

2、塊的電路設(shè)計方法,熟掌握分層次、分模塊的電路設(shè)計方法,熟 悉使用可編程器件實現(xiàn)數(shù)字系統(tǒng)的一般步驟。悉使用可編程器件實現(xiàn)數(shù)字系統(tǒng)的一般步驟。 3 傳統(tǒng)數(shù)字系統(tǒng)設(shè)計流程傳統(tǒng)數(shù)字系統(tǒng)設(shè)計流程 設(shè)計目標 人工給出真值表人工給出真值表 人工化簡卡諾圖人工化簡卡諾圖 得到最簡表達式得到最簡表達式 人工使用人工使用LSI電路實現(xiàn)電路實現(xiàn) 系統(tǒng)調(diào)試和驗證系統(tǒng)調(diào)試和驗證 4 現(xiàn)代數(shù)字系統(tǒng)設(shè)計流程現(xiàn)代數(shù)字系統(tǒng)設(shè)計流程 設(shè)計目標設(shè)計目標 設(shè)計輸入設(shè)計輸入 編譯、功能級仿真編譯、功能級仿真 邏輯綜合邏輯綜合 時序仿真時序仿真 系統(tǒng)調(diào)試與驗證系統(tǒng)調(diào)試與驗證 entity lab1 is port(a,b,c : in

3、std_logic; y : out std_logic); end lab1; architecture rtl of lab1 is begin yDigilent-Digilent- Adept -adept”Adept -adept”,打開專門的下載工具。,打開專門的下載工具。 51 1. 1.學習及驗證實驗項目:學習及驗證實驗項目: 按照實驗指導書按照實驗指導書4.34.3節(jié)所示步驟,建立工程項目,節(jié)所示步驟,建立工程項目, 輸入源文件,進行時序仿真,驗證所設(shè)計功能,然輸入源文件,進行時序仿真,驗證所設(shè)計功能,然 后進行編譯,正確生成所需下載后進行編譯,正確生成所需下載.bit.bi

4、t類型文件。下載類型文件。下載 配置文件到實驗板配置文件到實驗板BASYS2BASYS2上,觀察驗證實驗現(xiàn)象。上,觀察驗證實驗現(xiàn)象。 2.2.設(shè)計實驗項目(設(shè)計實驗項目(使用使用verilogverilog語言設(shè)計實現(xiàn)語言設(shè)計實現(xiàn)) 模六十計數(shù)器模六十計數(shù)器 功能要求:功能要求:利用層次化方法在實驗板上實現(xiàn)模六十計利用層次化方法在實驗板上實現(xiàn)模六十計 數(shù),即數(shù),即012349105901012349105901 ,并在,并在Basys2Basys2實驗板的實驗板的AN1AN1與與AN0AN0上顯示。上顯示。 52 設(shè)計步驟與要求:設(shè)計步驟與要求: 計算并說明采用計算并說明采用Basys2Bas

5、ys2實驗板時鐘實驗板時鐘50MHz50MHz實現(xiàn)實現(xiàn) 系統(tǒng)功能的基本原理。系統(tǒng)功能的基本原理。 在在Xilinx ISE13.4 Xilinx ISE13.4 軟件中,編寫輸入所設(shè)計的源軟件中,編寫輸入所設(shè)計的源 程序文件。程序文件。 對源程序進行編譯及仿真分析(注意合理設(shè)置,對源程序進行編譯及仿真分析(注意合理設(shè)置, 以便能夠在驗證邏輯的基礎(chǔ)上盡快得出仿真結(jié)以便能夠在驗證邏輯的基礎(chǔ)上盡快得出仿真結(jié) 果)。果)。 輸入管腳約束文件,對設(shè)計項目進行編譯與邏輯輸入管腳約束文件,對設(shè)計項目進行編譯與邏輯 綜合,生成下載所需綜合,生成下載所需.bit.bit類型文件。類型文件。 在在Basys2Ba

6、sys2實驗板上下載所生成的實驗板上下載所生成的.bit.bit文件,觀察文件,觀察 驗證所設(shè)計的電路功能。驗證所設(shè)計的電路功能。 注意事項注意事項 適當設(shè)置仿真文件,使得能夠達到盡快得到仿真結(jié)適當設(shè)置仿真文件,使得能夠達到盡快得到仿真結(jié) 果,同時能夠驗證所設(shè)計系統(tǒng)的邏輯與時序的目的。果,同時能夠驗證所設(shè)計系統(tǒng)的邏輯與時序的目的。 53 按實驗報告格式要求,描述系統(tǒng)設(shè)計實按實驗報告格式要求,描述系統(tǒng)設(shè)計實 現(xiàn)現(xiàn)目標要求目標要求,設(shè)計,設(shè)計實現(xiàn)原理實現(xiàn)原理,對于用層,對于用層 次化設(shè)計方法所設(shè)計的電路系統(tǒng),給出次化設(shè)計方法所設(shè)計的電路系統(tǒng),給出 系統(tǒng)系統(tǒng)各模塊的連接關(guān)系圖各模塊的連接關(guān)系圖;給出;給出源碼清源碼清 單單,測試文件清單測試文件清單,管腳定義文件清單管腳定義文件清單, 系統(tǒng)使用說

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論