數(shù)電課件Lec04-Chap2.ppt.

1、1 1 Digital Logic Design and Application Lecture #4 Chap. 2 Number systems and Codes UESTC, Spring 2014 Lec.1, 4, 5, 2, 3, 6, 7 . Digital Logic Design and Application Introduction Why digital systems are able to process any kind of information? 2 Tab. 3-1 所有信息都可以用有限位的二進(jìn)制數(shù)字表示，因 此數(shù)字系統(tǒng)可以處理任何信息。 Digital

2、 Logic Design and Application Introduction 如何用二進(jìn)制數(shù)字量來(lái)表示、運(yùn)算信息 模擬量有正、負(fù)之分 模擬量有整、零之別 除了二進(jìn)制還有其他表示方法嗎 不能或不便抽象為兩值子集的信息如何處理 3 Number system 數(shù) 制 Coding 編 碼 Digital Logic Design and Application 學(xué)習(xí)要求學(xué)習(xí)要求 掌握：十進(jìn)制、二進(jìn)制、八進(jìn)制和十六進(jìn)制數(shù)的掌握：十進(jìn)制、二進(jìn)制、八進(jìn)制和十六進(jìn)制數(shù)的表示方法表示方法 以及它們之間的以及它們之間的相互轉(zhuǎn)換相互轉(zhuǎn)換、二進(jìn)制數(shù)的、二進(jìn)制數(shù)的運(yùn)算運(yùn)算；符號(hào)數(shù)的表；符號(hào)數(shù)的表 達(dá)：符號(hào)達(dá)

3、：符號(hào)-數(shù)值碼（數(shù)值碼（Signed-Magnitude System、原碼原碼），）， 二進(jìn)制補(bǔ)碼二進(jìn)制補(bǔ)碼(twos complement，補(bǔ)碼補(bǔ)碼)、二進(jìn)制反碼、二進(jìn)制反碼 （ones complement, 反碼反碼）表示以及它們之間的相互轉(zhuǎn)）表示以及它們之間的相互轉(zhuǎn) 換；換；符號(hào)數(shù)的運(yùn)算；溢出的概念符號(hào)數(shù)的運(yùn)算；溢出的概念。 掌握：其他信息的掌握：其他信息的編碼表達(dá)編碼表達(dá)：BCD碼碼（Binary Codes for Decimal numbers）、）、n中取中取1碼碼（獨(dú)熱碼）、（獨(dú)熱碼）、格雷碼格雷碼 （Gray code）的特點(diǎn)及其與二進(jìn)制數(shù)之間的轉(zhuǎn)換關(guān)系；）的特點(diǎn)及其與二

4、進(jìn)制數(shù)之間的轉(zhuǎn)換關(guān)系； 了解：模擬信息的數(shù)字表達(dá)：了解：模擬信息的數(shù)字表達(dá)：A/D轉(zhuǎn)換的基本概念；轉(zhuǎn)換的基本概念； 了解：字符的代碼表示，二進(jìn)制代碼在狀態(tài)、條件等的表了解：字符的代碼表示，二進(jìn)制代碼在狀態(tài)、條件等的表 示方面的應(yīng)用；示方面的應(yīng)用； 4 Digital Logic Design and Application 2.1 Positional Number system 用進(jìn)位的方法進(jìn)行計(jì)數(shù)的數(shù)制稱為用進(jìn)位的方法進(jìn)行計(jì)數(shù)的數(shù)制稱為進(jìn)位計(jì)數(shù)制進(jìn)位計(jì)數(shù)制(或或 按位計(jì)數(shù)制按位計(jì)數(shù)制 Positional Number system)。 5 1p ni i i rdD 1 1 1 0 01

5、 2 2 1 1 10121 - - . . - . p ni i i n n p p p p nppr rd rd rdrdrdrdrd ddddddD 和式 按權(quán)展開(kāi) 按位計(jì)數(shù)法 Digit（數(shù)碼、數(shù)位）（數(shù)碼、數(shù)位） Radix（基數(shù)）（基數(shù)） Number （數(shù)字）（數(shù)字） Weighted sum of the digits. Weight（權(quán)）（權(quán)） Digital Logic Design and Application 2.1 Positional Number system 6 數(shù)制的數(shù)制的三要素三要素為：為： 基數(shù)基數(shù)(base/radix)：數(shù)碼的進(jìn)制數(shù)數(shù)碼的進(jìn)制數(shù)r，也

6、稱為，也稱為 基數(shù)（底數(shù)）?；鶖?shù)（底數(shù)）。 數(shù)碼數(shù)碼(digit)：0r-1，進(jìn)位規(guī)律：逢，進(jìn)位規(guī)律：逢r進(jìn)一，進(jìn)一， 借一當(dāng)借一當(dāng)r。 位權(quán)位權(quán)(weight)：ri，數(shù)碼在一個(gè)數(shù)中的位置不，數(shù)碼在一個(gè)數(shù)中的位置不 同，權(quán)的大小就不同（同，權(quán)的大小就不同（i是數(shù)碼所在的位是數(shù)碼所在的位 置）。置）。 Digital Logic Design and Application 2.1 Positional Number system DecimalDecimal（十進(jìn)制）（十進(jìn)制） Digit：0 9，逢，逢10進(jìn)進(jìn)1，借，借1當(dāng)當(dāng)10 Weight：(10) 10 i Radix： (10)

7、10 2 2 21012 10 10 105107108105101 75.158 i i orD a Digital Logic Design and Application 2.1 Positional Number system BinaryBinary ( (二進(jìn)制二進(jìn)制 ) ) Digit ：0 1，逢，逢2進(jìn)進(jìn)1，借一當(dāng)，借一當(dāng)2 Weight： (2) 10 i Radix： (2) 10 3 0 0123 2 or 2 21212021 1011 i i i B a Digital Logic Design and Application 二進(jìn)制的優(yōu)點(diǎn)：運(yùn)算簡(jiǎn)單，電路簡(jiǎn)單，工二

8、進(jìn)制的優(yōu)點(diǎn)：運(yùn)算簡(jiǎn)單，電路簡(jiǎn)單，工 作可靠。數(shù)字電路中多使用二進(jìn)制作可靠。數(shù)字電路中多使用二進(jìn)制. 二進(jìn)制的不足：一個(gè)較大的十進(jìn)制用二進(jìn)二進(jìn)制的不足：一個(gè)較大的十進(jìn)制用二進(jìn) 制表示需要較多的位，為了克服二進(jìn)制書(shū)制表示需要較多的位，為了克服二進(jìn)制書(shū) 寫(xiě)太長(zhǎng)的缺點(diǎn)，常用八進(jìn)制和十六進(jìn)制。寫(xiě)太長(zhǎng)的缺點(diǎn)，常用八進(jìn)制和十六進(jìn)制。 2.1 Positional Number system Digital Logic Design and Application Octal（八進(jìn)制）（八進(jìn)制） Digit：0 7，逢，逢8進(jìn)進(jìn)1，借，借1當(dāng)當(dāng)8 Weight： (8) 10 i Radix： (8) 10

9、Hexadecimal（十六進(jìn)制）（十六進(jìn)制） Digit：0 9 AF（1015)，逢，逢16進(jìn)進(jìn)1，借，借1當(dāng)當(dāng)16 Weight：(16) 10 i Radix： (16) 10 2.2 Octal B-Binary； O-Octal; H-Hexadecimal 2.2 Octal 為了保證原碼為了保證原碼 加減法的正確才需要負(fù)數(shù)的補(bǔ)碼表達(dá)形式加減法的正確才需要負(fù)數(shù)的補(bǔ)碼表達(dá)形式; 從正數(shù)從正數(shù)A計(jì)算計(jì)算-A的補(bǔ)碼有三種等效方法的補(bǔ)碼有三種等效方法: 2n-A A的原碼按位取反的原碼按位取反(帶符號(hào)位帶符號(hào)位)+1 -A的源碼按位取反的源碼按位取反(不帶符號(hào)位不帶符號(hào)位)+1 。 正數(shù)

10、的補(bǔ)碼正數(shù)的補(bǔ)碼MSB為為0 ，負(fù)數(shù)的補(bǔ)碼，負(fù)數(shù)的補(bǔ)碼MSB為為1. 二進(jìn)制原二進(jìn)制原/反反/補(bǔ)碼均有順序遞增補(bǔ)碼均有順序遞增/減的規(guī)律。減的規(guī)律。 41 Digital Logic Design and Application 原碼原碼/反碼反碼/補(bǔ)碼的小結(jié)補(bǔ)碼的小結(jié) 正數(shù)的原正數(shù)的原/反反/補(bǔ)碼相同補(bǔ)碼相同. N位二進(jìn)制原碼位二進(jìn)制原碼/反碼反碼/補(bǔ)碼均可以表示補(bǔ)碼均可以表示2n個(gè)數(shù)。個(gè)數(shù)。 二進(jìn)制原碼和反碼中零有兩種表達(dá)形式二進(jìn)制原碼和反碼中零有兩種表達(dá)形式,補(bǔ)碼中零只有一種表補(bǔ)碼中零只有一種表 達(dá)方式達(dá)方式,即即+0。 N位二進(jìn)制補(bǔ)碼可以表示位二進(jìn)制補(bǔ)碼可以表示-2n-1,原碼原碼/反

11、碼中沒(méi)有。反碼中沒(méi)有。 使用補(bǔ)碼后可以用加法代替減法使用補(bǔ)碼后可以用加法代替減法 42 D D 反 反 反反 = = D D D D 補(bǔ) 補(bǔ) 補(bǔ)補(bǔ) = = D D Digital Logic Design and Application 43 0000 0001 0010 0011 0100 0101 1000 1001 1010 1101 1111 1110 1011 1100 0111 0110 +0 +1 +2 +3 +4 +5 8 7 6 3 1 2 5 4 +7 +6 4-bit twos-complement numbers 使用補(bǔ)碼后可以使用補(bǔ)碼后可以 用加法代替減法用加法代替減

12、法 + + Why?Why? A+-AA+-AC C=0=0 “?！?，“同余” “模?！笔侵敢粋€(gè)計(jì)量系統(tǒng)的計(jì)是指一個(gè)計(jì)量系統(tǒng)的計(jì) 數(shù)范圍，實(shí)質(zhì)上是計(jì)量器產(chǎn)生數(shù)范圍，實(shí)質(zhì)上是計(jì)量器產(chǎn)生 “溢出溢出”的量，它的值在計(jì)量的量，它的值在計(jì)量 器上表示不出來(lái)，計(jì)量器上只器上表示不出來(lái)，計(jì)量器上只 能表示出模的余數(shù)。任何有模能表示出模的余數(shù)。任何有模 的計(jì)量器，均可化減法為加法的計(jì)量器，均可化減法為加法 運(yùn)算。運(yùn)算。 Digital Logic Design and Application 44 2.6 Twos-Complement Addition and Subtraction Addition R

13、ules: By ordinary binary addition, ignoring any carries beyond the MSB; No different cases based on operands signs! 按照無(wú)符號(hào)數(shù)的加法規(guī)則相加按照無(wú)符號(hào)數(shù)的加法規(guī)則相加,符號(hào)位參加運(yùn)算。符號(hào)位參加運(yùn)算。 3 1 1 0 1 + 5 + 1 0 1 1 8 1 1 0 0 0 +7 0 1 1 1 + 4 + 1 1 0 0 +3 1 0 0 1 1 +2 0 0 1 0 + +5 + 0 1 0 1 +7 0 1 1 1 7 3 10 5 6 11 1 0 1 1 + 1 0 1

14、 0 1 0 1 0 1 5 0 1 1 1 0 0 1 1 1 0 1 0 6 Digital Logic Design and Application 45 2.6 Twos-Complement Addition and subtraction Overflow（溢出（溢出） Occurs if result is out of range Addends with different sign will not produce an overflow. 異號(hào)數(shù)相加不會(huì)產(chǎn)生溢出異號(hào)數(shù)相加不會(huì)產(chǎn)生溢出. if the addends signs are the same but the s

15、ums sign is different from the addends. 同號(hào)數(shù)相加同號(hào)數(shù)相加,結(jié)果為異號(hào)結(jié)果為異號(hào) 則溢出。則溢出。 If the carries into and out of the sign position are different. 結(jié)果結(jié)果MSB的的 cin cout 實(shí)際可通過(guò)實(shí)際可通過(guò)cin cout 來(lái)判斷來(lái)判斷 Digital Logic Design and Application 46 2.6 Twos-Complement Addition and Subtraction Subtraction Rules: Taking subtrahen

16、ds（減數(shù)）（減數(shù)） 2s-complement, then add it to minuend （被減數(shù)）（被減數(shù)） Negating the subtrahend, adding the minuend with Cin=1 +4 +3 0100 0011 1 0100 + 1100 1 0001 cin 1 0010 + 0010 0101 +2 3 0010 1101 cin Using adder and invertors to carry subtraction Overflow in subtraction can be detected using the same rule as in addition. Digital L