MAX+PLUS II快速入門

1、MAX+PLUSII快速入門MAX+PLUS II是Altera公司的全集成化可編程邏輯設(shè)計(jì)環(huán)境。它的界面友好，在線幫助完備，初學(xué)者也可以很快學(xué)習(xí)掌握。完成高性能的設(shè)計(jì)。另外，在進(jìn)行原理圖輸入時(shí)，可以直接放置74系列邏輯芯片，所以對(duì)于普通愛好者來(lái)說(shuō)，即使不使用Altera的可編程器件，也可以把MAX+PLUS II作為邏輯仿真工具，不用搭建硬件電路，即可對(duì)自己的設(shè)計(jì)進(jìn)行調(diào)試，驗(yàn)證。下面以具體實(shí)例介紹MAX+PLUS II V9.30的使用，希望初學(xué)者能快速入門。功能MAX+PLUS II的編譯核心支持Altera的FLEX 10K、FLEX 8K、MAX9000、MAX7000、FLASHlo

2、gic、MAX5000、Classic系列可編程邏輯器件； MAX+PLUS II的設(shè)計(jì)輸入、處理與校驗(yàn)功能一起提供了全集成化的一套可編程邏輯開發(fā)工具，可加快動(dòng)態(tài)調(diào)試，縮短開發(fā)周期； MAX+PLUS II支持各種HDL設(shè)計(jì)輸入，包括VHDL、Verilog和Altera的AHDL； MAX+PLUS II可與其他工業(yè)標(biāo)準(zhǔn)設(shè)計(jì)輸入、綜合與校驗(yàn)工具鏈接。與CAE工具的接口符合EDIF200和209、參數(shù)化模塊庫(kù)（LPM）、Verilog、VHDL及其它標(biāo)準(zhǔn)。設(shè)計(jì)者可使用Altera或標(biāo)準(zhǔn)CAE設(shè)計(jì)輸入工具去建立邏輯設(shè)計(jì)，使用MAX+PLUS II編譯器對(duì)Altera器件設(shè)計(jì)進(jìn)行編譯，并使用Alt

3、era或其它CAE校驗(yàn)工具進(jìn)行器件或板級(jí)仿真。MAX+PLUS II支持與Synopsys、Viewlogic、Mentor Graphics、Cadence、Exemplar、Data I/O、Intergraph、Minc、OrCAD等公司提供的工具接口； 安裝本站提供MAX+PLUS II V9.30功能完全版，支持MAX+PLUS II全部功能，包括原理圖輸入、VHDL/AHDL輸入、編譯、仿真、定時(shí)分析、編程。為方便下載，這一版本僅提供對(duì)EPM7000/EPM7000S/EPM7000A的支持。安裝很簡(jiǎn)單，只需將文件解開放在c:maxplus2目錄。使用使用MAX+PLUS II進(jìn)行

4、設(shè)計(jì)包括四個(gè)階段：設(shè)計(jì)輸入、設(shè)計(jì)處理、設(shè)計(jì)驗(yàn)證和器件編程。下面以一個(gè)最簡(jiǎn)單的例子，用ALTERA的EPLDEPM7128S實(shí)現(xiàn)二分頻器，來(lái)示范用MAX+PLUS II進(jìn)行開發(fā)的全過(guò)程。首先啟動(dòng)MAX+PLUS II，進(jìn)入集成開發(fā)環(huán)境運(yùn)行：maxstart.exe設(shè)計(jì)輸入建立一個(gè)新設(shè)計(jì)輸入文件，這里我們采用原理圖方式Graphic Editor file (*.gdf)來(lái)進(jìn)行設(shè)計(jì)輸入，這是最方便，最直觀的邏輯輸入方法選擇“OK”進(jìn)入編輯狀態(tài)接著輸入邏輯元件，在編輯區(qū)的空白處雙擊鼠標(biāo)。在Symbol Name欄輸入dff，表示D觸發(fā)器選擇“OK”，D觸發(fā)器就被放在編輯區(qū)放置器件時(shí)，在Symbol

5、Libraries框中選擇mf庫(kù)，就可以選擇常用的74系列邏輯芯片下面再放一個(gè)反相器，輸入名稱：not在反相器上按鼠標(biāo)右鍵，將反相器旋轉(zhuǎn)180度下面放置I/O腳，輸入腳：input，輸出腳：output在PING_NAME上雙擊，編輯管腳名為in、out鼠標(biāo)移動(dòng)到器件的端上就變?yōu)樾∈郑蟿?dòng)即可畫線，如圖連接好了，設(shè)計(jì)輸入告一段落，將設(shè)計(jì)文件存盤，命名為myfirst.gdf編譯上面已經(jīng)完成了原理圖的輸入，需要給設(shè)計(jì)指定一個(gè)工程名，選擇File-Project-Set Project to Current File，將當(dāng)前工程名設(shè)為當(dāng)前文件名下面定義器件，即定義用哪種EPLD來(lái)實(shí)現(xiàn)設(shè)計(jì)，選擇A

6、ssign-Device，在彈出窗口中選擇MAX7000系列的EPM7128SLC84-10，確認(rèn)準(zhǔn)備開始編譯，選擇MAX+plus II-Compiler，彈出編譯窗口，按 Start 開始編譯編譯結(jié)束之后，在編譯窗口中的rpt圖標(biāo)上雙擊，可打開編譯報(bào)告文件，其中有便宜后的管腳分配圖，可看到我們定義的管腳in和out分配I/O腳上面MAX+PLUS II完成了編譯，把我們定義的I/O腳自動(dòng)分配給了器件EPM7128SLC84，也許你對(duì)MAX+PLUS II自動(dòng)分配的管腳不滿意，沒(méi)關(guān)系，自己定義，選擇MAX+plus II-Floorplan Editor，進(jìn)入底層編輯工具，再選擇Layout

7、-Device View和Layout-Current Assignments Floorplan，顯示當(dāng)前的管腳分配情況可看到EPLD的底層圖，右上角為Unassigned Nodes & Pins你可以直接將Unassigned Nodes & Pins中的管腳拖到合適的地方編輯后結(jié)果如下然后需要按前面所述將工程重新編譯一遍，在rpt報(bào)告文件里可以看到新定義的管腳分配圖仿真設(shè)計(jì)已經(jīng)完成，但功能是否完全正確呢？只要進(jìn)行一下仿真就能知道首先，要編輯一個(gè)波形文件，打開MAX+plus II-Waveform Editor然后確定仿真的時(shí)長(zhǎng)，選擇File-End Time，輸入100us，確定還需

8、要確定仿真的最小時(shí)間單位，選擇Option-Grid Size，輸入50ns，確定下面開始輸入要仿真的信號(hào)名稱，選擇Node-Enter Node From SNF，在彈出的對(duì)話框中按List按鈕，可以看到我們前面定義的I/O：in、out按=選擇要增加的Nodes，把in、out都加入，確定，in、out出現(xiàn)在Wave Editor中按in的圖標(biāo)，選中信號(hào)in，在左側(cè)的工具按鈕上選擇時(shí)鐘工具在彈出的對(duì)話框中按確認(rèn)用左側(cè)工具調(diào)整顯示比例，得到以下波形這就在in腳上加入了一個(gè)周期是100ns的信號(hào)將波形文件存盤為myfirst.scf，選擇MAX+plus II-Simulator調(diào)入仿真器直接按Start啟動(dòng)仿真，仿真結(jié)束后按Open SCF，可以看到仿真結(jié)果可以看出out腳輸出正確，實(shí)現(xiàn)了二分頻，另外，輸出和輸入之間的實(shí)際時(shí)延也被仿真出來(lái)了編程至此，一個(gè)設(shè)計(jì)已經(jīng)全部完成，你可以在設(shè)計(jì)目錄下找到生成的編程文件*.pof，要將它實(shí)現(xiàn)需要對(duì)EPM7128進(jìn)行編程，最方便又廉價(jià)的方法是用Altera的ByteBlaster下載電纜將編程文件.pof從電腦的并行口直接寫入器件。選擇M