計算機組成原理試題及答案06(推薦文檔).docx

1、本科生期末試卷六一選擇題（每小題 1 分，共 10 分）1完整的計算機應包括_。A運算器、存儲器、控制器；B外部設備和主機；C主機和實用程序；D配套的硬件設備和軟件系統(tǒng)；2用 64 位字長（其中1 位符號位）表示定點小數(shù)時，所能表示的數(shù)值范圍是_。641 631 621D63A 0，2B 0，2C 0，20，2 3四片 74181ALU 和 1 片 74812CLA 器件相配合，具有如下進位傳遞功能_。A行波進位；B組內(nèi)先行進位，組間先行進位；C組內(nèi)先行進位，組間行波進位；D組內(nèi)行波進位，組間先行進位；4某機字長 32 位，存儲容量為1MB ，若按字編址，它的尋址范圍是_。A0 1MB0 51

2、2KBC0256KD0 256KB5某一 RAM 芯片，其容量為512 8 位，除電源和接地端外，該芯片引出線的最小數(shù)目應是 _。A 23B 25C 50D 196堆棧尋址方式中， 設 A 為通用寄存器， SP 為堆棧指示器， M SP 為 SP 指示器的棧頂單元，如果操作的動作是： （ A ） M SP ，（SP） - 1SP ，那么出棧的動作應是 _。A （MSP） A， （SP） + 1 SP ；B（SP） + 1 SP ，（ MSP） A；C （SP） - 1 SP ，（ MSP） A ；D （MSP） A ，（SP） - 1 SP ；7指令周期是指_。A CPU從主存取出一條指令的時

3、間；B CPU執(zhí)行一條指令的時間；C CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時間；D 時鐘周期時間 ；8在 _的微型計算機系統(tǒng)中，外設可和主存貯器單元統(tǒng)一編址，因此可以不使用I /O 指令。A單總線B雙總線C三總線D多總線9在微型機系統(tǒng)中，外圍設備通過_與主板的系統(tǒng)總線相連接。A適配器B設備控制器C計數(shù)器D寄存器10 CD ROM光盤的標準播放時間為60 分鐘。在計算模式1 情況下，光盤的存儲容量為_。A 601MBB 527MBC 630MBD 530MB二填空題（每小題3 分，共 24 分）1計算機的硬件包括A._ ， B._ ， C._ 適配器，輸入輸出部分。2按 IEEE76

4、4 標準，一個浮點數(shù)由A._ ，階碼 E ，尾數(shù) m 三部分組成。其中階碼E1的值等于指數(shù)的B._ 加上一個固定C._ 。3存儲器的技術指標有A._ ， B._ ，C._ ，存儲器帶寬。4指令操作碼字段表征指令的A._ ，而地址碼字段指示B._ 。微小型機多采用C._混合方式的指令格式。5. CPU中至少有如下六類寄存器，除了 A._ 寄存器， B._ 計數(shù)器， C._ 寄存器外，還應有通用寄存器，狀態(tài)條件寄存器，數(shù)據(jù)緩沖寄存器。6總線有A._ 特性， B._ 特性，電氣特性，C._ 特性。7不同的CRT顯示標準所支持的最大A._ 和 B._ 數(shù)目是 C._ 的。8中斷處理需要有中斷A._ ，

5、中斷 B._ 產(chǎn)生，中斷C._ 等硬件支持。三. 應用題1.（ 11 分）設有兩個浮點數(shù)N 1 = 2 j1 S 1, N 2 = 2 j2S2 ,其中階碼 2 位，階符1 位，尾數(shù)四位，數(shù)符一位。設： j 1 = (-10 )2 ,S 1 = ( +0.1001)2j2=(+10)2 ,S 2 = ( +0.1011)2求： N1 N2 ，寫出運算步驟及結果，積的尾數(shù)占4 位，要規(guī)格化結果，用原碼陣列乘法器求尾數(shù)之積。2.（ 11 分）已知某 8 位機的主存采用半導體存貯器，地址碼為18 位，若使用 4K 4 位RAM芯片組成該機所允許的最大主存空間，并選用模塊條的形式，問：（ 1）若每個摸

6、條為 32K 8 位，共需幾個模塊條？（ 2）每個模塊內(nèi)共有多少片 RAM芯片？（ 3）主存共需多少 RAM芯片？ CPU如何選擇各模塊條？3.（ 11 分）圖 B6.1 是某 SRAM的寫入時序，其中R / W 是讀、寫命令控制線，當R / W線為低電平時， 存貯器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請指出圖中時序的錯誤，并畫出正確的寫入時序。圖 B6.14. （ 11 分）某計算機有如下部件：ALU，移位器，主存M，主存數(shù)據(jù)寄存器MDR，主存地址寄存器 MAR，指令寄存器 IR ，通用寄存器 R R ，暫存器 C和 D。03（1）請將各邏輯部件組成一個數(shù)據(jù)通路，并標明數(shù)據(jù)流向。（2）畫出

7、“ ADD R1，（R2） + ”指令的指令周期流程圖，指令功能是（ R1 ）+（ R2） R1。IRR0MBR移位器PCR1M2ALUCR2DR3MAR圖 B6.25. （ 11 分）集中式仲裁有幾種方式？畫出計數(shù)器定時查詢方式的邏輯結構圖，說明其工作原理。6. （ 11 分）刷存的主要性能指標是它的帶寬。實際工作時顯示適配器的幾個功能部分要爭用刷存的帶寬。 假定總帶寬的 50%用于刷新屏幕， 保留 50%帶寬用于其他非刷新功能。（ 1） 若顯示工作方式采用分辨率為1024 768，顏色深度為 3B，幀頻（刷新速率）為72HZ，計算總帶寬。（ 2） 為達到這樣高的刷存帶寬，應采取何種技術措施

8、？3本科生期末試卷六答案一選擇題1D2B3B4C5D6B7C8A9A10B二填空題1. A.運算器 B. 存儲器 C.控制器2. A.符號位 S B.基值 E C.偏移量3. A.存儲容量 B. 存儲時間 C.存儲周期4. A.操作 B.特征與功能 C.操作數(shù)的地址5. A.指令 B.程序 C.地址6. A.物理 B.功能 C.機械7. A.分辨率 B. 顏色 C.不同8. A.優(yōu)先級仲裁 B.向量 C.控制邏輯三應用題1. （ 1）浮點乘法規(guī)則：12j11j2 S2= 2（ j1+j2 ）12NN=（2S ） （2）（SS）（ 2）碼求和：j1 + j 2 = 0（ 3） 尾數(shù)相乘：被乘數(shù)

9、S=0.1001 ，令乘數(shù) S = 0.1011，尾數(shù)絕對值相乘得積的絕對值，積的符號位=120 0 = 0 。按無符號陣乘法器運算得：N1 N2 = 2 0 0.01100011（ 4）尾數(shù)規(guī)格化、舍入（尾數(shù)四位）N12（+ 0.011000112=2（-01 ）2 N =）（ +0.1100 ） 22.解：（ 1）由于主存地址碼給定18 位，所以最大存儲空間為18，主存的最大2 = 256K容量為 256KB?，F(xiàn)每個模塊條的存儲容量為32KB，所以主存共需256KB / 32KB = 8塊板。（ 2） 每個模塊條的存儲容量為32KB，現(xiàn)使用4K 4 位的 RAM芯片拼成 4K 8位（共 8

10、 組），用地址碼的低12（ A0 A11）直接接到芯片地址輸入端，然后用地址的高3位（ A14 A12）通過 3 ： 8 譯碼器輸出分別接到8 組芯片的選片端。共有82 = 16 個 RAM。（3） 據(jù)前面所得，共需8 個模條，每個模條上有16 片芯片，故主存共需8 16 =128 片RAM芯片。3解：寫入存貯器時時序信號必須同步。通常，當R / W線加負脈沖時，地址線和數(shù)據(jù)線的電平必須是穩(wěn)定的。當R/ W 線一達到邏輯0 電平時，數(shù)據(jù)立即被存貯。因此，當R/W線 處于低狀態(tài)時，如果數(shù)據(jù)線改變數(shù)值，那么存貯器將存貯新的數(shù)據(jù)。同樣，當 R / W 線處于低狀態(tài)時， 地址發(fā)生了變化， 那么同樣的數(shù)

11、據(jù)將存貯到新的地址（或）。正確的寫入時序圖如下圖所示：4圖 B6.34解：（ 1）各功能部件聯(lián)結成如圖所示數(shù)據(jù)通路：移位器IRR0MBRPCR1ALU+1CR2MDR3MAR圖 B6.4（2）此指令為RS 型指令，一個操作數(shù)在R1 中，另一個操作數(shù)在R2 為地址的內(nèi)存單元中，相加結果放在R1 中。送當前指令地址到MAR（ PC）MAR取當前指令到IR，MMBRIR，（PC）+ 1PC + 1，為取下條指令做好準備譯碼（ R1） C（ R2） MARMMBRD（ C） +（ D） R1圖 B6.5( 說明 )：取R1 操作數(shù) C 暫存器。：送地址到MAR。：取出內(nèi)存單元中的操作數(shù)5D 暫存器。：相加后將和數(shù)R1。5解：有三種方式：鏈式查詢方式，計數(shù)器定時查詢方式，獨立請求方式。計數(shù)器定時查詢方式邏輯結構圖如下：圖 B6.66解：（ 1）因為刷新所需帶寬= 分辨率 每個像素點顏