微電子與封裝技術

1、畢業(yè)設計報告（論文）報告（論文）題目： 微電子與封裝技術作者所在系部： 電子工程系 作者所在專業(yè)： 電子工藝與管理 作者所在班級： 10253 作 者 姓 名 ： 姚煥 作 者 學 號 ： 20103025334 指導教師姓名： 王曉 完 成 時 間 ： 2013 年 5 月 18 日北華航天工業(yè)學院教務處摘 要 隨著現(xiàn)代化科技的發(fā)展，以微電子技術為基礎的電子計算機技術、通信與信息技術、生物電子技術、汽車電子技術和無線電源技術的目前發(fā)展狀況及對人類社會產(chǎn)生的深遠影響。并對這些新的革命性技術的發(fā)展趨勢及應用前景做了分析，證實了它們已成為高技術產(chǎn)業(yè)的主導和生產(chǎn)力質(zhì)變時期已經(jīng)到來。電子工業(yè)的也發(fā)展離

2、不開電子封裝的發(fā)展，20 世紀最后二十年，隨著微電子、光電子工業(yè)的巨變，為封裝技術的發(fā)展創(chuàng)造了許多機遇和挑戰(zhàn)，各種先進的封裝技術不斷涌現(xiàn)，如 BGA、CSP、FCIP、WLP、MCM、SIP 等，市場份額不斷增加，2000 年已達 208 億美元，電子封裝技術已經(jīng)成為 20 世紀發(fā)展最快、應用最廣的技術之一。隨著 21 世紀納米電子時代的到來，電子封裝技術必將面臨著更加嚴峻的挑戰(zhàn)，也孕育著更大的發(fā)展。關鍵字：微電子封裝 工藝流程 封裝 發(fā)展趨勢 TitleTitle : : analysis and research on Modern microelectronics encapsulati

3、on technology Abstract: With the development of modern science and technology, the current development situation on electronic computer technology which based on the microelectronics technology, communication and information technology, biological electronic technology, electronic automobile technol

4、ogy and wireless power source technologies attach a profound influence to the human society. And these new revolutionary technology develop trends and application prospects were analyzed which confirme that the age dominant on high technology industry and the period of productivity qualitative chang

5、e is coming.目 錄第 1 章 微電子封裝技術簡介 .4第 2 章 封裝技術發(fā)展 .42.1 片式元件 .42.2 芯片封裝技術 .52.3 微組裝 .4第 3 章 封裝技術種類 .43.1 焊球陣列封裝（BGA） .43.2 芯片尺寸封裝（CSP） .43.3 3D 封裝 .43.4 疊層裸芯片封裝 .43.5 系統(tǒng)封裝（SIP） .5第 4 章 封裝技術流程 .5 4.1 硅片減薄 .5 4.2 硅片切割 . 4.3 芯片貼裝 .9 4.4 芯片互連 .9 4.5 成型技術 .9 4.6 去飛邊毛刺 .9 4.7 切筋成形 .10 4.8 上焊錫、打碼 .10第 5 章 先進封裝

6、技術未來發(fā)展趨勢.10第 6 章 國內(nèi)外比較.10第 7 章 思考和建議.10致謝 .11參考文獻 .111微電子封裝技術簡介所謂封裝是指安裝半導體集成電路芯片用的外殼，它不僅起著安放、固定、密封、保護芯片和增強電熱性能的作用，而且還是溝通芯片內(nèi)部世界與外部電路的橋梁芯片上的接點用導線連接到封裝外殼的引腳上，這些引腳又通過印制板上的導線與其他器件建立連接。因此，封裝對 CPU 和其他 LSI 集成電路都起著重要的作用。新一代 CPU 的出現(xiàn)常常伴隨著新的封裝形式的使用。芯片的封裝技術已經(jīng)歷了好幾代的變遷，從 DIP、QFP、PGA、BGA 到 CSP 再到 MCM，技術指標一代比一代先進，包括

7、芯片面積與封裝面積之比越來越接近于 1，適用頻率越來越高，耐溫性能越來越好，引腳數(shù)增多，引腳間距減小，重量減小，可靠性提高，使用更加方便等等。一般說來，微電子封裝分為三級。一級封裝就是在半導體圓片裂片以后，將一個或多個集成電路芯片用適宜的封裝形式封裝起來，并使芯片的焊區(qū)與封裝的外引腳用引線建和（WB） 、載帶自動建和（TAB）和倒裝芯片建和（PCB）連接起來，使之成為有實用功能的電子元器件或組件。一級封裝包括單芯片組件（SCM）和多芯片組件（MCM）兩大類。應該說一級封裝包含了從圓片裂片到電路測試的整個工藝過程，即我們常說的后道封裝，還要包含單芯片組件（SCM）和多芯片組件(MCM)的設計和制

8、作，以及各種封裝材料如引線鍵合絲、引線框架、裝片膠和環(huán)氧塑料等內(nèi)容。這一級也稱芯片級封裝。二級封裝就是將一級微電子封裝產(chǎn)品連同無源原件一同安裝到印制板或其他基板上，成為部件或者整機。這一級也稱板級封裝。三級封裝就是將二級封裝的產(chǎn)品通過選層、互聯(lián)插座或柔性電路板與母板連接起來，形成三維立體封裝，構成完整的整機系統(tǒng)，這一級封裝應包括連接器、迭層組裝和柔性電路板等相關材料、設計和組裝技術。這一級也稱系統(tǒng)級封裝。通過上述簡介可知，所謂微電子封裝是個整體的概念，包括了從一級封裝到三級封裝的全部技術內(nèi)容。微電子封裝所包含的范圍應包括單芯片封裝（SCP）設計和制造、多芯片封裝（MCM）設計和制造、芯片后封裝

9、工藝、各種封裝基板設計和制造、芯片互聯(lián)與組裝、封裝總體電性能、機械性能、熱性能和可靠性設計、封裝材料、封裝工模夾具一級綠色封裝等多項內(nèi)容。二封裝技術的發(fā)展二封裝技術的發(fā)展從 80 年代中后期，開始電子產(chǎn)品正朝著便攜式、小型化、網(wǎng)絡化和多媒體化方向發(fā)展，這種市場需求對電路組裝技術提出了相應的要求，單位體積信息的提高(高密度)和單位時間處理速度的提高(高速化)成為促進微電子封裝技術發(fā)展的重要因素。1.1 片式元件：小型化、高性能片式元件是應用最早、產(chǎn)量最大的表面組裝元件。它主要有以厚薄膜工藝制造的片式電阻器和以多層厚膜共燒工藝制造的片式獨石電容器，這是開發(fā)和應用最早和最廣泛的片式元件。隨著工業(yè)和消

10、費類電子產(chǎn)品市場對電子設備小型化、高性能、高可靠性、安全性和電磁兼容性的需求，對電子電路性能不斷地提出新的要求，片式元件進一步向小型化、多層化、大容量化、耐高壓、集成化和高性能化方向發(fā)展。在鋁電解電容和鉭電解電容片式化后，現(xiàn)在高 Q 值、耐高溫、低失真的高性能 MLCC 已投放市場；介質(zhì)厚度為 10um 的電容器已商品化，層數(shù)高達 100 層之多；出現(xiàn)了片式多層壓敏和熱敏電阻，片式多層電感器，片式多層扼流線圈，片式多層變壓器和各種片式多層復合元件；在小型化方面，規(guī)格尺寸從 3216212516081005 發(fā)展，目前最新出現(xiàn)的是 0603(長0.6mm，寬 0.3mm)，體積縮小為原來的 0.

11、88%。集成化是片式元件未來的另一個發(fā)展趨勢，它能減少組裝焊點數(shù)目和提高組裝密度，集成化的元件可使 Si 效率(芯片面積/基板面積)達到 80%以上，并能有效地提高電路性能。由于不在電路板上安裝大量的分立元件，從而可極大地解決焊點失效引起的問題。1.2 芯片封裝技術：追隨 IC 的發(fā)展而發(fā)展近年來封裝工程發(fā)展極為迅速，封裝的種類繁多，結(jié)構多樣，發(fā)展變化大，需要對其進行分類研究。從不同的角度出發(fā)，其分類方法大致有以下幾種：1、按芯片的裝載方式；2、按芯片的基板類型；3、按芯片的封接或封裝方式；4、按芯片的外型結(jié)構；5、按芯片的封裝材料等。1、 按芯片的裝載方式分類，裸芯片在裝載時，它的有電極的一

12、面可以朝上也可以朝下，因此，芯片就有正裝片和倒裝片之分，布線面朝上為正裝片，反之為倒裝片。另外，裸芯片在裝載時，它們的電氣連接方式亦有所不同，有的采用有引線鍵合方式，有的則采用無引線鍵合方式。2、 按芯片的基板類型分類，基板的作用是搭載和固定裸芯片，同時兼有絕緣、導熱、隔離及保護作用。它是芯片內(nèi)外電路連接的橋梁。從材料上看，基板有有機和無機之分，從結(jié)構上看，基板有單層的、雙層的、多層的和復合的。3、 按芯片的封接或封裝方式分類，裸芯片裸芯片及其電極和引線的封裝或封接方式可以分為兩類，即氣密性封裝和樹脂封裝，而氣密性封裝中，根據(jù)封裝材料的不同又可分為：金屬封裝、陶瓷封裝和玻璃封裝三種類型。4、

13、按芯片的外型、結(jié)構分類按芯片的外型、結(jié)構分大致有：DIP、SIP、ZIP、S-DIP、SK-DIP、PGA、SOP、MSP、QFP、SVP、LCCC、PLCC、SOJ、BGA、CSP、TCP 等，其中前 6 種屬引腳插入型，隨后的 9 種為表面貼裝型，最后一種是 TAB 型。5、按芯片的封裝材料分有金屬封裝、陶瓷封裝、金屬-陶瓷封裝、塑料封裝。現(xiàn)在大部分使用的封裝材料都是高分子聚合物，即所謂的塑料封裝。塑料封裝的成型技術也有許多種，包括轉(zhuǎn)移成型技術（Transfer Molding） 、噴射成型技術（Inject Molding） 、預成型技術（Pre-Molding） ，其中轉(zhuǎn)移成型技術使用

14、最為普遍。數(shù)十年來，芯片封裝技術一直追隨著 IC 的發(fā)展而發(fā)展，一代 IC 就有相應一代的封裝技術相配合，而 SMT 的發(fā)展，更加促進芯片封裝技術不斷達到新的水平。六七十年代的中、小規(guī)模 IC，曾大量使用 TO 型封裝，后來又開發(fā)出 DIP、PDIP，并成為這個時期的主導產(chǎn)品形式。八十年代出現(xiàn)了 SMT，相應的 IC 封裝形式開發(fā)出適于表面貼裝短引線或無引線的 LCCC、PLCC、SOP 等結(jié)構。在此基礎上，經(jīng)十多年研制開發(fā)的 QFP 不但解決了LSI 的封裝問題，而且適于使用 SMT 在 PCB 或其他基板上表面貼裝，使 QFP 終于成為 SMT主導電子產(chǎn)品并延續(xù)至今。為了適應電路組裝密度的

15、進一步提高，QFP 的引腳間距目前已從 1.27mm 發(fā)展到了 0.3mm 。由于引腳間距不斷縮小，I/O 數(shù)不斷增加，封裝體積也不斷加大，給電路組裝生產(chǎn)帶來了許多困難，導致成品率下降和組裝成本的提高。另一方面由于受器件引腳框架加工精度等制造技術的限制 0.3mm 已是 QFP 引腳間距的極限，這都限制了組裝密度的提高。于是一種先進的芯片封裝 BGA(Ball Grid Array)應運而生，BGA 是球柵陣列的英文縮寫，它的 I/O 端子以圓形或柱狀焊點按陣列形式分布在封裝下面，引線間距大，引線長度短。BGA 技術的優(yōu)點是可增加 I/O 數(shù)和間距，消除 QFP 技術的高 I/O 數(shù)帶來的生產(chǎn)

16、成本和可靠性問題。BGA 的興起和發(fā)展盡管解決了 QFP 面臨的困難，但它仍然不能滿足電子產(chǎn)品向更加小型、更多功能、更高可靠性對電路組件的要求，也不能滿足硅集成技術發(fā)展對進一步提高封裝效率和進一步接近芯片本征傳輸速率的要求，所以更新的封裝 CSP(Chip Size Package)又出現(xiàn)了，它的英文含義是封裝尺寸與裸芯片相同或封裝尺寸比裸芯片稍大。日本電子工業(yè)協(xié)會對 CSP 規(guī)定是芯片面積與封裝尺寸面積之比大于 80%。CSP 與 BGA 結(jié)構基本一樣，只是錫球直徑和球中心距縮小了、更薄了，這樣在相同封裝尺寸時可有更多的 I/O 數(shù)，使組裝密度進一步提高，可以說 CSP 是縮小了的 BGA。

17、CSP 之所以受到極大關注，是由于它提供了比 BGA 更高的組裝密度，而比采用倒裝片的板極組裝密度低。但是它的組裝工藝卻不像倒裝片那么復雜，沒有倒裝片的裸芯片處理問題，基本上與 SMT 的組裝工藝相一致，并且可以像 SMT 那樣進行預測和返工。正是由于這些無法比擬的優(yōu)點，才使 CSP 得以迅速發(fā)展并進入實用化階段。目前日本有多家公司生產(chǎn) CSP，而且正越來越多地應用于移動電話、數(shù)碼錄像機、筆記本電腦等產(chǎn)品上。從 CSP 近幾年的發(fā)展趨勢來看，CSP 將取代 QFP 成為高 I/O 端子 IC 封裝的主流。為了最終接近 IC 本征傳輸速度，滿足更高密度、更高功能和高可靠性的電路組裝的要求，還必須

18、發(fā)展裸芯片(Bare chip)技術。裸芯片技術有兩種主要形式：一種是 COB 技術，另一種是倒裝片技術(Flipchip) 。COB 技術 用 COB 技術封裝的裸芯片是芯片主體和 I/O 端子在晶體上方，在焊接時將此裸芯片用導電/導熱膠粘接在 PCB 上，凝固后，用 Bonder 機將金屬絲(Al 或 Au)在超聲、熱壓的作用下，分別連接在芯片的 I/O 端子焊區(qū)和 PCB 相對應的焊盤上，測試合格后，再封上樹脂膠。與其它封裝技術相比，COB 技術有以下優(yōu)點：價格低廉；節(jié)約空間；工藝成熟。COB 技術也存在不足，即需要另配焊接機及封裝機，有時速度跟不上；PCB 貼片對環(huán)境要求更為嚴格；無法

19、維修等。Flip chip 技術 Flipchip，又稱為倒裝片，與 COB 相比，芯片結(jié)構和 I/O 端(錫球)方向朝下，由于 I/O 引出端分布于整個芯片表面，故在封裝密度和處理速度上Flip chip 已達到頂峰，特別是它可以采用類似 SMT 技術的手段來加工，故是芯片封裝技術及高密度安裝的最終方向。90 年代，該技術已在多種行業(yè)的電子產(chǎn)品中加以推廣，特別是用于便攜式的通信設備中。裸芯片技術是當今最先進的微電子封裝技術。隨著電子產(chǎn)品體積的進一步縮小，裸芯片的應用將會越來越廣泛。從 1997 年以來裸芯片的年增長率已達到 30%之多，發(fā)展較為迅速的裸芯片應用包括計算機的相關部件，如微處理器

20、、高速內(nèi)存和硬盤驅(qū)動器等。除此之外，一些便攜式設備，如電話機和傳呼機，也可望于近期大量使用這一先進的半導體封裝技術。最終所有的消費電子產(chǎn)品由于對高性能的要求和小型化的發(fā)展趨勢，也將大量使用裸芯片技術。元器件的縮小則可以大大推進電子產(chǎn)品體積的縮小，以移動電話為例，90 年代重 220g，而現(xiàn)在最輕的已達 57 克，可以很容易地放進上衣口袋里。1.3 微組裝：新一代組裝技術微組裝技術是 90 年代以來在半導體集成電路技術、混合集成電路技術和表面組裝技術(SMT)的基礎上發(fā)展起來的新一代電子組裝技術微組裝技術是在高密度多層互連基板上，采用微焊接和封裝工藝組裝各種微型化片式元器件和半導體集成電路芯片，

21、形成高密度、高速度、高可靠的三維立體機構的高級微電子組件的技術。多芯片組件(MCM)就是當前微組裝技術的代表產(chǎn)品。它將多個集成電路芯片和其他片式元器件組裝在一塊高密度多層互連基板上，然后封裝在外殼內(nèi)，是電路組件功能實現(xiàn)系統(tǒng)級的基礎。MCM 采用 DCA(裸芯片直接安裝技術)或 CSP，使電路圖形線寬達到幾微米到幾十微米的等級。在 MCM 的基礎上設計與外部電路連接的扁平引線，間距為 0.5mm，把幾塊 MCM 借助 SMT 組裝在普通的 PCB 上就實現(xiàn)了系統(tǒng)或系統(tǒng)的功能。當前 MCM 已發(fā)展到疊裝的三維電子封裝(3D)，即在二維 X、Y 平面電子封裝(2D)MCM基礎上，向 Z 方向，即空間

22、發(fā)展的高密度電子封裝技術，實現(xiàn) 3D，不但使電子產(chǎn)品密度更高，也使其功能更多，傳輸速度更快，性能更好，可靠性更好，而電子系統(tǒng)相對成本卻更低。對 MCM 發(fā)展影響最大的莫過于 IC 芯片。因為 MCM 高成品率要求各類 IC 芯片都是良好的芯片(KGD)，而裸芯片無論是生產(chǎn)廠家還是使用者都難以全面測試老化篩選，給組裝MCM 帶來了不確定因素。CSP 的出現(xiàn)解決了 KGD 問題，CSP 不但具有裸芯片的優(yōu)點，還可像普通芯片一樣進行測試老化篩選，使 MCM 的成品率才有保證，大大促進了 MCM 的發(fā)展和推廣應用。二、封裝技術種類二、封裝技術種類自二十世紀幾十年代以來迅速發(fā)展的新型微電子封裝技術，包括

23、寒秋陣列封裝（BGA）、芯片尺寸封裝（CSP）、原片級封裝（WLP）、三位封裝（3D）和系統(tǒng)封裝（SIP）等項技術。2.1 焊球陣列封裝(BGA)陣列封裝(BGA)是世界上九十年代初發(fā)展起來的一種新型封裝。這種 BGA 的突出的優(yōu)點：電性能更好：BGA 用焊球代替引線，引出路徑短，減少了引腳延遲、電阻、電容和電感;封裝密度更高;由于焊球是整個平面排列，因此對于同樣面積，引腳數(shù)更高。例如邊長為 31mm 的 BGA，當焊球節(jié)距為 1mm 時有 900 只引腳，相比之下，邊長為 32mm，引腳節(jié)距為 0.5mm 的 QFP 只有 208 只引腳;BGA 的節(jié)距為1.5mm、1.27mm、1.0mm

24、、0.8mm、0.65mm 和 0.5mm，與現(xiàn)有的表面安裝工藝和設備完全相容，安裝更可靠;由于焊料熔化時的表面張力具有自對準效應，避免了傳統(tǒng)封裝引線變形的損失，大大提高了組裝成品率;BGA 引腳牢固，轉(zhuǎn)運方便;焊球引出形式同樣適用于多芯片組件和系統(tǒng)封裝。因此，BGA 得到爆炸性的發(fā)展。BGA 因基板材料不同而有塑料焊球陣列封裝(PBGA)，陶瓷焊球陣列封裝(CBGA)，載帶焊球陣列封裝(TBGA)，帶散熱器焊球陣列封裝(EBGA)，金屬焊球陣列封裝(MBGA)，還有倒裝芯片焊球陣列封裝(FCBGA。PQFP 可應用于表面安裝，這是它的主要優(yōu)點。但是當 PQFP 的引線節(jié)距達到0.5mm 時，

25、它的組裝技術的復雜性將會增加。所以 PQFP 一般用于較低引線數(shù)(208 條)和較小的封裝休尺寸(28mm 見方)。因此，在引線數(shù)大于 200 條以上和封裝體尺寸超過 28mm見方的應用中，BGA 封裝取代 PQFP 是必然的。在以上幾類 BGA 封裝中，F(xiàn)CBGA 最有希望成為發(fā)展最快的 BGA 封裝，我們不妨以它為例，敘述 BGA 的工藝技術和材料。FCBGA除了具有 BGA 的所有優(yōu)點以外，還具有：熱性能優(yōu)良，芯片背面可安裝散熱器;可靠性高，由于芯片下填料的作用，使 FCBGA 抗疲勞壽命大大增強;可返修性強。FCBGA 所涉及的關鍵技術包括芯片凸點制作技術、倒裝芯片焊接技術、多層印制板

26、制作技術(包括多層陶瓷基板和 BT 樹脂基板)、芯片底部填充技術、焊球附接技術、散熱板附接技術等。它所涉及的封裝材料主要包括以下幾類。凸點材料：Au、PbSn 和 AuSn等;凸點下金屬化材料：Al/Niv/Cu、Ti/Ni/Cu 或 Ti/W/Au;焊接材料：PbSn 焊料、無鉛焊料;多層基板材料：高溫共燒陶瓷基板(HTCC)、低溫共燒陶瓷基板(LTCC)、BT 樹脂基板;底部填充材料：液態(tài)樹脂;導熱膠：硅樹脂;散熱板：銅。目前，國際上 FCBGA 的典型系列示于表 1。2.2 芯片尺寸封裝(CSP)芯片尺寸封裝(CSP)和 BGA 是同一時代的產(chǎn)物，是整機小型化、便攜化的結(jié)果。美國JEDE

27、C 給 CSP 的定義是：LSI 芯片封裝面積小于或等于 LSI 芯片面積 120%的封裝稱為CSP。由于許多 CSP 采用 BGA 的形式，所以最近兩年封裝界權威人士認為，焊球節(jié)距大于等于 lmm 的為 BGA，小于 lmm 的為 CSP。由于 CSP 具有更突出的優(yōu)點：近似芯片尺寸的超小型封裝;保護裸芯片;電、熱性優(yōu)良;封裝密度高;便于測試和老化;便于焊接、安裝和修整更換。因此，九十年代中期得到大跨度的發(fā)展，每年增長一倍左右。由于 CSP 正在處于蓬勃發(fā)展階段，因此，它的種類有限多。如剛性基板 CSP、柔性基板CSP、引線框架型 CSP、微小模塑型 CSP、焊區(qū)陣列 CSP、微型 BGA、

28、凸點芯片載體(BCC)、QFN 型 CSP、芯片迭層型 CSP 和圓片級 CSP(WLCSP)等。CSP 的引腳節(jié)距一般在 1.0mm 以下，有 1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 和 0.25mm 等。表 2 示出了 CSP 系列。一般地 CSP，都是將圓片切割成單個 IC 芯片后再實施后道封裝的，而 WLCSP 則不同，它的全部或大部分工藝步驟是在已完成前工序的硅圓片上完成的，最后將圓片直接切割成分離的獨立器件。所以這種封裝也稱作圓片級封裝(WLP) 。因此，除了 CSP 的共同優(yōu)點外，它還具有獨特的優(yōu)點：封裝加工效率高，可以多個圓片同時加工;具有倒裝

29、芯片封裝的優(yōu)點，即輕、薄、短、小;與前工序相比，只是增加了引腳重新布線(RDL)和凸點制作兩個工序，其余全部是傳統(tǒng)工藝;減少了傳統(tǒng)封裝中的多次測試。因此世界上各大型 IC 封裝公司紛紛投入這類 WLCSP 的研究、開發(fā)和生產(chǎn)。WLCSP 的不足是目前引腳數(shù)較低，還沒有標準化和成本較高。圖 4 示出了 WLCSP 的外形圖。圖 5 示出了這種WLCSP 的工藝流程。WLCSP 所涉及的關鍵技術除了前工序所必須的金屬淀積技術、光刻技術、蝕刻技術等以外，還包括重新布線(RDL)技術和凸點制作技術。通常芯片上的引出端焊盤是排到在管芯周邊的方形鋁層，為了使 WLP 適應了 SMT 二級封裝較寬的焊盤節(jié)距

30、，需將這些焊盤重新分布，使這些焊盤由芯片周邊排列改為芯片有源面上陣列排布，這就需要重新布線(RDL)技術。另外將方形鋁焊盤改為易于與焊料粘接的圓形銅焊盤，重新布線中濺射的凸點下金屬(UBM)如 Ti-Cu-Ni 中的 Cu 應有足夠的厚度(如數(shù)百微米)，以便使焊料凸點連接時有足夠的強度，也可以用電鍍加厚 Cu 層。焊料凸點制作技術可采用電鍍法、化學鍍法、蒸發(fā)法、置球法和焊膏印刷法。目前仍以電鍍法最為廣泛，其次是焊膏印刷法。重新布線中 UBM 材料為 Al/Niv/Cu、T1/Cu/Ni 或 Ti/W/Au。所用的介質(zhì)材料為光敏 BCB(苯并環(huán)丁烯)或 PI(聚酰亞胺)凸點材料有 Au、PbSn

31、、AuSn、In 等。2.3 3D 封裝3D 封裝主要有三種類型，即埋置型 3D 封裝，當前主要有三種途徑：一種是在各類基板內(nèi)或多層布線介質(zhì)層中埋置R、C 或 IC 等元器件，最上層再貼裝 SMC 和 SMD 來實現(xiàn)立體封裝，這種結(jié)構稱為埋置型 3D 封裝;第二種是在硅圓片規(guī)模集成(WSl)后的有源基板上再實行多層布線，最上層再貼裝 SMC 和 SMD，從而構成立體封裝，這種結(jié)構稱為有源基板型 3D 封裝;第三種是在 2D 封裝的基礎上，把多個裸芯片、封裝芯片、多芯片組件甚至圓片進行疊層互連，構成立體封裝，這種結(jié)構稱作疊層型 3D 封裝。在這些 3D 封裝類型中，發(fā)展最快的是疊層裸芯片封裝。原

32、因有兩個。一是巨大的手機和其它消費類產(chǎn)品市場的驅(qū)動，要求在增加功能的同時減薄封裝厚度。二是它所用的工藝基本上與傳統(tǒng)的工藝相容，經(jīng)過改進很快能批量生產(chǎn)并投入市場。據(jù) Prismarks 預測，世界的手機銷售量將從 2001 年的 393M 增加到 2006 年的 785M1140M。年增長率達到 1524%。因此在這個基礎上估計，疊層裸芯片封裝從目前到 2006 年將以 5060%的速度增長。2.3.1 3D 封裝的優(yōu)點： 3-D 設計替代單芯片封裝縮小了器件尺寸、減輕了重量。尺寸縮小及重量減輕的那部分取決于垂直互聯(lián)的密度。和傳統(tǒng)的封裝相比，使用 3-D 技術可縮短小尺寸、減輕重量達 4050

33、杯。3-D 封裝更有效地使用了硅片的有效區(qū)域，這被稱之為“硅片效率” ，硅片效率是指疊層中總的基板面積與焊區(qū)面積之比，因此和其他 2-D 封裝技術相比，3-D 技術的硅片效率超過 100%。使用 3-D 技術由于電子元件相互間非常接近，使得信號在系統(tǒng)功能電路之間傳輸所需要的時間更短。使用 3-D 技術由于縮短互連、降低互連伴隨的寄生性，同步噪聲被減小，因而，對于同等數(shù)目的互連，產(chǎn)生的同步噪聲更小，也即是夾雜在有用信號間不必要的干擾信息更少。使用 3-D 技術制造產(chǎn)品，由于縮短了互連長度，降低了互連伴隨的寄生性，功耗也會更低。3-D 技術節(jié)約的功率可以使 3-D 器件以每秒更快的轉(zhuǎn)換速率運轉(zhuǎn)而不

34、增加功耗，此外，寄生性的降低，3-D 器件的尺寸和噪聲的減小便于每秒的轉(zhuǎn)換功率更高，這使總的系統(tǒng)性能得以提高。3-D 封裝中，疊層互連長度的縮短降低了芯片間的傳輸延遲。此外，垂直互連可最大限度地使用有效互連，而傳統(tǒng)的封裝技術則受諸如通孔或預先設計好的互連的限制。由于可接入性和垂直互連的密度成比例，所以 3-D 封裝技術的可介入性依賴于垂直互連的類型。外圍互連受疊層元件外圍長度的限制，與之相比，內(nèi)部互連要更適用、更便利。3-D 封裝技術可能被用來將 CPU 和存儲器芯片集成起來，避免了高成本的多孔 PGA，并提高互連的帶寬。2.3.2 3D 封裝的分類及實現(xiàn) 3D 的主要途徑： 3D 封裝主要有

35、三種類型，即：埋置型 3D、有源基板型 3D 和疊成型 3D。 1.埋置型 3D 的實現(xiàn)途徑：埋置型 3D 又有開槽埋置型和多層布線介質(zhì)埋置型兩類。在 HIC 的多層布線中埋置R、C 和 IC 的布線基板頂層仍可貼裝 SMC/SMD，構成更高組裝密度的 3D-MCM 結(jié)構。顯然，這類結(jié)構的功率密度也很高，所以這類基板多為高導熱的 Si 基板、AIN 基板或金屬基板。圖 1 是以 AIN 為基板，在多層布線介質(zhì)間埋置 IC 的 3D-MCM 結(jié)構。其制作方法與一般的多層布線技術類同，只是要再埋置芯片的壓焊區(qū)域位置光刻出窗口并與布線金屬互聯(lián)，然后再進行上一層介質(zhì)和制作金屬布線，最上層仍可貼裝 SM

36、C/SMD，完成更加復雜的 3D-MCM 結(jié)構。圖 1、埋置型 3D-MCM 結(jié)構2.有源基板型的實現(xiàn)途徑：有源基板型 3D 就是把具有大量有源器件的 Si 作基板，在上面在多層布線、頂層在貼裝 SMC/SMD 或貼裝多個 LSI，形成有源基板型的 3D-MCM，從而以立體封裝形式達到WSI 所能實現(xiàn)的功能。有源 Si 基板的工藝技術與一般的 IC 工藝技術相同，上層貼SMC/SMD 或 LSI 芯片的組裝工藝與常規(guī)的組裝工藝也相似。所以有源基板型 3D-MCM 可以利用一般半導體 IC 工藝方法，從而實現(xiàn)大規(guī)模工業(yè)化生產(chǎn)，并隨著半導體工藝技術的發(fā)展而不斷提高。圖 2、有源基本型 3D-MCM

37、 結(jié)構3.疊成型 3D 的實現(xiàn)途徑：疊層型 3D，是將 LSI,VLSI,2D-MCM，甚至 WSI 或者已封裝的器件，無間隙地層層疊裝互諒而成。這類疊成型 3D 是應用最為廣泛的一種，其工藝技術不但應用了許多成熟的組裝互聯(lián)技術，還發(fā)展應用了垂直互聯(lián)技術。4.制約 3D 封裝的因素4.1 散熱問題現(xiàn)在，現(xiàn)代電子工業(yè)對高性能系統(tǒng)的要求越來越高，3D 封裝技術所面臨的是更大芯片、更多 I/O 數(shù)，更高密度和更高的可靠性的挑戰(zhàn)。尤其是電路密度的提高意味著功率密度的增加，如何解決好散熱問題是 3D 封裝激素和需要解決的重要問題之一。目前，3D 封裝的散熱處理有兩級：一是對 3D 器件表面上的熱量進行均

38、勻分布的系統(tǒng)設計級；另一個是封裝級。散熱處理的方法有三種：一，適用低熱阻基板；二，適用強風冷或液體冷卻劑為 3D 器件降溫；三、在疊層元件之間適用導熱通孔將內(nèi)部的熱量散至表面。4.2 成本問題3D 封裝的成本也是一個非常重要的問題，而影響其制造成本的主要因素有：疊層的層數(shù)和復雜程度；每一層的工藝步驟數(shù)；層疊之前對芯片的檢測；安裝的芯片是否經(jīng)過老化；硅基板的后道工藝；每個疊層所需的已知好芯片（KGD）數(shù)等。目前解決成本可以兩點出發(fā)：一是深化 3D 封裝技術的研究，改善工藝流程，降低不必要的損耗，直接降低生產(chǎn)成本；另一點需要擴大 3D 封裝的應用范圍，擴大 3D 封裝技術產(chǎn)品的生產(chǎn)規(guī)模，進而降低生

39、產(chǎn)成本。4.3 生產(chǎn)周期問題生產(chǎn)周期也會影響 3D 封裝技術的發(fā)展。對于 3D 封裝技術來講，生產(chǎn)周期要長于任何一種二維封裝形式。通過對生產(chǎn) 3D 封裝產(chǎn)品的廠商的調(diào)查得知，根據(jù)不同的尺寸和復雜程度，3D 封裝產(chǎn)品的生產(chǎn)周期為 610 個月，是 MCMD-D 封裝產(chǎn)品的 24 倍。解決生產(chǎn)周期一方面要從工藝方面改善 3D 封裝技術的生產(chǎn)周期，另一方面可以采取先訂單后生產(chǎn)的經(jīng)營模式，間接降低生產(chǎn)周期。4.4 軟件問題集成電路的迅猛發(fā)展，使 3D 封裝的設計更加復雜，其設計復雜性和更優(yōu)秀的設計軟件的開發(fā)工作也是 3D 封裝技術發(fā)展必須面對的問題。目前來說，3D 封裝技的設計和分析主要采用相關 CA

40、D/CAE 軟件，該方法可以滿足大部分的設計和分析要求，但是各類軟件【 6之間的集成度不高，使用不方便；也可以采用其他仿真軟件，比如 Cadence 公司先進的EDA 軟件 Allegro Package Desinger 進行 3D 封裝設計和分析。所以一方面我們可以設計標準接口將各類軟件集合起來，方便使用；另一方面也可以開發(fā)一個全新的以 3D 封裝設計和分析為主要目的應用軟件。5、結(jié)論綜上所述，三維封裝技術是一種可以顯著減小電子系統(tǒng)的體積和重量、提高系統(tǒng)速度、提高系統(tǒng)性能、降低系統(tǒng)功耗的最佳封裝技術，也是現(xiàn)代電子封裝的必然趨勢。對于不同的應用領域，應選擇最適合的 3D 封裝技術，如：對相同

41、的芯片，采用裸芯片疊層技術是最適用的；對不同的芯片則盡量采用 MCM 疊層技術；而將薄型 MCM 柔性電路板疊裝，并用環(huán)氧樹脂灌封，則是減小體積的有效辦法?？傊?，在封裝研究人員的努力探索下，三維封裝技術一定會盡快得到廣泛地應用，去滿足各個領域?qū)﹄娮酉到y(tǒng)的更高要求。2.4 疊層裸芯片封裝疊層裸芯片封裝有兩種疊層方式，一種是金字塔式，從底層向上裸芯片尺寸越來越小;另一種是懸梁式，疊層的芯片尺寸一樣大。應用于手機的初期，疊層裸芯片封裝主要是把 FlashMemory 和 SRAM 疊在一起，目前已能把 FlashMemory、DRAM、邏輯 IC 和模擬IC 等疊在一起。疊層裸芯片封裝所涉及的關鍵技

42、術有如下幾個。圓片減薄技術，由于手機等產(chǎn)品要求封裝厚度越來越薄，目前封裝厚度要求在 1.2mm 以下甚至 1.0mm。而疊層芯片數(shù)又不斷增加，因此要求芯片必須減薄。圓片減薄的方法有機械研磨、化學刻蝕ADP(AtmosphereDownstreamPlasma)。機械研磨減薄一般在 150m 左右。而用等離子刻蝕方法可達到 100m，對于 75-50m 的減薄正在研發(fā)中;低弧度鍵合，因為芯片厚度小于 150m，所以鍵合弧度高必須小于 150m。目前采用 25m 金絲的正常鍵合弧高為125m，而用反向引線鍵合優(yōu)化工藝后可以達到 75m 以下的弧高。與此同時，反向引線鍵合技術要增加一個打彎工藝以保證

43、不同鍵合層的間隙;懸梁上的引線鍵合技術，懸梁越長，鍵合時芯片變形越大，必須優(yōu)化設計和工藝;圓片凸點制作技術;鍵合引線無擺動(NOSWEEP)模塑技術。由于鍵合引線密度更高，長度更長，形狀更復雜，增加了短路的可能性。使用低粘度的模塑料和降低模塑料的轉(zhuǎn)移速度有助于減小鍵合引線的擺動。目前已發(fā)明了鍵合引線無擺動(NOSWEEP)模塑技術。2.5 系統(tǒng)封裝(SIP)實現(xiàn)電子整機系統(tǒng)的功能，通常有兩個途徑。一種是系統(tǒng)級芯片(Systemon Chip)，簡稱 SOC。即在單一的芯片上實現(xiàn)電子整機系統(tǒng)的功能;另一種是系統(tǒng)級封裝(SysteminPackage)，簡稱 SIP。即通過封裝來實現(xiàn)整機系統(tǒng)的功能

44、。從學術上講，這是兩條技術路線，就象單片集成電路和混合集成電路一樣，各有各的優(yōu)勢，各有各的應用市場。在技術上和應用上都是相互補充的關系，作者認為，SOC 應主要用于應用周期較長的高性能產(chǎn)品，而 SIP 主要用于應用周期較短的消費類產(chǎn)品。SIP 是使用成熟的組裝和互連技術，把各種集成電路如 CMOS 電路、GaAs 電路、SiGe電路或者光電子器件、MEMS 器件以及各類無源元件如電容、電感等集成到一個封裝體內(nèi)，實現(xiàn)整機系統(tǒng)的功能。主要的優(yōu)點包括：采用現(xiàn)有商用元器件，制造成本較低;產(chǎn)品進入市場的周期短;無論設計和工藝，有較大的靈活性;把不同類型的電路和元件集成在一起，相對容易實現(xiàn)。美國佐治亞理工

45、學院 PRC 研究開發(fā)的單級集成模塊(SingleIntegrated Module)簡稱 SLIM，就是 SIP 的典型代表，該項目完成后，在封裝效率、性能和可靠性方面提高 10 倍，尺寸和成本較大下降。到 2010 年預期達到的目標包括布線密度達到 6000cm/cm2;熱密度達到 100W/cm2;元件密度達到 5000/cm2;I/O 密度達到 3000/cm2。盡管 SIP 還是一種新技術，目前尚不成熟，但仍然是一個有發(fā)展前景的技術，尤其在中國，可能是一個發(fā)展整機系統(tǒng)的捷徑四封裝工藝流程四封裝工藝流程歸納起來集成電路封裝技術的基本工藝流程為：硅片減薄、硅片切割、芯片貼裝、芯片互連、成

46、型技術、去飛邊毛刺、切筋成形、上焊錫、打碼等工序。4.1 硅片減薄隨著集成電路向著短小輕薄的方向發(fā)展，封裝中使用更薄的硅片已成為必然，目前行業(yè)內(nèi)可以將硅片減薄至 50u，相當于普通人頭發(fā)絲的直徑。通過減薄，可以將硅片背面多余材料去除掉，不僅有效的減小了硅片封裝體積，同時也提高了器件在散熱、機械、電氣等的性能。其中最常用的減薄技術有研磨、濕法腐蝕等。目前減薄有以下幾種方法：研磨、化學機械拋光、干式拋光、電化學腐蝕、濕法腐蝕、等離子輔助化等。目前，硅片背面研磨減薄技術主要有旋轉(zhuǎn)工作臺減薄與硅片自旋轉(zhuǎn)減薄兩種。4.1.1 旋轉(zhuǎn)工作臺減薄采用大于硅片的工件轉(zhuǎn)臺，硅片通過真空吸盤夾持，工作臺沿水平方向進

47、行移動，磨輪高速旋轉(zhuǎn)，從而對硅片進行減薄。但因其研磨輪與工作臺間接觸的面積并不一致，各點的受力并不均勻，減薄后的硅片易發(fā)生翹曲，特別是較薄的硅片。4.2.2 硅片自旋轉(zhuǎn)減薄硅片自旋轉(zhuǎn)研磨法的原理為：采用略大于硅片的工件轉(zhuǎn)臺，硅片通過真空吸盤夾持在工件轉(zhuǎn)臺的中心，磨輪的邊緣調(diào)整到硅片的中心位置，硅片和砂輪繞各自的軸線回轉(zhuǎn)，進行切入減薄。此種方法的優(yōu)點在于砂輪與硅片的接觸長度、接觸面積、切入角不變，研磨力恒定，加工狀態(tài)穩(wěn)定，可以避免硅片出現(xiàn)中凸和塌邊現(xiàn)象。尤其對較薄的硅片表現(xiàn)較為明顯。經(jīng)過上述對比，可以發(fā)現(xiàn)：采用硅片自旋轉(zhuǎn)研磨，當硅片薄至一定程度時，可以有效地避免研磨后的硅片翹曲現(xiàn)象的產(chǎn)生。目前，

48、由于所封裝的薄硅片越來越多，更多的封裝廠選擇硅片白旋轉(zhuǎn)工作模式對硅片進行減薄。4.2 硅片切割當前，晶圓片尺寸不斷加大，8 英寸和 12 英寸晶圓使用越來越廣泛，為了保證硅圓片質(zhì)量，圓片厚度相應增加，給芯片切割帶來了難度。在整個切割過程中， 對硅片的質(zhì)量以及成品率起主要作用的是切割液的 粘度、碳化硅微粉的粒型及粒度、砂漿的粘度、砂漿的流量、鋼線的速度、鋼線 的張力以及工件的進給速度等。4.2.1 切割液（PEG）的粘度 由于在整個切割過程中， 碳化硅微粉是懸浮在切割液上而通過鋼線進行 切割的，所以切割液主要起懸浮和冷卻的作用。 1、切割液的粘度是碳化硅微粉懸浮的重要保證。由于不同的機器開發(fā) 設

49、計的系統(tǒng)思維不同， 因而對砂漿的粘度也不同， 即要求切割液的粘度也有不同。 例如瑞士線切割機要求切割液的粘度不低于 55，而 NTC 要求 22-25，安永則低至 18。只有符合機器要求的切割標準的粘度，才能在切割的過程中保證碳化硅微粉 的均勻懸浮分布以及砂漿穩(wěn)定地通過砂漿管道隨鋼線進入切割區(qū)。 2、由于帶著砂漿的鋼線在切割硅料的過程中，會因為摩擦發(fā)生高溫， 所以切割液的粘度又對冷卻起著重要作用。如果粘度不達標，就會導致液的流動 性差，不能將溫度降下來而造成灼傷片或者出現(xiàn)斷線，因此切割液的粘度又確保 了整個過程的溫度控制。4.2.2 碳化硅微粉的粒型及粒度 太陽能硅片的切割其實是鋼線帶著碳化硅

50、微粉在切， 所以微粉的粒型及 粒度是硅片表片的光潔程度和切割能力的關鍵。粒型規(guī)則，切出來的硅片表明就 會光潔度很好；粒度分布均勻，就會提高硅片的切割能力。4.2.3 砂漿的粘度 線切割機對硅片切割能力的強弱，與砂漿的粘度有著不可分割的關系。 而砂漿的粘度又取決于硅片切割液的粘度、硅片切割液與碳化硅微粉的適配性、 硅片切割液與碳化硅微粉的配比比例、砂漿密度等。只有達到機器要求標準的砂 漿粘度（如 NTC 機器要求 250 左右）才能在切割過程中，提高切割效率，提高成 品率。4.2.4 砂漿的流量 鋼線在高速運動中，要完成對硅料的切割，必須由砂漿泵將砂漿從儲料 箱中打到噴砂咀，再由噴砂咀噴到鋼線上

51、。砂漿的流量是否均勻、流量能否達到 切割的要求，都對切割能力和切割效率起著很關鍵的作用。如果流量跟不上，就會出現(xiàn)切割能力嚴重下降，導致線痕片、斷線、甚至是機器報警。 4.2.5 鋼線的速度 由于線切割機可以根據(jù)用戶的要求進行單向走線和雙向走線， 因而兩種情況下對線速的要求也不同。單向走線時，鋼線始終保持一個速度運行（MB 和 HCT 可以根據(jù)切割情況在不同時間作出手動調(diào)整） 這樣相對來說比較容易控制。 雙向走線時， 鋼線速度開始由零點沿一個方向用 2-3 秒的時間加速到規(guī) 定速度，運行一段時間后，再沿原方向慢慢降低到零點，在零點停頓 0.2 秒后再 慢慢地反向加速到規(guī)定的速度，再沿反方向慢慢降

52、低到零點的周期切割過程。在雙向切割的過程中，切割機的切割能力在一定范圍內(nèi)隨著鋼線的速度提高而提高，但不能低于或超過砂漿的切割能力。如果低于砂漿的切割能力，就會出現(xiàn)線 痕片甚至斷線；反之，如果超出砂漿的切割能力，就可能導致砂漿流量跟不上， 從而出現(xiàn)厚薄片甚至線痕片等。 目前 MB 的平均線速可以達到 13 米/秒，NTC 達 10.5-11 米/秒。4.2.6 鋼線的張力 鋼線的張力是硅片切割工藝中相當核心的要素之一。 張力控制不好是產(chǎn)生線痕片、崩邊、甚至短線的重要原因。 1、鋼線的張力過小，將會導致鋼線彎曲度增大，帶砂能力下降，切割 能力降低。從而出現(xiàn)線痕片等。 2、鋼線張力過大，懸浮在鋼線上

53、的碳化硅微粉就會難以進入鋸縫，切 割效率降低，出現(xiàn)線痕片等，并且斷線的幾率很大。 3、如果當切到膠條的時候，有時候會因為張力使用時間過長引起偏離 零點的變化，出現(xiàn)崩邊等情況。 MB、NTC 等線切割機一般的張力控制在送線和收線相差不到 1。4.2.7 工件的進給速度 工件的進給速度與鋼線速度、砂漿的切割能力以及工件形狀在進給的不同位置等有關。工件進給速度在整個切割過程中，是由以上的相關因素決定的，也是最沒有定量的一個要素。但控制不好，也可能會出現(xiàn)線痕片等不良效果，影響切割質(zhì)量和成品率。 總之，太陽能硅片線切割機的操作，是一個經(jīng)驗大于 技術流程與標準的精細活。只有在實際操作中，不斷總結(jié)與探討，才

54、能對機器的駕馭游刃有余。4.3 芯片貼裝芯片貼裝（Die Mount）又稱芯片粘貼，是將 IC 芯片固定于封裝基板或引腳架承載座上的工藝過程。芯片應貼裝到引腳架的中間焊盤上，焊盤尺寸要與芯片大小相匹配。芯片貼裝方法有四種： 共晶粘貼法、 焊接粘結(jié)法、 導電膠粘結(jié)法、 玻璃膠粘結(jié)法 。4.3.1 共晶粘貼法： 利用合金反應進行芯片的粘貼一般工藝方法是陶瓷基板芯片座上鍍金膜-將芯片放置在芯片座上-熱氮氣氛中（防氧化）加熱并使粘貼表面產(chǎn)生摩擦（去除粘貼表面氧化層）-約 425時出現(xiàn)金-硅反應液面，液面移動時，硅逐漸擴散至金中而形成緊密結(jié)合。4.3.2 焊接粘結(jié)法：是利用合金反應進行芯片粘貼的方法它是

55、將芯片背面淀積一定厚度的 Au 或 Ni，同時在焊盤上淀積 Au-Pd-Ag 和 Cu 的金屬層。然后利用合金焊料將芯片焊接在焊盤上。4.3.3 導電膠是銀粉與高分子聚合物（環(huán)氧樹脂）的混合物銀粉起導電作用，而環(huán)氧樹脂起粘接作用。導電膠有三種配方： （1）各向同性材料，能沿所有方向?qū)щ姟?（2）導電硅橡膠，能起到使器件與環(huán)境隔 絕，防止水、汽對芯片的影響，同時還可以屏蔽電磁干擾。 （3）各向異性導電聚合物，電流只能在一個方向流動。在倒裝芯片封裝中應用較多，無應力影響。4.3.4 封裝工藝流程玻璃膠粘貼法 與導電膠類似，玻璃膠也屬于厚膜導體材料。不過起粘接作用的是低溫玻璃粉。它是起導電作用的金屬

56、粉（Ag、Ag-Pd、Au、Cu 等）與低溫玻璃粉和有機溶劑混合，制成膏狀。 在芯片粘貼時，用蓋印、絲網(wǎng)印刷、點膠等方法將膠涂布于基板的芯片座中，再將芯片置放在玻璃膠之上，將基板加溫到玻璃熔融溫度以上即可完成粘貼。由于完成粘貼的溫度要比導電膠高得多，所以它只適用于陶瓷封裝中。在降溫時要控制降溫速度，否則會造成應力破壞，影響可靠度。 4.4 芯片互連芯片互連是指將芯片焊區(qū)與電子封裝外殼的 I/O 引線或基板上的金屬布線焊區(qū)相連接，實現(xiàn)芯片功能的制造技術。 芯片互連的常見方法包括引線鍵合（又稱打線鍵合）技術（WB） 、載帶自動鍵合技術（TAB）和 倒裝芯片鍵合技術（FCB）三種。其中，F(xiàn)CB 又稱

57、為 C4可控塌陷芯片互連技術。4.5 成型技術成型包括金屬封裝、塑料封裝、陶瓷封裝等； 塑料封裝最常用方式，占 90%的市場。 塑料封裝的成型技術包括： 轉(zhuǎn)移成型技術 （主要方法） 、 噴射成型技術、 預成型技術。塑料等高分子聚合物是當前使用較多的封裝成型材料， 塑料材料通常分為熱固性聚合物和熱塑性聚合物兩種。 塑料材料通常分為熱固性聚合物和熱塑性聚合物兩種。熱塑性聚合物：聚合物分子間以物理力聚合而成，加熱時可熔融，并能溶于適當溶劑中。熱塑性聚合物受熱時可塑化，冷卻時則固化成型，并且可反復進行。熱固性聚合物：低溫時聚合物是塑性或流動的，當加熱 到一定溫度時，聚合物分子發(fā)生交聯(lián)反應，形成剛性固體

58、， 并不能反復加熱使之塑性流動，不可回收利用。以塑料封裝為例，成型技術主要包括以下幾種 ：1 轉(zhuǎn)移成型技術（Transfer Molding） 熱固性塑料轉(zhuǎn)移成型工藝是將“熱流道注塑” 熱固性塑料轉(zhuǎn)移成型工藝是將“熱流道注塑”和“壓力 成型” 組合工藝。傳統(tǒng)熱流道注塑成型中，熔體腔室中保持一定的溫度， 在外加壓力作用下塑封料進入芯片模具型腔內(nèi)，獲得一定形狀的芯片外形。 1封裝材料轉(zhuǎn)移成型過程 1、芯片及完成互連的框架置于模具中； 2、將塑封料預加熱后放入轉(zhuǎn)移成型機轉(zhuǎn)移罐中； 3、在一定溫度和轉(zhuǎn)移成型活塞壓力作用下， 料注射進入澆道，通過澆口進入模具型腔； 4、塑封料在模具內(nèi)降溫固化，保壓后頂出

59、模具，進 一步固化。 2噴射成型技術（ Molding）工藝是將混有引發(fā)劑的兩種聚酯分別從噴槍兩側(cè)噴出，同時將塑封料樹脂由噴槍中心噴出， 其與引發(fā)劑和促進劑均勻混合，沉積到模具型腔內(nèi)，當沉積到一定厚度時，用輥輪壓實，使纖維浸透樹脂，排除氣泡， 固化后成型。 3 預成型技術（Pre-Molding） 預成型工藝是將封裝材料預先做成封裝芯片外形對應 的形狀，如陶瓷封裝，先做好上下陶瓷封蓋后，在兩封蓋間高溫下采用硼硅酸玻璃等材料進行密封接合。 4.6 去飛邊毛刺去毛刺飛邊是指封裝過程中塑封料樹脂溢出、帶毛邊、引線毛刺等飛邊毛刺現(xiàn)象。隨著成型模具設計和技術的改進，毛刺和飛邊現(xiàn)象越來越少。 封裝成型過程

60、中，塑封料可能從模具合縫處滲出來，流到外面的引線框架上，毛刺不去除會影響后續(xù)工藝。毛刺飛邊去除工藝：1.介質(zhì)去毛刺飛邊：研磨料和高壓空氣一起沖洗模塊， 研磨料在去除毛刺的同時，可將引腳表面擦毛，有助于后續(xù)上錫操作。2. 溶劑去飛邊毛刺和水去飛邊毛刺：利用高壓液體流沖擊模塊，利用溶劑的溶解性去除毛刺飛邊，常用于很薄毛刺的去除。4.7 切筋成形切筋成型其實是兩道工序：切筋和打彎，通常同時完成。 切筋工藝，是指切除框架外引腳之間的堤壩及在框架帶上連在一起的地方；打彎工藝則是將引腳彎成一定的形狀，以適 合裝配的需要，打彎工藝，最主要的問題是引腳變形。對于 PTH 裝 配，由于引腳數(shù)較少且較粗，基本沒有