計(jì)算機(jī)組成原理復(fù)習(xí)題及答案

1、真誠為您提供優(yōu)質(zhì)參考資料，若有不當(dāng)之處，請指正。計(jì)算機(jī)組成原理 復(fù)習(xí)題一、選擇題（C）1、在下列四句話中，最能準(zhǔn)確反映計(jì)算機(jī)主要功能的是下面哪項(xiàng)。A計(jì)算機(jī)可以存儲大量信息 B計(jì)算機(jī)能代替人的腦力勞動C計(jì)算機(jī)是一種信息處理機(jī) D計(jì)算機(jī)可實(shí)現(xiàn)高速運(yùn)算（C）2、計(jì)算機(jī)硬件能直接執(zhí)行的只能是下面哪項(xiàng)。A符號語言 B匯編語言 C機(jī)器語言 D機(jī)器語言和匯編語言（C）3、運(yùn)算器的核心部件是下面哪項(xiàng)。A數(shù)據(jù)總線 B數(shù)據(jù)選擇器 C算術(shù)邏輯運(yùn)算部件 D累加寄存器（C）4、對于存儲器主要作用，下面哪項(xiàng)說法正確。A存放程序 B存放數(shù)據(jù) C存放程序和數(shù)據(jù) D存放微程序（D ）5、至今為止，計(jì)算機(jī)中所含所有信息仍以二進(jìn)制

2、方式表示，其原因是下面哪項(xiàng)。A節(jié)約元件 B運(yùn)算速度快 C物理器件性能決定 D信息處理方便（C）6、CPU中有若干寄存器，其中存放存儲器中數(shù)據(jù)的寄存器是下面哪項(xiàng)。A地址寄存器 B程序計(jì)數(shù)器 C數(shù)據(jù)寄存器 D指令寄存器（DC）7、CPU中有若干寄存器，其中存放機(jī)器指令的寄存器是下面哪項(xiàng)。A地址寄存器 B程序計(jì)數(shù)器 C指令寄存器 D數(shù)據(jù)寄存器（ A）8、CPU中有若干寄存器，存放CPU將要執(zhí)行的下一條指令地址的寄存器是下面哪項(xiàng)。A地址寄存器 B數(shù)據(jù)寄存器 C程序計(jì)數(shù)器 D指令寄存器（C）9、CPU中程序狀態(tài)寄存器中的各個狀態(tài)標(biāo)志位是依據(jù)下面哪項(xiàng)來置位的。ACPU已執(zhí)行的指令 BCPU將要執(zhí)行的指令C

3、算術(shù)邏輯部件上次的運(yùn)算結(jié)果 D累加器中的數(shù)據(jù)（B）10、為協(xié)調(diào)計(jì)算機(jī)各部件的工作，需要下面哪項(xiàng)來提供統(tǒng)一的時鐘。A總線緩沖器 B時鐘發(fā)生器 C總線控制器 D操作命令發(fā)生器（C）11、下列各種數(shù)制的數(shù)中最小的數(shù)是下面哪項(xiàng)。A(101001)2 B(52)8 C（101001）BCD D(233)H（D）12、下列各種數(shù)制的數(shù)中最大的數(shù)是下面哪項(xiàng)。A(1001011)2 B75 C(112)8 D(4F)H（B）13、將十進(jìn)制數(shù)15/2表示成二進(jìn)制浮點(diǎn)規(guī)格化數(shù)（階符1位，階碼2位，數(shù)符1位，尾數(shù)4位）是下面哪項(xiàng)。A01101110 B01101111 C01111111 D11111111（A）1

4、4、能發(fā)現(xiàn)兩位錯誤并能糾正一位錯的編碼是下面哪種編碼。A海明碼 BCRC碼 C偶校驗(yàn)碼 D奇校驗(yàn)碼（ D）15、假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯誤，采用偶校驗(yàn)的字符碼是下面哪項(xiàng)。A11001011 B11010110 C11000001 D11001001（C）16、下列存儲器中，速度最慢的是下面哪項(xiàng)。A半導(dǎo)體存儲器 B光盤存儲器 C磁帶存儲器 D硬盤存儲器（C）17、某一SRAM芯片，容量為16K1位，則其地址線條數(shù)下面哪項(xiàng)正確。A18根 B16K根 C14根 D22根（B）18、下列部件（設(shè)備）中，存取速度最快的是下面哪項(xiàng)。A光盤存儲器 BCPU的寄存器 C軟盤存儲器 D硬盤存儲

5、器（A）19、在主存和CPU之間增加Cache的目的是下面哪項(xiàng)。A解決CPU和主存之間的速度匹配 B增加CPU中通用寄存器的數(shù)量C代替CPU中的寄存器工作 D擴(kuò)大主存的容量（D）20、計(jì)算機(jī)的存儲器采用分級存儲體系的目的是下面哪項(xiàng)。A便于讀寫數(shù)據(jù) B減小機(jī)箱的體積C便于系統(tǒng)升級 D解決存儲容量、價格與存取速度間的矛盾（A）21、某SRAM芯片，其容量為1K8位，加上電源端和接地端后，該芯片的引出線的最少數(shù)目下面哪項(xiàng)正確。A20 B24 C50 D30（A）22、常用的虛擬存儲器由兩級存儲器組成，下面哪項(xiàng)說法正確。A主存輔存 B快存主存 C快存輔存 D通用寄存器主存（B）23、在Cache的地址

6、映射中，若主存中的任意一塊均可映射到Cache內(nèi)的任意一快的位置上，下面哪項(xiàng)符合這種特點(diǎn)。A直接映射 B全相聯(lián)映射 C組相聯(lián)映射 D混合映射（B）24、指令系統(tǒng)中采用不同尋址方式的目的主要是下面哪項(xiàng)。 A. 實(shí)現(xiàn)程序控制和快速查找存儲器地址 B. 縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性C. 可以直接訪問主存和外存D. 降低指令譯碼難度（D）25、CPU組成中不包括下面哪項(xiàng)。A指令寄存器 B地址寄存器 C指令譯碼器 D地址譯碼器（C）26、程序計(jì)數(shù)器PC在下面哪項(xiàng)部件中。A運(yùn)算器 B存儲器 C控制器 DI/O接口（B）27、CPU內(nèi)通用寄存器的位數(shù)取決于下面哪項(xiàng)。A存儲器容量 B機(jī)器字長 C

7、指令的長度 DCPU的管腳數(shù)（B）28、以硬件邏輯電路方式構(gòu)成的控制器又稱為下面哪個名稱。A存儲邏輯型控制器 B組合邏輯型控制器 C微程序控制器 D運(yùn)算器（C）29、直接轉(zhuǎn)移指令的功能是將指令中的地址代碼送入下面哪個部件中。A累加器 B地址寄存器 CPC寄存器 D存儲器（B）30、狀態(tài)寄存器用來存放下面哪些內(nèi)容。A算術(shù)運(yùn)算結(jié)果 B算術(shù)、邏輯運(yùn)算及測試指令的結(jié)果狀態(tài)C運(yùn)算類型 D邏輯運(yùn)算結(jié)果（D）31、微程序放在下面哪個部件中。A指令寄存器 BRAM C內(nèi)存 D控制存儲器 （B）32、微程序控制器中,機(jī)器指令與微指令的關(guān)系下面哪項(xiàng)說法正確。 A. 每一條機(jī)器指令由一條微指令執(zhí)行 B一段機(jī)器指令組

8、成的程序可由一條微指令來執(zhí)行C. 每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行 D. 一條微指令由若干條機(jī)器指令組成（B）33、異步控制常作為下面哪項(xiàng)的主要控制方式。 A. 微型機(jī)的CPU控制中B. 單總線計(jì)算機(jī)結(jié)構(gòu)計(jì)算機(jī)中訪問主存和外部設(shè)備時 C組合邏輯的CPU控制中D. 微程序控制器中（D）34、在顯示器的技術(shù)指標(biāo)中，數(shù)據(jù)640480，1024768等表示下面哪項(xiàng)特征。A顯示器屏幕的大小 B顯示器顯示字符的最大行數(shù)和列數(shù)C顯示器的顏色指標(biāo) D顯示器的分辯率（B）35、主機(jī)、外設(shè)不能并行工作的方式是下面哪項(xiàng) 。A中斷方式 B程序查詢方式 C通道方式 DDMA方式（B）36、在I/O單獨(dú)

9、（獨(dú)立）編址下，下面的說法哪項(xiàng)正確。A一個具體地址只能對應(yīng)輸入輸出設(shè)備B一個具體地址既可對應(yīng)輸入輸出設(shè)備，也可對應(yīng)內(nèi)存單元C一個具體地址只能對應(yīng)內(nèi)存單元D只對應(yīng)內(nèi)存單元或只對應(yīng)I/O設(shè)備（D）37、禁止中斷的功能可由下面哪項(xiàng)來完成。A中斷觸發(fā)器 B中斷禁止觸發(fā)器C中斷屏蔽觸發(fā)器 D中斷允許觸發(fā)器（C）38、在微機(jī)系統(tǒng)中，主機(jī)與高速硬盤進(jìn)行數(shù)據(jù)交換一般用下面哪種方式。A程序中斷控制 B程序直接控制 CDMA方式 D通道方式（C）39、常用于大型計(jì)算機(jī)的控制方式是下面哪項(xiàng)。A程序中斷控制 B程序直接控制 C通道方式 DDMA方式（C）40、有關(guān)中斷的論述不正確的是下面哪項(xiàng)。A可實(shí)現(xiàn)多道程序、分時操

10、作、實(shí)時操作B對硬盤采用中斷可能引起數(shù)據(jù)丟失CCPU和I/O設(shè)備可并行工作，但設(shè)備間不可并行工作D計(jì)算機(jī)的中斷源可來自主機(jī)，也可來自外設(shè)（C）41、DMA方式數(shù)據(jù)的傳送是以下面哪項(xiàng)為單位進(jìn)行的。A字節(jié) B字 C數(shù)據(jù)塊 D位（A）42、DMA方式在哪兩個設(shè)備之間建立的直接數(shù)據(jù)通路。A主存與外設(shè) BCPU與外設(shè) C外設(shè)與外設(shè) DCPU與主存（B）43、信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞绞窍旅婺姆N傳輸方式。A并行傳輸 B串行傳輸 C并串行傳輸 D分時傳輸（B）44、在哪種總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)中，外設(shè)地址可以主存儲器單元統(tǒng)一編址。A三總線 B單總線 C雙總線 D以上三種都可以（D）45、系統(tǒng)總線

11、中地址線的功能，下面哪項(xiàng)說法正確。A用于選擇主存單元地址 B用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C用于選擇外存地址 D用于指定主存和I/O設(shè)備接口電路的地址（ A）46、有一個CRT的分辨率是1024768像素，顏色數(shù)為256色，則刷新存儲器的容量是下面哪項(xiàng)。A768KB B512KB C256KB D2MB（ A ）47、十進(jìn)制數(shù)5的單精度浮點(diǎn)數(shù)IEEE754代碼是下面哪項(xiàng)。A01000000101000000000000000000000 B11000000101000000000000000000000 C01100000101000000000000000000000 D110000001010

12、00000000000000000000（ A ）48、在微機(jī)系統(tǒng)中，外設(shè)通過下面哪項(xiàng)與主板的系統(tǒng)總線相連接。A適配器 B設(shè)備控制器 C計(jì)數(shù)器 D寄存器（ B）49、DMA是在哪兩個設(shè)備之間建立的直接數(shù)據(jù)通路。ACPU與外設(shè) B主存與外設(shè) C外設(shè)與外設(shè) DCPU與主存（ C）50、DMA數(shù)據(jù)的傳送是以下面哪項(xiàng)為單位進(jìn)行的。A字節(jié) B字 C數(shù)據(jù)塊 D位二、填空題1、計(jì)算機(jī)的硬件包括 運(yùn)算器 、 控制器 、 存儲器 、輸入設(shè)備和輸出設(shè)備五部分。2、總線一般可分為三類，它們分別是 地址總線 、 數(shù)據(jù)總線 和 控制總線 。3、將二進(jìn)制數(shù)01100100轉(zhuǎn)換成十進(jìn)制數(shù)是 100 ，轉(zhuǎn)換成八進(jìn)制數(shù)是 14

13、4 ，轉(zhuǎn)換成十六進(jìn)制數(shù)是 64H 。4、在一個8位的機(jī)器系統(tǒng)中，補(bǔ)碼表示數(shù)的范圍從 -128 到 +127 。5、CPU能直接訪問 主存 和 Cache ，但不能訪問 外存 和 I/O設(shè)備 。6、Cache的映射方式有 直接映像 、 全相聯(lián)映像 和 組相連映像 三種。其中 組相連映像 方式，適度地兼顧了前兩者的優(yōu)點(diǎn)又盡量避免其缺點(diǎn)，比較理想。7、磁盤的尋址信息格式由驅(qū)動器號、 盤面號 、 磁道號 、扇區(qū)號四部分組成。8、目前的CPU包括 運(yùn)算器 ， 控制器 和CACHE（一級）。9、在程序執(zhí)行過程中，控制器控制計(jì)算機(jī)的運(yùn)行總是處于 取指令 、分析指令和 執(zhí)行指令 的循環(huán)之中。10、微程序入口地

14、址是 譯碼器 根據(jù)指令的 操作碼 產(chǎn)生的。11、微程序控制器的核心部件是 控制存儲器 ，它一般用 只讀存儲器 構(gòu)成。12、微指令執(zhí)行時，產(chǎn)生后繼微地址的方法主要有 計(jì)數(shù)器方式 、 斷定方式 等。13、一條機(jī)器指令的執(zhí)行可與一段微指令構(gòu)成的 微程序 相對應(yīng)，微指令可由一系列 微命令 組成。14、保存當(dāng)前棧頂?shù)刂返募拇嫫鹘?棧項(xiàng)指針SP 。15、實(shí)現(xiàn)輸入輸出數(shù)據(jù)傳送方式分成三種： DMA方式 、 中斷方式 和程序控制方式。16、計(jì)算機(jī)中各功能部件是通過 總線 連接的，它是各部件間進(jìn)行信息傳輸?shù)墓餐贰?7、計(jì)算機(jī)中總線的兩個主要特征是 分時 和 共享 。18、計(jì)數(shù)制中使用的數(shù)據(jù)個數(shù)被稱為 基 。

15、19、在用 補(bǔ)碼 表示的機(jī)器數(shù)中，零的編碼是唯一的。20、信息的數(shù)字化編碼是指 用0或1的二進(jìn)制編碼，并選用一定的組合規(guī)則來表示信息 。21、一個定點(diǎn)數(shù)由 符號位 和 數(shù)值位 兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)據(jù)有 純小數(shù) 和 純整數(shù) 兩種表示方法。22、移碼常用來表示浮點(diǎn)數(shù)的 階碼 部分，移碼和補(bǔ)碼比較，它們除 符號位 外，其他各位都 相同 。23、碼距的定義是 編碼系統(tǒng)中任兩個合法碼之間的最少二進(jìn)制位數(shù)的差異 。24、8421碼用二進(jìn)制求和時，當(dāng)和超過 9 時，需要做 加6調(diào)整 修正。25、有二進(jìn)制數(shù)D4D3D2D1，奇偶校驗(yàn)值用P表示，則奇校驗(yàn)為 P=D4+D3+D2+D1 ，偶校驗(yàn)

16、為 P=D4+D3+D2+D1 ，奇偶校驗(yàn)只能檢測 奇數(shù)個錯 ，無法檢測 偶數(shù)個錯 。26、在浮點(diǎn)加減法運(yùn)算中，當(dāng)運(yùn)算結(jié)果的尾數(shù)的絕對值大于1時，需要對結(jié)果進(jìn)行 向右規(guī)格化 ，其操作是 尾數(shù)右移一位，右邊補(bǔ)一個0，階碼減1，直到尾數(shù)絕對值=0.5 。27、閃速存儲器能提供高性能、低功耗、高可靠性以及 瞬時啟動 能力，為現(xiàn)有的 存儲器 體系結(jié)構(gòu)帶來巨大變化，因此作為 固態(tài)盤 用于便攜式電腦中。28、一個完整的磁盤存儲器由三部分組成，其中 磁盤驅(qū)動器 又稱磁盤機(jī)或磁盤子系統(tǒng)，是獨(dú)立于主機(jī)的一個完整的設(shè)備， 磁盤控制器 是磁盤機(jī)與主機(jī)的接口部件， 磁記錄介質(zhì) 用于保存信息。29、CPU中保存當(dāng)前正在

17、執(zhí)行的指令的寄存器為 指令寄存器IR ，保存下一條指令地址的寄存器為 程序計(jì)數(shù)器PC。30、沿磁盤半徑方向單位長度上的磁道數(shù)稱為_道密度 ，而磁道單位長度上能記錄的二進(jìn)制代碼位數(shù)稱為_位密度_。三、簡答題1、試述浮點(diǎn)數(shù)規(guī)格化的目的和方法。答：浮點(diǎn)的規(guī)格化是為了使浮點(diǎn)數(shù)尾數(shù)的最高數(shù)值位為有效數(shù)位。當(dāng)尾數(shù)用補(bǔ)碼表示時，若符號位與小數(shù)點(diǎn)后的第一位不相等，則被定義為已規(guī)格化的數(shù)，否則便是非規(guī)格化數(shù)。通過規(guī)格化，可以保證運(yùn)算數(shù)據(jù)的精度。 方法：進(jìn)行向左規(guī)格化，尾數(shù)左移一位，階碼減1，直到規(guī)格化完畢。2、簡述循環(huán)冗余碼（CRC）的糾錯原理。答：CRC碼是一種糾錯能力較強(qiáng)的校驗(yàn)碼。在進(jìn)行校驗(yàn)時，先將被檢數(shù)據(jù)

18、碼的多項(xiàng)式用生成多項(xiàng)式G（X）來除，若余數(shù)為0，說明數(shù)據(jù)正確；若余數(shù)不為0，則說明被檢數(shù)據(jù)有錯。 只要正確選擇多項(xiàng)式G（X），余數(shù)與CRC碼出錯位位置的對應(yīng)關(guān)系是一定的，由此可以用余數(shù)作為判斷出錯位置的依據(jù)而糾正出錯的數(shù)據(jù)位。3、DRAM存儲器為什么要刷新？有幾種刷新方式?答：DRAM存儲元是通過柵極電容存儲柵極電容存儲柵極電容存儲柵極電容存儲電荷來暫存信息。由于存儲的信息電荷終究是有泄漏的，電荷數(shù)又不能像SRAM存儲元那樣由電源經(jīng)負(fù)載管來補(bǔ)充，時間一長，信息就會丟失。為此必須設(shè)法由外界按一定規(guī)律給柵極充電，按需要補(bǔ)給柵極電容的信息電荷，此過程叫“刷新”。 集中式-正常讀/寫操作與刷新操作分開

19、進(jìn)行，刷新集中完成。 分散式-將一個存儲系統(tǒng)周期分成兩個時間片，分時進(jìn)行正常讀/寫操作和刷新操作。 異步式-前兩種方式的結(jié)合，每隔一段時間刷新一次，保證在刷新周期內(nèi)對整個存儲器刷新一遍。4、CPU中有哪些主要寄存器？簡述這些寄存器的功能。答：（1） 指令寄存器（IR）：用來保存當(dāng)前正在執(zhí)行的一條指令。 （2） 程序計(jì)數(shù)器（PC）：用來確定下一條指令的地址。 （3） 地址寄存器（AR）：用來保存當(dāng)前CPU所訪問的內(nèi)存單元的地址。 （4） 緩沖寄存器（DR）： 作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。 補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。 在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器

20、還可兼作為操作數(shù)寄存器。 （5） 通用寄存器（AC）：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運(yùn)算時，為ALU提供一個工作區(qū)。 （6） 狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運(yùn)行或測試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。5、中斷處理過程包括哪些操作步驟？答：關(guān)閉中斷標(biāo)識 ,重要數(shù)據(jù)入棧, 處理中斷服務(wù)功能, 數(shù)據(jù)出棧, 恢復(fù)中斷標(biāo)識, 開中斷.6、DMA方式和程序中斷方式比較有什么不同？答：DMA：采用內(nèi)在和外設(shè)直接數(shù)據(jù)交換的方式，只有當(dāng)有一段數(shù)據(jù)傳送時才會請求CPU中斷， 減少了CPU的負(fù)擔(dān)

21、。 程序中斷：只適用于簡單的少量外設(shè)的計(jì)算機(jī)系統(tǒng)，會耗費(fèi)大量的CPU時間，當(dāng)有大量中斷時容易導(dǎo)致數(shù)據(jù)的丟失。7、按照馮諾依曼原理，現(xiàn)代計(jì)算機(jī)應(yīng)具備哪些功能？答：按照馮諾依曼原理，現(xiàn)代計(jì)算機(jī)應(yīng)具備以下5個功能： 輸入輸出功能：能把原始數(shù)據(jù)和解題步驟及中間結(jié)果接收下來（輸入），把計(jì)算結(jié)果與計(jì)算過程中出現(xiàn)的情況告訴（輸出）給用戶。 記憶功能：應(yīng)能“記住”原始數(shù)據(jù)、解題步驟及中間結(jié)果。 計(jì)算功能：應(yīng)能進(jìn)行一些最基本的運(yùn)算。這些基本運(yùn)算能組成人們所需要的復(fù)雜運(yùn)算。 判斷功能：計(jì)算機(jī)在進(jìn)行一步操作后，應(yīng)能從預(yù)先無法確定的幾種方案中選擇一種操作方案。 自我控制功能：計(jì)算機(jī)應(yīng)能保證程序執(zhí)行的正確性和各部件間的

22、協(xié)調(diào)性。8、用二進(jìn)制數(shù)表示一個四位十進(jìn)制的整數(shù)最少需要幾位（不含符號位）。解：2X104，N41/214位。9、某機(jī)器字長16位，浮點(diǎn)表示時，其中含1位階符、5位階碼、1位尾符、9位尾數(shù)，請寫出它能表示的最大浮點(diǎn)數(shù)和最小浮點(diǎn)數(shù)。解：最大浮點(diǎn)數(shù)2+21（12-9） 最小浮點(diǎn)數(shù)2+31（12-9）。10、字符“F”的ASCII碼為46H，請寫出它的奇校驗(yàn)碼和偶校驗(yàn)碼（假定校驗(yàn)位加在最高位）。解：字符“F”的ASCII碼為46H，奇校驗(yàn)碼為10110110（B6H），偶校驗(yàn)碼為00110110（36H）11、試比較定點(diǎn)帶符號數(shù)在計(jì)算機(jī)內(nèi)的四種表示方法。答：帶符號數(shù)在計(jì)算機(jī)內(nèi)部的表示方法有原碼、反碼、

23、補(bǔ)碼和移碼。 原碼表示方法簡單易懂，實(shí)現(xiàn)乘、除運(yùn)算簡單，但用它實(shí)現(xiàn)加、減運(yùn)算比較復(fù)雜。 補(bǔ)碼的特點(diǎn)是加、減法運(yùn)算規(guī)則簡單，正負(fù)數(shù)的處理方法一致。 反碼通常只用來計(jì)算補(bǔ)碼，由于用反碼運(yùn)算不方便，在計(jì)算機(jī)中沒得到實(shí)際應(yīng)用。 移碼由于保持了數(shù)據(jù)原有的大小順序，便于進(jìn)行比較操作，常用于浮點(diǎn)數(shù)中的階碼，使用比較方便。12、在檢錯碼中，奇偶校驗(yàn)法能否定位發(fā)生錯誤的信息位？是否具有糾錯功能？答：不能。 沒有13、簡述CPU的主要功能。答：CPU：包括運(yùn)算器和控制器?；竟δ転椋褐噶羁刂?、操作控制、時間控制、數(shù)據(jù)加工。14、一個較完善的指令系統(tǒng)應(yīng)包括哪幾類？答：數(shù)據(jù)傳送指令、 算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、 程

24、序控制指令、 輸入輸出指令、 字符串指令、特權(quán)指令等15、指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何從時間和空間上區(qū)分它們是指令還是數(shù)據(jù)。答：1. 指令和數(shù)據(jù)分開存放 2. 設(shè)置程序計(jì)數(shù)器PC，存放當(dāng)前指令所在的存儲單元。16、外圍設(shè)備的I/O控制方式分哪幾類？各具什么特點(diǎn)？答：（1） 程序查詢方式：CPU的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡單（2） 程序中斷方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省了CPU的時間，但硬件結(jié)構(gòu)相對復(fù)雜一些。（3） 直接內(nèi)存訪問（DMA）方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問時間的限制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交

25、換數(shù)據(jù)的場合。（4） 通道方式：可以實(shí)現(xiàn)對外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了CPU的工作效率。（5） 外圍處理機(jī)方式：通道方式的進(jìn)一步發(fā)展，基本上獨(dú)立于主機(jī)工作，結(jié)果更接近一般處理機(jī)。17、請說明指令周期、機(jī)器周期、時鐘周期之間的關(guān)系。 答: 時鐘周期是最基本的時間單位 一般是10ns機(jī)器周期是讀一條指令最少的時間 一般是12倍的時鐘周期指令周期是讀出指令并且執(zhí)行指令的時間 一般是幾個機(jī)器周期18、CPU響應(yīng)中斷應(yīng)具備哪些條件？答:允許中斷觸發(fā)器為“1”狀態(tài)；CPU結(jié)束了一條指令的執(zhí)行過程；新請求的中斷優(yōu)先級較高；19、比較水平微指令與垂直微指令的優(yōu)缺點(diǎn)。(1)水平型微指令并

26、行操作能力強(qiáng)，效率高，靈活性強(qiáng)，垂直型微指令則較差。(2)水平型微指令執(zhí)行一條指令的時間短，垂直型微指令執(zhí)行時間長。(3)由水平型微指令解釋指令的微程序，有微指令字較長而微程序短的特點(diǎn)。垂直型微指令則相反。(4)水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說，比較容易掌握。四、綜合應(yīng)用題1、設(shè)有一個具有24位地址和8位字長的存儲器，求：（1）該存儲器能存儲多少字節(jié)的信息？（2）若存儲器由4M1位的RAM芯片組成，需要多少片？（3）需要哪種譯碼器實(shí)現(xiàn)芯片選擇？解： 存儲單元數(shù)為22416M16777216，故能存儲16M字節(jié)的信息。 由于存儲容量為16MB（8位字長），每4M字

27、節(jié)需要4片（位并聯(lián)方式），故需芯片數(shù)為16/4832片。 若用32片組成一個16M（8位字長），地址總線的低22位可直接連到芯片的A0-A21管腳，而地址總線的高2位（A22，A23）需要通過2：4線譯碼器進(jìn)行芯片選擇。存儲器組成方案為位并聯(lián)和地址串聯(lián)相結(jié)合的方式。存儲器24位地址（A23-A0），而單個芯片22位地址（A21-A0），32片，8個芯片一組，共4組。所以采用2：4譯碼器。組成方案為：地址串聯(lián)，位并聯(lián)。2、下圖表示使用頁表的虛實(shí)地址轉(zhuǎn)換條件，頁表存放在相聯(lián)存儲器中，其容量為8個存儲單元，求：頁號1230324該頁在主存中的起始地址3315420002538000770128960

28、0066000044000015051648800005500003070000（1）當(dāng)CPU按虛擬地址1去訪問主存時，主存的實(shí)地碼是多少？（2）當(dāng)CPU按虛擬地址2去訪問主存時，主存的實(shí)地碼是多少？（3）當(dāng)CPU按虛擬地址3去訪問主存時，主存的實(shí)地碼是多少？解： 用虛擬地址為1的頁號15作為頁表檢索項(xiàng)，查得頁號為15的頁在主存中的起始地址為80000，故將80000與虛擬地址中的頁內(nèi)地址碼0324相加，求得主存實(shí)地址碼為80324。 同理，主存實(shí)地址碼96000012896128。 虛擬地址為3的頁號為48，查頁表時，發(fā)現(xiàn)此頁面沒在頁表中，此時操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去查頁表程序。

29、如該頁面在主存中，則將該頁號及該頁在主存中的起始地址寫入主存；如該頁面不在主存中，則操作系統(tǒng)要將該頁面從外存調(diào)入主存，然后將頁號及其主存中的起始地址寫入頁表。3、某磁盤組有4個盤片，5個記錄面，每個記錄面的內(nèi)磁道直徑為22cm，外磁道直徑為33cm，最大位密度為1600b/cm，道密度為80道/cm，轉(zhuǎn)速7200轉(zhuǎn)速/分。 磁盤的總存儲容量（非格式化）？ 最大數(shù)據(jù)傳輸率是多少？ 磁盤的總存儲容量（非格式化）？最內(nèi)圈磁道的容量=22*3.14*1600字節(jié)/道磁道數(shù)=（33-22）/2*80字節(jié)每面 最大數(shù)據(jù)傳輸率是多少？解： 總?cè)萘棵棵嫒萘坑涗浢鏀?shù)每面容量某一磁道容量磁道數(shù)某磁道容量磁道長本道

30、位密度所以，最內(nèi)圈磁道的容量1600223.14110528字節(jié)/道磁道數(shù)存儲器域長道密度（3322）/280253616000字節(jié) 最大數(shù)據(jù)傳輸率轉(zhuǎn)速某磁道容量7200/6011052813263360字節(jié)/秒4、某磁盤存儲器的轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄面，每毫米5道，每道記錄信息為12288B,最小磁道直徑為230mm,共有275道.問：(1)磁盤存儲器的存儲容量是多少？(2)最大位密度，最小位密度是多少？(3)磁盤數(shù)據(jù)傳輸率是多少？(4)平均等待時間是多少？解： 磁盤存儲器的存儲容量=427512288=13516800字節(jié) 因?yàn)樽钚“霃絉1=230/2=115， 最小磁道長度為

31、2R1=23.14159115=722.57mm 所以最高位密度=12288/722.57=17字節(jié) 又因?yàn)樽畲蟀霃絉2=R1+275/5=115+55=170 最大磁道長度為2R2=23.14159170=1068 所以最低位密度=12288/1068=11.5字節(jié) 磁盤數(shù)據(jù)傳輸率c=rNr=3000/60=50轉(zhuǎn)/秒；N=12288字節(jié)/道所以c=5012288=614400字節(jié)。 平均等待時間 = 旋轉(zhuǎn)一圈時間的一半 = 1/（2r）=1/(250)=10ms5、有一個16K16位的存儲器，由1K4位的DRAM芯片構(gòu)成（芯片是6464結(jié)構(gòu)）問： （1）共需要多少RAM芯片？ （2）畫出存

32、儲體的組成框圖。 （3）采用異步刷新方式，如單元刷新間隔不超過ms，則刷新信號周期是多少？解：（1）存儲器的總?cè)萘繛?6K16位=256K位，用DRAM芯片為1K4位=4K位，故芯片總數(shù)為： 256K位/4K位 = 64片（2）由于存儲單元數(shù)為16K，故地址長度為14位（設(shè)A13A0）。芯片單元數(shù)為1K則占用地址長度為10位（A9A0）。每一組16位（4片），共16組，組與組間譯碼采用4：16譯碼。組成框圖如圖所示。 (3) 采用異步刷方式，在2ms時間內(nèi)分散地把芯片64行刷新一遍，故刷新信號的時間間隔為2ms/64 = 31.25s，即可取刷新信號周期為30s。6、有一臺磁盤機(jī)，其平均尋道時

33、間為30ms,平均旋轉(zhuǎn)等待時間為10ms,數(shù)據(jù)傳輸率為500B/ms,磁盤機(jī)口存放著1000件，每件3000B的數(shù)據(jù)，現(xiàn)欲把一件件數(shù)據(jù)取走，更新后再放回原地，假設(shè)一次取出或?qū)懭胨钑r間為：平均尋道時間 + 平均等待時間 + 數(shù)據(jù)傳送時間，另外使用CPU更新信息所需的時間為4ms,并且更新時間因輸入輸出操作不相重疊，問：（1）更新磁盤上全部數(shù)據(jù)需多少時間？（2）若磁盤機(jī)旋轉(zhuǎn)速度和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需多少時間？解：(1)磁盤上總數(shù)據(jù)量=10003000 B = 3000000 B 讀出全部數(shù)據(jù)所需的時間為3000000 B/ (500B/ ms)=6000ms 重新寫入全部數(shù)據(jù)所需

34、的時間=6000ms 更新磁盤上全部數(shù)據(jù)所需的時間為2(平均找道時間+平均找道時間+平均數(shù)據(jù)傳送時間)+CPU更新信息時間 =2(30+10+6000)ms+4ms=12084ms (2)磁盤機(jī)旋轉(zhuǎn)速度提高一倍后,平均等待時間為5 ms7、CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，問：（1）cache/主存系統(tǒng)的效率是多少；（2）平均訪問時間是多少；解：h=Nc /(Nc +Nm )=1900/(1900+100)=0.95 r=tm /tc =250ns/50ns=5 e=1/(r+(

35、1-r)h)=1/(5+(1-5)0.95)=83.3% ta =tc /e=50ns/0.833=60ns 8、某計(jì)算機(jī)系統(tǒng)的內(nèi)存由Cache和主存構(gòu)成，Cache的存取周期為45ns，主存的存取周期為200ns。已知在一段給定的時間內(nèi)，CPU共訪問內(nèi)存4500次，其中340次訪問主存，求：（1）Cache的命中率是多少？（2）CPU訪問內(nèi)存的平均訪問時間是多少？（3）Cache-主存系統(tǒng)的效率是多少？解： 命中率H（4500340）/ 45000.92。 CPU訪存的平均時間T0.9245(10.92)20057.4ns cache-主存系統(tǒng)的效率e45/57.4=789、已知cache/

36、主存系統(tǒng)效率為85%，平均訪問時間為60 ns，cache比主存快4倍，求主存存儲器周期是多少？cache 命中率是多少？答:因?yàn)?Ta=Tc/e 所以 Tc=Tae =600.85=51ns (cache存取周期)；r=4, Tm=Tcr =5104 =204ns (主存存取周期)；因?yàn)?e =1/r+(1-r)H 所以H= 2 .4/2.55 = 0.94；10、用異步方式傳送ASCII碼，數(shù)據(jù)格式為：數(shù)據(jù)位8位、奇校驗(yàn)位1位、停止位1位。當(dāng)波特率為4800b/s時，每個字符傳送的速率是多少？每個數(shù)據(jù)位的時間長度是多少？數(shù)據(jù)位的傳送速率又是多少？解：每個字符包含10位，因此字符傳送速率為：

37、480010480字符/s每個數(shù)據(jù)位長度T148000.208ms數(shù)據(jù)位傳輸速率為84803840位/秒。11、假定某外設(shè)向CPU傳送信息最高頻率為40K次/秒，而相應(yīng)中斷處理程序的執(zhí)行時間為40S，問該外設(shè)能否用中斷方式工作？解：外設(shè)傳送一個數(shù)據(jù)的時間1/4025S，所以請求中斷的周期為25S，而相應(yīng)中斷處理程序的執(zhí)行時間為40S，這樣會丟失數(shù)據(jù)，故不能采用中斷方式。12、在一個16位的總線中，若時鐘頻率為100MHz，總線數(shù)據(jù)周期為5個時鐘周期傳輸一個字。試計(jì)算總線的數(shù)據(jù)傳輸率。解：時鐘頻率為100MHz，所以5個時鐘周期510ns50ns數(shù)據(jù)傳輸率16bit/0.5ns40106字節(jié)/秒

38、13、某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，若一個總線周期等于一個時鐘周期，總線頻率為33MHz，問總線帶寬是多少？若一個總線周期中并行傳送64位數(shù)據(jù)，總線時鐘提高為66MHz，問總線帶寬是多少？分析影響帶寬的有哪些因素？解：設(shè)帶寬用Dr表示，總線時鐘周期用T1/f 表示，一個總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得DrD/TDf4B33106/S132MB/S因?yàn)?4位8B，所以DrD/TDf8B66106/S528MB/S總線帶寬是總線能提供的數(shù)據(jù)傳送速率，通常用每秒傳送信息的字節(jié)數(shù)（或位數(shù)）來表示。影響總線帶寬的主要因素有：總線寬度、傳送距離、總線發(fā)送和接收電路工作頻率限制及數(shù)

39、據(jù)傳送形式。14、在異步串行傳輸系統(tǒng)中，若每秒可傳輸20個數(shù)據(jù)幀，一個數(shù)據(jù)幀包含1個起始位、7個數(shù)據(jù)位、一個奇校驗(yàn)位和1個結(jié)束位。試計(jì)算其波特率和比特率。解：波特率（1+7+1+1）20200b/s，比特率207140b/s。15、已知cache命中率0.98，主存比cache慢倍，已知主存存取周期為200ns，求cahce主存系統(tǒng)的效率和平均訪問時間。 r = t m/t c = 4 t c = t m /4 = 50nse = 1/r+(1-r)h = 1/4+(1-4)0.98t a = t c /e = t c 4-30.98 = 501.06 = 53ns。16、設(shè)有兩個十進(jìn)制數(shù)：x= -0.87521，y=0.62522。（1） 將x，y的尾數(shù)轉(zhuǎn)換為二進(jìn)制補(bǔ)碼形式。（2） 設(shè)階碼2位，階符1位，數(shù)符1位，尾數(shù)3位。通過補(bǔ)碼運(yùn)算規(guī)則求出z=x-y的二進(jìn)制浮點(diǎn)規(guī)格化結(jié)果。答:(1)設(shè)S1為X的尾數(shù),S2為Y的尾數(shù),則S1=(-0.875)10=(-0.111)2,S1補(bǔ)=1.001,S2=(0.625)1