基于FPGA的SPI接口時(shí)序模擬

1、基于FPGA的SPI接口時(shí)序模擬摘要：本論文使用VHDL語(yǔ)言設(shè)計(jì)快速SPI核。在設(shè)計(jì)中介紹SPI的工作原理，并用VHDL語(yǔ)言來(lái)編寫(xiě)源代碼，應(yīng)用Quartus軟件實(shí)現(xiàn)仿真，最后在硬件上實(shí)現(xiàn)和測(cè)試，實(shí)現(xiàn)主器件對(duì)從器件的控制，數(shù)據(jù)傳送及從器件對(duì)主器件的數(shù)據(jù)反饋的全雙工通信過(guò)程。在本次設(shè)計(jì)中，采用分塊的設(shè)計(jì)方法，將設(shè)計(jì)分成三大塊：并行數(shù)據(jù)串行移位，分頻和模式選擇。因此，只要分別對(duì)各個(gè)模塊的功能進(jìn)行設(shè)計(jì)，對(duì)各部分軟件模塊的調(diào)試采取分步調(diào)試，最后再將各模塊組合進(jìn)行綜合和調(diào)試，最終完成設(shè)計(jì)。論文關(guān)鍵詞：SPI,VHDL,分頻,模式選擇1.1設(shè)計(jì)簡(jiǎn)介目前控制系統(tǒng)微型化的要求越來(lái)越高，為了使數(shù)字處理系統(tǒng)微型化，

2、必須舍棄常用的并行總線接口方案，采用只需少量引腳線的串行總線接口方案。SPI接口的英文全稱是Serial Peripheral Interface，可以翻譯為串行外圍設(shè)備接口。因?yàn)樗峭酱型ㄓ嵉?，通常稱為同步串口。SPI總線是一種三線同步總線，因其硬件能力很強(qiáng)，與SPI有關(guān)的軟件就相當(dāng)簡(jiǎn)單，使CPU有更多的時(shí)間處理其它事務(wù)，因此得到廣泛應(yīng)用。SPI實(shí)際上是一種串行總線標(biāo)準(zhǔn)，它是一種真正的同步方式，兩臺(tái)設(shè)備在同一個(gè)時(shí)鐘下工作，因此傳輸速率高達(dá)幾十兆?，F(xiàn)在與SPI總線兼容的芯片越來(lái)越多，因此，SPI為控制系統(tǒng)的設(shè)計(jì)帶來(lái)了很大方便。例如，SPI接口提供了單片機(jī)和外圍期間短距離高速通訊的接口，主模

3、式下最高速度可以達(dá)到系統(tǒng)時(shí)鐘的二分之一。很多器件是SPI接口的從設(shè)備比如一些EEPROM，比如AT25128;有些LCD，比如PG12864-N;有的FLASH芯片也是SPI接口的。SPI接口也可以作為CPU之間通訊的方式。該接口一般使用4條線：串行時(shí)鐘線（SCK）、主機(jī)輸入/從機(jī)輸出數(shù)據(jù)線MISO、主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線MOST和低電平有效的從機(jī)選擇線SS。SPI有主、從兩種工作模式，SPI的結(jié)構(gòu)通過(guò)兩類寄存器來(lái)體現(xiàn)：數(shù)據(jù)類寄存器和控制類寄存器。在使用SPI工作方式之前必須對(duì)含有SPI接口的模塊做初始化的工作，主要是在SSPCON寄存器和SSPTAT寄存器中設(shè)置相關(guān)的標(biāo)志位。2 SPI原理

4、簡(jiǎn)介2.1 SPI的概述SPI(Serial Peripheral Interface-串行外設(shè)接口)總線系統(tǒng)是一種同步串行外設(shè)接口，它可以使MCU與各種外圍設(shè)備以串行方式進(jìn)行通信以交換信息。外圍設(shè)置FLASHRAM、網(wǎng)絡(luò)控制器、LCD顯示驅(qū)動(dòng)器、A/D轉(zhuǎn)換器和MCU等。SPI總線系統(tǒng)可直接與各個(gè)廠家生產(chǎn)的多種標(biāo)準(zhǔn)外圍器件直接接口，該接口一般使用4條線：串行時(shí)鐘線（SCK）、主機(jī)輸入/從機(jī)輸出數(shù)據(jù)線MISO、主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線MOST和低電平有效的從機(jī)選擇線SS(有的SPI接口芯片帶有中斷信號(hào)線INT或INT、有的SPI接口芯片沒(méi)有主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線MOSI)。由于SPI系統(tǒng)總線一

5、共只需34位數(shù)據(jù)線和控制即可實(shí)現(xiàn)與具有SPI總線接口功能的各種I/O器件進(jìn)。行接口，而擴(kuò)展并行總線則需要8根數(shù)據(jù)線、816位地址線、23位控制線，因此，采用SPI總線接口可以簡(jiǎn)化電路設(shè)計(jì)，節(jié)省很多常規(guī)電路中的接口器件和I/O口線，提高設(shè)計(jì)的可靠性。2.2 SPI總線的組成SDI引腳串行數(shù)據(jù)輸入（Serial Data Input）SDO引腳串行數(shù)據(jù)輸出（Serial Data Output）SCK引腳串行時(shí)鐘(Serial Clock）SS引腳從動(dòng)選擇(Slave Select)2.3 SPI主控方式由于控制時(shí)鐘SCK的輸出，主控模式可以在任何時(shí)候開(kāi)始數(shù)據(jù)的傳輸。主控模式通過(guò)軟件協(xié)議控制從動(dòng)模

6、式數(shù)據(jù)輸出。在主控模式，一旦SSPBUF寄存器寫(xiě)入，數(shù)據(jù)就會(huì)發(fā)送或接收。如果SPI模式只考慮接收，可以禁止SDO工作（軟件設(shè)置為輸入）。在接收數(shù)據(jù)時(shí)，SSPSR寄存器按照時(shí)鐘速率移位，一旦接收到一個(gè)字節(jié)，數(shù)據(jù)就傳輸?shù)絊SPBUF，同時(shí)中斷標(biāo)志位和狀態(tài)標(biāo)志位置位。2.4 SPI從動(dòng)模式在SPI從動(dòng)模式，數(shù)據(jù)的發(fā)送和接收依靠SCK引腳上輸入的外時(shí)鐘脈沖，當(dāng)最后一位被鎖存后，中斷標(biāo)志位SSPIF(PIPI的D3)置位。在休眠模式，從動(dòng)，模式仍可以發(fā)送和接收數(shù)據(jù)。一旦接收到數(shù)據(jù)，芯片就從休眠中喚醒。如果采用SS控制的從動(dòng)模式，當(dāng)SS引腳接到時(shí)SPI模式復(fù)位。如果采用CKE=13應(yīng)用程序3.1 流程圖設(shè)

7、計(jì)流程圖如圖1所示3.2基本程序圖1 設(shè)計(jì)流程圖(1)復(fù)位設(shè)置process(reset,write,e)begincb b=1;if(cke=1)thena=0 ;else a=1 ;end if;end case;end if;if (a=1)thenif(eevent and e=1) thenif (bit_cnt=1011)thenbit_cnt=0000;loadh=not loadh;if(loadh=1)thenshift_reg=dac_high;elseshift_reg=dac_low;end if;elsebit_cnt=bit_cnt+1;end if;end if;elsif(eevent and e=0) thenif (bit_cnt=1011)thenbit_cnt=0000;loadh=not loadh;if(loadh=1)thenshift_reg=dac_high;elseshift_reg