數(shù)字邏輯與數(shù)字系統(tǒng)07答案

1、密封裝訂線華 北 科 技 學(xué) 院系（部） 專業(yè)、班級(jí) 姓名 學(xué)號(hào) 20072008學(xué)年第二學(xué)期考試試卷（2006級(jí)）考試科目： 數(shù)字邏輯與數(shù)字系統(tǒng) 選用試卷： B 適用專業(yè)： 計(jì)算機(jī) 題目一二三四五六七八九十總分得分一、填空題（20分）1、十進(jìn)制數(shù)58對應(yīng)的等值二進(jìn)制數(shù)是 111010 。2、一個(gè)邏輯函數(shù)，如果有 n個(gè)變量，則有 2n 個(gè)最小項(xiàng)。任何一個(gè)邏輯函數(shù)可以化成一組 最小項(xiàng)之和表達(dá)式，稱為 標(biāo)準(zhǔn)與或 表達(dá)式。3、3、門電路的輸入波形A、B，輸出波形為F1，則這個(gè)門為 與 門。4、加法器分 串行進(jìn)位 加法器和 超前進(jìn)位 加法器兩種。串行加法器將低位 相加 產(chǎn)生的 進(jìn)位 信號(hào)逐位向高一位傳

2、遞。5、時(shí)序邏輯電路的特點(diǎn)是，任意時(shí)刻的輸出不僅取決于該時(shí)刻 輸入 的狀態(tài)，而且還與電路 上一狀態(tài) 有關(guān)，因此時(shí)序邏輯電路具有 記憶性 。6、JK觸發(fā)器在CP脈沖作用下，欲使Qn+1=Qn， 則輸入信號(hào)為J= 0 ，K= 0 。7、有1024*6比特的RAM，其地址線有 10 條，數(shù)據(jù)線 6 條。8、如圖所示電路是 異 步 減 法計(jì)數(shù)器。29、描述時(shí)序邏輯電路的功能必須使用三個(gè)方程式，它們是 驅(qū)動(dòng)方程 、 狀態(tài)方程 和輸出方程。二、選擇題（20分）1、 有一邏輯變量Z的定義為運(yùn)算結(jié)果為0，則Z = 1 表示 a 。a) 結(jié)果等于0； b) 結(jié)果不等于0； c) 結(jié)果無法確定 2、 若有 則它的

3、對偶式是 b 。a) ； b) ； c)3、圖1中電路為TTL電路。判斷這些電路能否實(shí)現(xiàn)輸出邏輯功能，能實(shí)現(xiàn)對應(yīng)邏輯功能的電路是 a 。 圖14、RS觸發(fā)器的基本性質(zhì)是 b 。a)一個(gè)穩(wěn)定狀態(tài)； b)二個(gè)穩(wěn)定狀態(tài)； c)無穩(wěn)定狀態(tài)； d)能自動(dòng)翻轉(zhuǎn)5、集電極開路(OC)門可用于 b 。a)“線或”邏輯電路；b)“線與”邏輯電路；c)三態(tài)控制電路；d)放大器6、某觸發(fā)器的狀態(tài)方程是。若經(jīng)過100個(gè)時(shí)鐘周期后，則觸發(fā)器當(dāng)前的狀態(tài)為_b_。a) ；b）；c）不能確定7、下列電路中，能作為總線驅(qū)動(dòng)器的是_b_。a) 與非門；b）三態(tài)門；c）OC門；d）數(shù)據(jù)選擇器；e）數(shù)據(jù)分配器8、 如下選項(xiàng)中，_d_

4、不能用ROM實(shí)現(xiàn)。a) 譯碼器； b) 選擇器； c) 代碼變換器； d) 計(jì)數(shù)器9、 ROM是指用_a_實(shí)現(xiàn)的PLD器件。 a) 與陣固定，或陣可變； b）與陣固定，或陣固定；c）與陣可變，或陣可變； d）與陣可變，或陣固定。 10、要用ROM實(shí)現(xiàn)4輸入變量7輸出的組合邏輯，它需要的ROM容量是_d_。 a) 4*7bit；b）7*4bit；c）128*4bit；d）16*7bit三、 邏輯函數(shù)相關(guān)問題。（10分）1用公式法化簡下列函數(shù)為最簡與或式：（6分）答：Y1=(3分)答：Y2=(3分)2用卡諾圖法化簡邏輯函數(shù)。（分）四、分析圖2所示電路的邏輯功能（要有邏輯函數(shù)和真值表）。（10分）

5、圖2答： （2分）（2分） （4分）全加器: Ai、Bi：加數(shù)， Ci-1：低位來的進(jìn)位，Si：本位的和， Ci：向高位的進(jìn)位。（2分）74LS151功能表五、集成8選1數(shù)據(jù)選擇器74LS151邏輯函數(shù)為，引腳圖如圖3所示，試用該集成電路實(shí)現(xiàn)邏輯函數(shù)Y1 =。畫出接線圖（要有分析過程）。（10分）答：（5分）（5分）六、畫出Q1、Q2的波形。（6分） （Q1,Q2各3分）圖5七、分析圖5時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。設(shè)初始狀態(tài)Q2nQ1n為00，輸入X 的序列為1111100111。（15分）（1）驅(qū)動(dòng)方程、輸出方程：答：T1= X, T2= XQ1n, Z = XQ2nQ1n （3分）（2）狀態(tài)方程： （2分）（3）狀態(tài)轉(zhuǎn)換表及狀態(tài)轉(zhuǎn)換圖：（2分）（2分）（4）時(shí)序圖（3分）（5）邏輯功能（結(jié)論）：電路是一個(gè)可控4進(jìn)制計(jì)數(shù)器。X端是控制端，時(shí)鐘脈沖作為計(jì)數(shù)脈沖輸入。X=1,初態(tài)為00時(shí)，實(shí)現(xiàn)4進(jìn)制加計(jì)數(shù);X=0時(shí),保持原態(tài)。八、74161為十六進(jìn)制加法計(jì)數(shù)器，端為異步置端，端為同步置數(shù)端，其引腳圖如圖6所示，利用端和門電路接成七進(jìn)制計(jì)數(shù)器。（5分）圖6九、用VHDL語言實(shí)現(xiàn)二輸入或門。（4分）答：library ieee;use ieee.std-logic;entity or2 is port(a,b