西南交大數(shù)字電子技術(shù)第2章

1、西南交通大學(xué)微電子研究所西南交通大學(xué)微電子研究所I Institute ofnstitute of M Microelectronics icroelectronics SWJTUSWJTU第2章 半導(dǎo)體晶體管及基本邏輯門電路數(shù)字電子技術(shù)基礎(chǔ)如何實(shí)現(xiàn)邏輯運(yùn)算？開關(guān)邏輯電路思想 上述電路實(shí)現(xiàn)“非”邏輯。電路中電子器件的“閉合”與“斷開”、以及輸出的低與高對(duì)應(yīng)邏輯變量取值0或1。 如何構(gòu)建簡(jiǎn)單方便易于集成的電子開關(guān)？2vO=VCC R VCC vO=0 VCC R S S (a) (a) 輸出邏輯輸出邏輯1 (b) 1 (b) 輸出邏輯輸出邏輯0 0現(xiàn)代數(shù)字集成電路中主要用到的開關(guān)器件現(xiàn)代數(shù)字集成

2、電路中主要用到的開關(guān)器件 MOS管或BJT管甚至二極管等器件都可以作為電子“開關(guān)”應(yīng)用于現(xiàn)代數(shù)字電路設(shè)計(jì)。3MOS管的基本分類：（一種載流子）N溝道P溝道P溝道N溝道MOS增強(qiáng)型耗盡型開啟閾值電壓0開啟閾值電壓0BJTNPNPNP雙極性的基本分類:(兩種載流子)二極管教學(xué)要求了解MOS管、BJT的開關(guān)特性;掌握CMOS及TTL門電路結(jié)構(gòu)、基本工作原理;正確理解CMOS、TTL邏輯元件的主要電氣性能參數(shù)。第2章 半導(dǎo)體晶體管及基本邏輯門電路2.1 CMOS邏輯2.2 雙極性邏輯2.3 常用邏輯產(chǎn)品系列規(guī)格2.1 CMOS邏輯2.1.1 MOS管開關(guān)特性2.1.2 CMOS反相器及CMOS邏輯基本

3、電氣特性2.1.3 其它常用CMOS基本門電路2.1.1 MOS管開關(guān)特性金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（Metal Oxide Semiconductor Field Effect Transistor, 簡(jiǎn)稱簡(jiǎn)稱MOSFET或或MOS管）管）MOS管按溝道導(dǎo)電載流子的帶電極性類型不同可分為管按溝道導(dǎo)電載流子的帶電極性類型不同可分為N（電子型）溝道（電子型）溝道和和P（空穴型）溝道，分別簡(jiǎn)稱（空穴型）溝道，分別簡(jiǎn)稱NMOS管和管和PMOS管。管。NMOS管和管和PMOS管均包含四個(gè)端口：漏極管均包含四個(gè)端口：漏極(Drain)、柵極、柵極(Gate)、源極、源極(

4、Source)、襯底、襯底(Bulk)MOS管通過(guò)柵極電壓來(lái)實(shí)現(xiàn)漏極和源極間溝道的調(diào)控，是一種電壓控制管通過(guò)柵極電壓來(lái)實(shí)現(xiàn)漏極和源極間溝道的調(diào)控，是一種電壓控制開關(guān)器件。其中，源極定義為提供載流子（開關(guān)器件。其中，源極定義為提供載流子（NMOS器件中為電子，器件中為電子，PMOS器件中為空穴）的終端，而漏極定義為收集載流子的終端；器件中為空穴）的終端，而漏極定義為收集載流子的終端；器件襯底（器件襯底（Bulk）極性與源極及漏極相反，存在寄生）極性與源極及漏極相反，存在寄生PN結(jié)，在使用時(shí)結(jié)，在使用時(shí)需要將該需要將該P(yáng)N結(jié)反偏，即：將結(jié)反偏，即：將MOS的襯底接源極，或者分別將的襯底接源極，或者

5、分別將NMOS襯底襯底接地、接地、PMOS器件襯底接電源電壓器件襯底接電源電壓1. 1. 半導(dǎo)體半導(dǎo)體MOSMOS器件器件2. MOS2. MOS管的一些基本電路符號(hào)形式管的一些基本電路符號(hào)形式8DBSGGSBDDSGGSD G D S B G D S NMOSPMOS3. NMOS管I-V特性三極管區(qū)三極管區(qū)（可變電阻區(qū)）（可變電阻區(qū)）飽飽 和和 區(qū)區(qū)iDSVGSVTHVDS=VGS-VTHVGS遞增截止區(qū)截止區(qū)VDSVGS-VTHVDS VGS-VTHVDS0DSGiDSVGSVDS0iDSVGSVTH根據(jù)其傳輸特性曲線，可以發(fā)現(xiàn)其通道電流（導(dǎo)通電阻）受根據(jù)其傳輸特性曲線，可以發(fā)現(xiàn)其通道電

6、流（導(dǎo)通電阻）受VGS控制，且存在一個(gè)控制閾值（門限）電壓：控制，且存在一個(gè)控制閾值（門限）電壓：VTH ，當(dāng)，當(dāng)VGSVTH時(shí)，電流微弱。時(shí)，電流微弱。相當(dāng)于一個(gè)半導(dǎo)體電子開關(guān)。相當(dāng)于一個(gè)半導(dǎo)體電子開關(guān)。PMOS器件具有類似的特性！器件具有類似的特性！各區(qū)域電壓-電流公式可參考教材4. MOS4. MOS開關(guān)應(yīng)用示例開關(guān)應(yīng)用示例以電阻為負(fù)載的以電阻為負(fù)載的NMOSNMOS反相器反相器vINvIN=VTH(NMOS閾值電壓)vOUTVDD有靜態(tài)功耗如何構(gòu)建沒有靜態(tài)功耗的邏輯門呢當(dāng)vINVTH，且有VDSVGS-VTH時(shí)，NMOS處于飽和區(qū)，vOUT下降且斜率增大，所以NMOS等效電阻降低，NM

7、OS管相當(dāng)于逐漸開啟的開關(guān)；當(dāng)vIN增加到足夠大，這時(shí)VDS下降到以至于VDSVTHn +|VTHp |（2）邏輯表達(dá)式：）邏輯表達(dá)式：AL AL（3）邏輯符號(hào)：）邏輯符號(hào)：2. 采用作圖法可求得其輸入輸出電壓傳遞特性及靜態(tài)電流當(dāng)vIN由低向高上升時(shí)，電路的工作點(diǎn)開始由ABCDEFG轉(zhuǎn)移；當(dāng)VTHnvINVTHn +|VTHp |邏輯0代表0V，邏輯1代表5V（正邏輯）ABLVDDMP1MP2MN1MN2(a)電路圖LAB（2）或非）或非20A BMN1 MP1 MN2 MP2L0 00 11 01 1截止 導(dǎo)通 截止導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止 截止導(dǎo)通導(dǎo)通1000(b)工作狀

8、態(tài)表VTHn =0.7 V ; VTHp = -0.7 V ; VDD=5VVTHn +|VTHp |邏輯0代表0V，邏輯1代表5V （正邏輯）(a)電路圖LABABLVDDMP2MP1MN2MN1ABL（3）異或）異或21VTHn =0.7 V ; VTHp = -0.7 V ; VDD=5VVTHn +|VTHp |邏輯0代表0V，邏輯1代表5V （正邏輯）ABLVDDMP2MP1MN2MN1VDDMP4MP3MP5XMN4MN3MN5() ()LAB XAB ABABABABBABA XABX當(dāng)當(dāng)X=0X=0時(shí)，時(shí)，LAB當(dāng)當(dāng)X=1X=1時(shí)，時(shí)，0L ABL2. CMOS傳輸門22（1

9、1）電路圖）電路圖（2 2）電路符號(hào)）電路符號(hào)CMOSCMOS傳輸門傳輸門(Transmission gate)(Transmission gate)是由一對(duì)是由一對(duì)PMOSPMOS和和NMOSNMOS管并聯(lián)管并聯(lián)構(gòu)成的邏輯電平控制開關(guān)，并由一對(duì)相位相反的控制信號(hào)控制；構(gòu)成的邏輯電平控制開關(guān)，并由一對(duì)相位相反的控制信號(hào)控制；當(dāng)控制信號(hào)當(dāng)控制信號(hào)C C處于高電平時(shí)，處于高電平時(shí)，PMOSPMOS和和NMOSNMOS均導(dǎo)通，輸入輸出均導(dǎo)通，輸入輸出之間為低阻抗連接，之間為低阻抗連接，A A和和B B點(diǎn)導(dǎo)通；當(dāng)點(diǎn)導(dǎo)通；當(dāng)C C處于低電平時(shí)，處于低電平時(shí)， PMOS PMOS和和NMOSNMOS均截止

10、，輸入輸出之間為高阻抗連接，均截止，輸入輸出之間為高阻抗連接，A A和和B B點(diǎn)斷開。點(diǎn)斷開。軌到軌（軌到軌（V VDDDD到到GNDGND）電壓擺幅能力的；）電壓擺幅能力的；具有雙向傳輸能力，具有雙向傳輸能力，PMOSPMOS襯底接襯底接V VDDDD、NMOSNMOS襯底接襯底接GNDGND。CABCMOS傳輸門應(yīng)用傳輸門的使用有時(shí)會(huì)帶來(lái)電路的簡(jiǎn)潔高效，下圖為一個(gè)由傳送門構(gòu)成的數(shù)據(jù)多路復(fù)用器電路(multiplexer)，實(shí)現(xiàn)二選一的功能，相比門電路構(gòu)成的復(fù)雜邏輯選擇系統(tǒng)，采用傳輸門的方式更為簡(jiǎn)潔、功耗低、延時(shí)也更小。數(shù)據(jù)多路復(fù)用器電路數(shù)據(jù)多路復(fù)用器電路(multiplexer)(mult

11、iplexer)邏輯門實(shí)現(xiàn)形式傳輸門實(shí)現(xiàn)形式3. CMOS漏極開路（漏極開路（OD）門）門 CMOS電路中為了滿足輸出電平變換、實(shí)現(xiàn)線與邏輯、作為短路開關(guān)等需求，將輸出級(jí)電路結(jié)構(gòu)改為一個(gè)漏極開路輸出的MOS管，構(gòu)成漏極開路輸出（Open-Drain Output）門電路,簡(jiǎn)稱OD門。 為了達(dá)到盡量快的轉(zhuǎn)換速度，OD門的上拉電阻應(yīng)盡量小，從而減小低態(tài)到高態(tài)的轉(zhuǎn)換RC時(shí)間常數(shù)。然而上拉電阻也不能任意小，需由OD門輸出的最大吸收電流以及其最大輸出低電平來(lái)決定。24VDD1VDD2RLABYABYODOD門電路形式（與非）門電路形式（與非）ODOD門電路符號(hào)（與非）門電路符號(hào)（與非）基于基于OD門的線

12、連邏輯門的線連邏輯(Wire logic) 若用一個(gè)上拉電阻將多個(gè)漏極開路門電路連接在一起，就形成線連邏輯(Wire logic)。當(dāng)且僅當(dāng)所有OD門的輸出為高態(tài)（OD門開路），線連邏輯輸出為高態(tài)，這里Z = Z1 Z2= (AB) (CD) = (AB + CD)。4. CMOS三態(tài)輸出三態(tài)輸出 邏輯輸出有低電平和高電平兩個(gè)正常態(tài)，分別對(duì)應(yīng)邏輯0和1。然而，有些應(yīng)用場(chǎng)景需要門電路的輸出撤離互連線，就需要為邏輯門構(gòu)建第三中電氣輸出狀態(tài)高阻態(tài)（高阻態(tài)（High impedance state），或懸空態(tài)（），或懸空態(tài)（Floating state） 下圖CMOS三態(tài)緩沖器（Three state

13、 buffer）電路及其邏輯符號(hào)。當(dāng)EN=低電平時(shí)Y=A;當(dāng)EN=高電平時(shí)，MP1和MN1均截止，Y輸出呈現(xiàn)高阻態(tài)。26VDDAENYAENYMP1MN1CMOSCMOS三態(tài)緩沖器電路形式（非）三態(tài)緩沖器電路形式（非）CMOSCMOS三態(tài)電路符號(hào)（非）三態(tài)電路符號(hào)（非）CMOS三態(tài)輸出的應(yīng)用三態(tài)輸出的應(yīng)用 三態(tài)輸出門電路主要用于數(shù)據(jù)總線傳輸，即構(gòu)成三態(tài)總線（Three-state bus）,在復(fù)雜的數(shù)字系統(tǒng)中，減少各個(gè)單元之間的連線數(shù)目，用一條物理導(dǎo)線通過(guò)分時(shí)復(fù)用的形式在各個(gè)門之間傳遞信號(hào)，形成靈活可配置的數(shù)據(jù)傳輸通道。27A1EN1G1A2EN2G2AnENnGn總總線線需要注意的是，三態(tài)總

14、線上一次只能選通一個(gè)門發(fā)送信號(hào)，這時(shí)其它呈現(xiàn)高阻的門會(huì)產(chǎn)生漏電流，在實(shí)際應(yīng)用中各個(gè)發(fā)送門的高態(tài)和低態(tài)必須要確保滿足相應(yīng)總線電路配置下的扇出需求。邏輯門的扇出邏輯門的扇出fanoutfanout是指該邏輯門電路是指該邏輯門電路能驅(qū)動(dòng)的負(fù)載邏輯門的接入端數(shù)量。它能驅(qū)動(dòng)的負(fù)載邏輯門的接入端數(shù)量。它依賴于驅(qū)動(dòng)電路的輸出能力，以及被驅(qū)依賴于驅(qū)動(dòng)電路的輸出能力，以及被驅(qū)動(dòng)電路的接入特性。動(dòng)電路的接入特性。Three-state bus5. 施密特電路施密特電路（一）施密特觸發(fā)器電壓傳遞特性：電路有兩個(gè)閾值電壓。 輸入信號(hào)增加和減少時(shí)，電路的閾值電壓分別是正向閾值電壓（VT+）和負(fù)閾值電壓（VT-） 。同相

15、輸出施密特觸發(fā)器反相輸出施密特觸發(fā)器 （1）電路組成（2）工作原理R1 R1才能保證門限電壓在VDD和GND電壓軌內(nèi)。他們之間的差值定義為遲滯電壓或回差電壓VT，即：122TTHRRVVR212TTHRRVVR122112222TTTTHTHTHRRRRRVVVVVVRRR施密特電路工作波形施密特電路工作波形應(yīng)用：應(yīng)用：波形波形整形整形、抗干擾等，所以常、抗干擾等，所以常常用作于輸入緩沖級(jí)。同時(shí)也可用于常用作于輸入緩沖級(jí)。同時(shí)也可用于振蕩器設(shè)計(jì)中。振蕩器設(shè)計(jì)中。集成施密特觸發(fā)器工作波形集成施密特觸發(fā)器工作波形2.1雙極性邏輯2.2.1 二極管開關(guān)特性及二極管邏輯2.2.2 三極管開關(guān)特性2.2

16、.3 典型TTL門電路2.2.4 其它典型雙極性邏輯類型2.2.1 二極管開關(guān)特性及二極管邏輯1、二極管I-V特性半導(dǎo)體二極管（Semiconductor diode）由兩種不同摻雜的半導(dǎo)體材料（p型和n型）燒結(jié)而成的，燒結(jié)面稱為PN結(jié)（pn junction）。將實(shí)際器件p型的一端稱為陽(yáng)極（anode）,n型的一端稱為陰極（cathode）。(a) 二極管結(jié)構(gòu)與符號(hào) (b)二極管I-V特性反向飽和反向擊穿正向?qū)?1DTvVDSiI e二極管簡(jiǎn)化模型二極管簡(jiǎn)化模型二極管等效模型： (a) 反偏 (b)正偏 (c)簡(jiǎn)化分析模型當(dāng)二極管反向偏置時(shí)，它是一個(gè)斷開的開關(guān)，并忽略反向泄漏的電流；正向偏

17、置時(shí)，它是一個(gè)閉合的開關(guān)串聯(lián)一個(gè)小的電阻Rf和一個(gè)小的電壓源Vdf。 Rf稱為正向電阻，Vdf稱為二極管正向?qū)▔航担ㄓ址Q開啟電壓，硅管約為0.7V）。(a)(c)(b)362 2、二極管的動(dòng)態(tài)特性、二極管的動(dòng)態(tài)特性(a)激勵(lì)電路 (b)響應(yīng)波形開通時(shí)間開通時(shí)間:二極管外加電壓由反偏突變?yōu)檎珪r(shí)，要等到PN結(jié)內(nèi)部建立起足夠的電荷梯度后才開始有擴(kuò)散電流形成，因而正向?qū)娏鞯慕⒁晕笠稽c(diǎn)，至少需要經(jīng)過(guò)ton時(shí)間，二極管電流iD才能達(dá)到最大值IF=(VF-Vdf)/(Rf+Rb) 。關(guān)斷時(shí)間關(guān)斷時(shí)間:二極管外加電壓由正偏突變?yōu)榉雌珪r(shí)，由于PN結(jié)內(nèi)尚有一定數(shù)量的存儲(chǔ)電荷，會(huì)有較大的瞬態(tài)反向電流

18、流過(guò)，隨著存儲(chǔ)電荷的消散，反向電流迅速衰減，這個(gè)過(guò)程持續(xù)toff時(shí)間，二極管電流iD才能從最大反向電流IR恢復(fù)到穩(wěn)態(tài)時(shí)的反向飽和電流，二極管真正變?yōu)榻刂埂? 3、二極管、二極管開關(guān)邏輯開關(guān)邏輯(a)與門(b)或門2.2.2 三極管開關(guān)特性1、三極管基本結(jié)構(gòu)與特性雙極型三極管（Bipolar Junction Transistor）包括集電極（Collector）、基極（Base）、發(fā)射極（Emitter）三個(gè)極；根據(jù)其摻雜的不同，有NPN和PNP兩種類型。因?yàn)樵诠ぷ鲿r(shí)有電子和空穴兩種載流子參與導(dǎo)電，故屬于雙極性器件，所以具有較強(qiáng)的驅(qū)動(dòng)能力。(a) npn (b)pnpNPN的特性曲線三極管通過(guò)

19、基極電流來(lái)控制集電極電流。NPN 可以工作與正向工作狀態(tài)和反向工作狀態(tài)這兩種狀態(tài)。(1)(1)截止區(qū)：當(dāng)基極與源極電壓截止區(qū)：當(dāng)基極與源極電壓V VBEBE小于其小于其PNPN結(jié)開啟電壓，使得基極電流結(jié)開啟電壓，使得基極電流i iB B=0=0時(shí)的區(qū)域稱時(shí)的區(qū)域稱為截止區(qū)，這時(shí)集電極電流為截止區(qū)，這時(shí)集電極電流i iC C幾乎等于零，幾乎等于零，器件處于關(guān)斷狀態(tài)。器件處于關(guān)斷狀態(tài)。(2)(2)飽和區(qū)：當(dāng)基極與源極電飽和區(qū)：當(dāng)基極與源極電壓壓V VBEBE大于其大于其PNPN結(jié)開啟電壓時(shí)，結(jié)開啟電壓時(shí)，若這時(shí)集電極與發(fā)射極電壓若這時(shí)集電極與發(fā)射極電壓V VCECE的值小于其集電極的值小于其集電極

20、- -發(fā)射極發(fā)射極飽和壓降飽和壓降V VCE(sat)CE(sat)時(shí)，器件處于時(shí)，器件處于飽和區(qū)。其特點(diǎn)是集電極電飽和區(qū)。其特點(diǎn)是集電極電流流i iC C幾乎不隨基極電流幾乎不隨基極電流i iB B的增的增加而增加，而是趨于飽和。加而增加，而是趨于飽和。(3)(3)放大區(qū)：當(dāng)基極與源極電壓放大區(qū)：當(dāng)基極與源極電壓V VBEBE大于其大于其PNPN結(jié)開啟結(jié)開啟電壓時(shí)，若這時(shí)集電極與發(fā)射極電壓電壓時(shí)，若這時(shí)集電極與發(fā)射極電壓V VCECE的值大于的值大于其集電極其集電極- -發(fā)射極飽和壓降發(fā)射極飽和壓降V VCE(sat)CE(sat)時(shí)，器件處于放大時(shí)，器件處于放大區(qū)。其特點(diǎn)是集電極電流區(qū)。其

21、特點(diǎn)是集電極電流i iC C隨基極電流隨基極電流i iB B的增加而的增加而成正比的增加。成正比的增加。i iC C與與i iB B變化量之比稱為電流放大系變化量之比稱為電流放大系數(shù)數(shù) ， = =i iC C/ /i iB B。普通三極管的。普通三極管的 值多在幾十到幾值多在幾十到幾百范圍內(nèi)百范圍內(nèi)。2 2、三極管基本開關(guān)電路、三極管基本開關(guān)電路當(dāng)vIN VBE(on)，且有VCEVCE(sat)時(shí)，NPN處于放大區(qū)，vOUT下降且斜率增大，所以NPN等效電阻降低，相當(dāng)于逐漸開啟的開關(guān)；當(dāng)vIN增加到足夠大，這時(shí)VCE下降到以至于VDS VCE(sat)時(shí)，NPN處于飽和區(qū)，vOUT接近0V，

22、下降斜率減小，這時(shí)NPN等效電阻很低，相當(dāng)于開啟的開關(guān)。 (1) TTL反相器 當(dāng)輸入當(dāng)輸入vI為低電平時(shí)，為低電平時(shí)，Q1工作于正向工作狀態(tài)，工作于正向工作狀態(tài)，這時(shí)這時(shí)Q1的基極和發(fā)射極的基極和發(fā)射極PN結(jié)導(dǎo)通，其驅(qū)動(dòng)電流結(jié)導(dǎo)通，其驅(qū)動(dòng)電流由由R1鉗制。這時(shí)會(huì)將鉗制。這時(shí)會(huì)將vI2拉低，這樣拉低，這樣vI3為低電平而為低電平而vI4為高電平，為高電平，Q3截至、截至、Q4導(dǎo)通，輸出導(dǎo)通，輸出vO為高電為高電平，如圖平，如圖ab段段; 當(dāng)輸入當(dāng)輸入vI升高時(shí)，隨著升高時(shí)，隨著vI向向Q2的基極電壓接近的基極電壓接近，Q1會(huì)逐漸工作于會(huì)逐漸工作于反向工作狀態(tài)反向工作狀態(tài)，起限流作用，起限流作用

23、，向向Q2的基極輸送電流，的基極輸送電流，Q2集電極電流開始略微集電極電流開始略微增大，增大，vI4下降、下降、vI3上升（由于上升（由于Rc2和和Re2的電阻差的電阻差異，異，vI3上升速度慢于上升速度慢于vI4），這時(shí)），這時(shí)Q3還未導(dǎo)通，還未導(dǎo)通，vI4的下降會(huì)同時(shí)使輸出電壓緩慢下降，如圖的下降會(huì)同時(shí)使輸出電壓緩慢下降，如圖bc段段 當(dāng)當(dāng)vI進(jìn)一步升高，進(jìn)一步升高，Q2將進(jìn)一步開啟進(jìn)入飽和區(qū)將進(jìn)一步開啟進(jìn)入飽和區(qū)，vI3上升到開啟上升到開啟Q3的基極的基極-發(fā)射極二極管后，一發(fā)射極二極管后，一方面方面Q3將開啟，另一方面將開啟，另一方面vI4將由于將由于Q2的開啟被的開啟被拉低至拉低至V

24、CE(sat)2+VBE30.9V，所以，所以vI4將不足以開將不足以開啟啟Q4，由于，由于Q3的增益會(huì)將的增益會(huì)將vO快速拉低，如圖快速拉低，如圖cd段段 隨著輸入的進(jìn)一步升高，輸出電壓將穩(wěn)定的隨著輸入的進(jìn)一步升高，輸出電壓將穩(wěn)定的持續(xù)在低電平狀態(tài)，如圖持續(xù)在低電平狀態(tài)，如圖de段。段。2.2.3 典型TTL電路(2) TTL與非門 將將TTL反相器的輸入級(jí)改成多發(fā)射極反相器的輸入級(jí)改成多發(fā)射極NPN（即在（即在p型基區(qū)上擴(kuò)散型基區(qū)上擴(kuò)散出兩個(gè)高濃度的出兩個(gè)高濃度的N型發(fā)射區(qū)），圖（型發(fā)射區(qū)），圖（a）所示，就可形成輸入端口）所示，就可形成輸入端口的線與邏輯，如下圖（的線與邏輯，如下圖（b）

25、所示。）所示。 這樣當(dāng)這樣當(dāng)A和和B任意一個(gè)端口為低電平時(shí)就會(huì)拉低任意一個(gè)端口為低電平時(shí)就會(huì)拉低Q2的基極，輸出的基極，輸出為高電平；當(dāng)且僅當(dāng)為高電平；當(dāng)且僅當(dāng)A和和B均為高電平時(shí)，即相當(dāng)于均為高電平時(shí)，即相當(dāng)于A和和B并聯(lián)在一并聯(lián)在一起，形成一個(gè)反相器，這時(shí)輸出為低電平。所以呈現(xiàn)出兩輸入與非起，形成一個(gè)反相器，這時(shí)輸出為低電平。所以呈現(xiàn)出兩輸入與非門的邏輯關(guān)系。門的邏輯關(guān)系。(a) (b) (3)或非門 在在TTL反相器電路中反相器電路中Q2反向運(yùn)算一級(jí)構(gòu)建并聯(lián)機(jī)制，并分別拆反向運(yùn)算一級(jí)構(gòu)建并聯(lián)機(jī)制，并分別拆開由開由A和和B輸入。這樣當(dāng)輸入。這樣當(dāng)A和和B電平相反時(shí)，電平相反時(shí)，Q2A和和Q

26、2B中始終有一中始終有一只會(huì)導(dǎo)通，使輸出為是低電平；當(dāng)只會(huì)導(dǎo)通，使輸出為是低電平；當(dāng)A和和B電平相同時(shí)，電路相當(dāng)于電平相同時(shí)，電路相當(dāng)于反相器電路，輸出電平與反相器電路，輸出電平與A和和B相反。所以輸入輸出表現(xiàn)為或非邏相反。所以輸入輸出表現(xiàn)為或非邏輯關(guān)系。輯關(guān)系。(4)集電極開路輸出的門電路（OC門） 與與MOS電路中的漏極開路（電路中的漏極開路（OD）門類似，集電極開路（）門類似，集電極開路（OC）門是指門是指TTL門電路輸出級(jí)門電路輸出級(jí)BJT管的集電極是開路的，如圖管的集電極是開路的，如圖2.2.12所所示。其使用方式和示。其使用方式和OD門類似，但一般門類似，但一般OC門產(chǎn)品輸出口具有

27、更高的門產(chǎn)品輸出口具有更高的耐壓特性、更大的電流驅(qū)動(dòng)能力、更快的速度。耐壓特性、更大的電流驅(qū)動(dòng)能力、更快的速度。(5) TTL三態(tài)輸出電路 與與CMOS三態(tài)輸出電路一樣，三態(tài)輸出電路一樣，TTL三態(tài)輸出也是在輸出級(jí)構(gòu)建使三態(tài)輸出也是在輸出級(jí)構(gòu)建使能電路來(lái)實(shí)現(xiàn)。其中能電路來(lái)實(shí)現(xiàn)。其中Q5、Q6、Q7為使能控制電路，當(dāng)為使能控制電路，當(dāng)EN為高電平為高電平時(shí)，時(shí)，Q7截止，電路正常使用；當(dāng)截止，電路正常使用；當(dāng)EN為低電平時(shí)，為低電平時(shí)，Q7導(dǎo)通，將導(dǎo)通，將Q2的的集電極電壓拉低，集電極電壓拉低，Q4和和Q3均關(guān)閉，輸出端呈現(xiàn)高阻狀態(tài)。均關(guān)閉，輸出端呈現(xiàn)高阻狀態(tài)。2.2.4其它典型雙極性邏輯類型 1. BiCMOS邏輯BiCMOS是bipolar和CMOS的簡(jiǎn)稱。這種門電路的特點(diǎn)是邏輯部分采用CMOS結(jié)構(gòu)，而輸出采用BJT，因而兼得CMOS電路的低功耗和雙極性電路驅(qū)動(dòng)力強(qiáng)、低輸出阻抗的優(yōu)點(diǎn)，在集成電路的接口設(shè)計(jì)中應(yīng)用廣泛。當(dāng)當(dāng)v vI I為高電平時(shí)，為高電平時(shí)，MMP1P1和和MMN1N1構(gòu)成的反相器輸出構(gòu)成的反相器輸出為低電平，為低電平，Q Q1 1、MMN3N3均截至，而均截至，而MMN2N2導(dǎo)通，