集成電路工藝原理5

1、集成電路工藝原理第五章 淀積本章概要n概述n化學(xué)氣相淀積n介質(zhì)及其性能n外延5.1 概述 引言 薄膜淀積是芯片加工過程中一個(gè)至關(guān)重要的工藝步驟，通過淀積工藝可以在硅片上生長各種導(dǎo)電薄膜層和絕緣薄膜層。 各種不同類型的薄膜淀積到硅片上，在某些情況下，這些薄膜成為器件結(jié)構(gòu)中的一個(gè)完整部分，另外一些薄膜則充當(dāng)了工藝過程中的犧牲品，并且在后續(xù)的工藝中被去掉。 本章將討論薄膜淀積的原理、過程和所需的設(shè)備，重點(diǎn)討論SiO2和Si3N4等絕緣材料薄膜以及多晶硅的淀積。5.1 概述 引言p+ silicon substratep- epi layer場氧化層n+n+p+p+n-wellILD氧化硅墊氧化層氧化

2、硅氮化硅頂層?xùn)叛趸瘜觽?cè)墻氧化層金屬前氧化層Poly金屬多晶金屬M(fèi)SI時(shí)代cmos工藝的各層薄膜5.1 概述 引言 從MSI到LSI時(shí)代，芯片的設(shè)計(jì)和加工相對(duì)較為直接，上圖給出了制作一個(gè)早期nMOS所需的淀積層。圖中器件的特征尺寸遠(yuǎn)大于1m。如圖所示，由于各層材料高度和形狀的變化，硅片上各層并不平坦，這將成為VLSI時(shí)代所需的多層金屬高密度芯片制造的限制因素。 隨著特征尺寸越來越小，在當(dāng)今的高級(jí)微芯片加工過程中，需要6層甚至更多的金屬來做連接，各金屬之間的絕緣就顯得非常重要，所以，在芯片制造過程中，淀積可靠的薄膜材料至關(guān)重要。薄膜制備是硅片加工中的一個(gè)重要工藝步驟。5.1 概述多層金屬剖面圖鈍化

3、層壓點(diǎn)金屬p+ Silicon substrateViaILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4p- Epitaxial layerp+ILD-6LI oxideSTIn-wellp-wellILD-1Poly gaten+p+p+n+n+LI metal5.1 概述芯片中的金屬層5.1 概述薄膜淀積 半導(dǎo)體器件工藝中的“薄膜”是一種固態(tài)薄膜，薄膜淀積是指任何在硅片襯底上物理淀積一層膜的工藝，屬于薄膜制造的一種工藝，所淀積的薄膜可以是導(dǎo)體、絕緣材料或者半導(dǎo)體材料。比如二氧化硅（SiO2）、氮化硅（Si3N4）、多晶硅以及金屬（Cu、W）.5.1 概述固態(tài)薄膜Silic

4、on substrateOxide寬長厚與襯底相比薄膜非常薄5.1 概述薄膜特性好的臺(tái)階覆蓋能力填充高的深寬比間隙的能力好的厚度均勻性高純度和高密度受控制的化學(xué)劑量高度的結(jié)構(gòu)完整性和低的膜應(yīng)力好的電學(xué)特性對(duì)襯底材料或下層膜好的黏附性5.1 概述膜對(duì)臺(tái)階的覆蓋 我們期望膜在硅片表面上厚度一致，但由于硅片表面臺(tái)階的存在，如果淀積的膜在臺(tái)階上過度的變薄，就容易導(dǎo)致高的膜應(yīng)力、電短路或在器件中產(chǎn)生不希望的誘生電荷。應(yīng)力還可能導(dǎo)致襯底發(fā)生凸起或凹陷的變形。共形臺(tái)階覆蓋非共形臺(tái)階覆蓋均勻厚度5.1 概述高的深寬比間隙 可以用深寬比來描述一個(gè)小間隙（如槽或孔），深寬比定義為間隙的深度和寬度的比值(見下圖)深

5、寬比 = 深度 寬度=2 1深寬比 = 500 250 500 D250 W5.1 概述高的深寬比間隙Photograph courtesy of Integrated Circuit Engineering5.1 概述薄膜生長的步驟連續(xù)的膜氣體分子成核凝聚Substrate5.1 概述膜淀積技術(shù)5.2 化學(xué)汽相淀積概念 化學(xué)氣相淀積（CVD）是通過混合氣體的化學(xué)反應(yīng)在硅片表面淀積一層固體薄膜的工藝。硅片表面及其鄰近的區(qū)域被加熱來向反應(yīng)系統(tǒng)提供附加的能量。基本方面包括：1. 產(chǎn)生化學(xué)變化，這可以通過化學(xué)反應(yīng)或熱分解；2. 膜中所有的材料物質(zhì)都源于外部的源；3. 化學(xué)氣相淀積工藝中的反應(yīng)物必須以

6、氣相形式參加反應(yīng)。CVD設(shè)備5.2 化學(xué)汽相淀積CVD技術(shù)特點(diǎn)：5.2 化學(xué)汽相淀積n具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺(tái)階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡單等一系列優(yōu)點(diǎn)nCVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等CVD化學(xué)過程 化學(xué)氣相淀積過程有5種基本的化學(xué)反應(yīng)：1.高溫分解： 通常在無氧的條件下，通過加熱化合 物分解（化學(xué)鍵斷裂）；2. 光分解： 利用輻射使化合物的化學(xué)鍵斷裂分解；3.還原反應(yīng)： 反應(yīng)物分子和氫發(fā)生的反應(yīng)；4. 氧化反應(yīng)： 反應(yīng)物原子或分子和氧發(fā)生的反應(yīng)；5.氧化還原反應(yīng)：

7、 反應(yīng)3與4地組合，反應(yīng)后形成兩種新的化合物。 5.2 化學(xué)汽相淀積CVD化學(xué)過程5.2 化學(xué)汽相淀積 以上5種基本反應(yīng)中，有一些特定的化學(xué)氣相淀積反應(yīng)用來在硅片襯底上淀積膜。對(duì)于某種特定反應(yīng)的選擇通常要考慮淀積溫度、膜的特性以及加工中的問題等因素。 例如，用硅烷和氧氣通過氧化反應(yīng)淀積SiO2膜。反應(yīng)生成物SiO2淀積在硅片表面，副產(chǎn)物是氫。 SiH4 + O2 SiO2 + 2H2CVD反應(yīng)步驟 基本的化學(xué)氣相淀積反應(yīng)包含8個(gè)主要步驟，以解釋反應(yīng)的機(jī)制。1）氣體傳輸至淀積區(qū)域；2）膜先驅(qū)物（組成膜最初的原子和分子）的形成；3）膜先驅(qū)物被輸運(yùn)到硅片表面；4）膜先驅(qū)物粘附在硅片表面；5）膜先驅(qū)物

8、向膜生長區(qū)域的表面擴(kuò)散；6）表面化學(xué)反應(yīng)導(dǎo)致淀積膜和副產(chǎn)物的生成；7）吸附（移除）表面反應(yīng)的副產(chǎn)物；8）副產(chǎn)物從淀積區(qū)域隨氣流流動(dòng)到反應(yīng)腔出口并被排出。5.2 化學(xué)汽相淀積CVD傳輸和反應(yīng)步驟圖5.2 化學(xué)汽相淀積CVD 反應(yīng)室Substrate連續(xù)膜 8) 副產(chǎn)物 去除 1) 反應(yīng)物的質(zhì)量傳輸副產(chǎn)物 2) 薄膜先驅(qū) 物反應(yīng) 3) 氣體分 子擴(kuò)散 4) 先驅(qū)物 的吸附 5) 先驅(qū)物擴(kuò)散 到襯底中 6) 表面反應(yīng) 7) 副產(chǎn)物的解 吸附作用排氣氣體傳送硅氣相外延實(shí)例5.2 化學(xué)汽相淀積 在化學(xué)氣相淀積中，氣體先驅(qū)物傳輸?shù)焦杵砻孢M(jìn)行吸附作用和反應(yīng)。例如，下面的三個(gè)反應(yīng)。反應(yīng)1）顯示硅烷首先分解成

9、SiH2先驅(qū)物。 SiH2先驅(qū)物再和硅烷反應(yīng)形成Si2H6。在中間CVD反應(yīng)中，SiH2隨著Si2H6被吸附在硅片表面。然后Si2H6分解形成最終需要的固態(tài)硅膜。1)SiH4(氣態(tài)) SiH2(氣態(tài))+ H2(氣態(tài))（高溫分解）2)SiH4(氣態(tài)) + SiH2(氣態(tài)) Si2H6(氣態(tài)) （反應(yīng)半成品形成）3) Si2H6(氣態(tài)) 2Si (固態(tài)) + 3H2(氣態(tài)) （最終產(chǎn)品形成）速度限制階段5.2 化學(xué)汽相淀積 在實(shí)際大批量生產(chǎn)中，CVD反應(yīng)的時(shí)間長短很重要。溫度升高會(huì)促使表面反應(yīng)速度增加?；贑VD反應(yīng)的有序性，最慢的反應(yīng)階段會(huì)成為整個(gè)工藝的瓶頸。換言之，反應(yīng)速度最慢的階段將決定整個(gè)

10、淀積過程的速度。 CVD的反應(yīng)速度取決于質(zhì)量傳輸和表面反應(yīng)兩個(gè)因素。在質(zhì)量傳輸階段淀積工藝對(duì)溫度不敏感，這意味著無論溫度如何，傳輸?shù)焦杵砻婕铀俜磻?yīng)的反應(yīng)氣體的量都不足。在此情況下，CVD工藝通常是受質(zhì)量傳輸所限制的。 在更低的反應(yīng)溫度和壓力下，由于只有更少的能量來驅(qū)動(dòng)表面反應(yīng)，表面反應(yīng)速度會(huì)降低。最終反應(yīng)物達(dá)到硅片表面的速度將超過表面化學(xué)反應(yīng)的速度。在這種情況下。淀積速度是受化學(xué)反應(yīng)速度限制的，此時(shí)淀積受表面反應(yīng)速度限制。速度限制階段5.2 化學(xué)汽相淀積CVD氣流動(dòng)力學(xué) CVD氣流動(dòng)力學(xué)對(duì)淀積出均勻的膜很重要。所謂氣體流動(dòng)，指的是反應(yīng)氣體輸送到硅片表面的反應(yīng)區(qū)域的過程（見下圖）。CVD氣體流

11、動(dòng)的主要因素包括，反應(yīng)氣體從主氣流中到硅片表面的輸送以及在表面的化學(xué)反應(yīng)速度。氣流淀積的膜 硅襯底反應(yīng)副產(chǎn)物反應(yīng)物的擴(kuò)散5.2 化學(xué)汽相淀積硅片表面的氣流 氣流 邊界層 氣流滯留層5.2 化學(xué)汽相淀積CVD反應(yīng)中的壓力 如果CVD發(fā)生在低壓下，反應(yīng)氣體通過邊界層達(dá)到表面的擴(kuò)散作用會(huì)顯著增加。這會(huì)增加反應(yīng)物到襯底的輸運(yùn)。在CVD反應(yīng)中低壓的作用就是使反應(yīng)物更快地到達(dá)襯底表面。在這種情況下，速度限制將主要由表面反應(yīng)速度限制決定，即在較低壓下CVD工藝是由反應(yīng)速度限制的。5.2 化學(xué)汽相淀積CVD過程中的摻雜5.2 化學(xué)汽相淀積 CVD淀積過程中，在SiO2中摻入雜質(zhì)對(duì)硅片加工來說也是很重要。例如，

12、在淀積SiO2的過程中，反應(yīng)氣體中加入PH3后，會(huì)形成磷硅玻璃。化學(xué)反應(yīng)方程如下： SiH4(氣)+2PH3(氣)+O2(氣) SiO2(固)+2P(固)+5H2(氣) 在磷硅玻璃中，磷以P2O5的形式存在，磷硅玻璃由P2O5和SiO2的混合物共同組成；對(duì)于要永久粘附在硅片表面的磷硅玻璃來說， P2O5 含量（質(zhì)量比）不超過4，這是因?yàn)榱坠璨ＡВ≒SG）有吸潮作用。CVD過程中的摻雜5.2 化學(xué)汽相淀積 應(yīng)用高密度等離子體CVD可以在600650的溫度下淀積PSG，由于它的淀積溫度、相對(duì)平坦的表面、好的間隙填充能力，近來也常采用PSG作為第一層層間介質(zhì)（ILD-1）。在SiO2中引入P2O5可

13、以減小膜應(yīng)力，進(jìn)而改進(jìn)膜的完整性。摻雜會(huì)增加玻璃的抗吸水性。PSG層還可以有效地固定離子雜質(zhì)。離子會(huì)吸附到磷原子上，因而不能通過PSG層擴(kuò)散達(dá)到硅片表面。CVD淀積系統(tǒng)5.2 化學(xué)汽相淀積CVD淀積系統(tǒng)n常壓 CVD（ APCVD ）n低壓 CVD（ LPCVD）n等離子體輔助 CVDn等離子體增強(qiáng) CVD（ PECVD ） n高密度等離子體 CVD （HDPCVD）5.2 化學(xué)汽相淀積根據(jù)反應(yīng)腔中的壓力，CVD反應(yīng)可分為以下幾類：減壓CVDCVD反應(yīng)器類型5.2 化學(xué)汽相淀積各種反應(yīng)器類型及特點(diǎn)5.2 化學(xué)汽相淀積連續(xù)加工的APCVD反應(yīng)爐硅片膜反應(yīng)氣體 2反應(yīng)氣體 1惰性分隔氣體(a) 氣

14、體注入類型N2反應(yīng)氣體加熱器N2N2N2N2N2硅片(b) 通氣類型5.2 化學(xué)汽相淀積APCVD TEOS-O3改善后的臺(tái)階覆蓋Liner oxidep Silicon substratep Epitaxial layern-wellp-wellTrench CVD oxideTEOS-O3Trench fill by chemical vapor depositionNitride-+5.2 化學(xué)汽相淀積用TEOS-O3淀積SiO2 TEOS是正硅酸乙脂。分子式為Si(C2H5O4)，是一種液體。臭氧（O3）包含三個(gè)氧原子，比氧氣有更強(qiáng)的反應(yīng)活性，因此，這步工藝可以不用等離子體，在低溫下（

15、如400）進(jìn)行，因?yàn)椴恍枰入x子體，O3就能使TEOS分解，因此反應(yīng)可以在常壓（APCVD,760托）或者亞常壓(SACVD，600托)下。淀積的二氧化硅薄膜改善了臺(tái)階覆蓋輪廓，均勻性好，具有作為絕緣介質(zhì)優(yōu)異的電學(xué)特性。 優(yōu)點(diǎn):對(duì)于高的深寬比槽有良好的覆蓋填充能力。 缺點(diǎn):SiO2膜多孔，因而通常需要回流來去掉潮氣并增加膜密度。5.2 化學(xué)汽相淀積PSG回流后平坦化的表面回流后PSG回流前PSG金屬或多晶硅5.2 化學(xué)汽相淀積LPCVD 與APCVD相比，LPCVD系統(tǒng)有更低的成本、更高的產(chǎn)量及更好的膜性能，因此應(yīng)用更為廣泛。為了獲得低壓，必須在中等真空度下（約0.15托），反應(yīng)溫度一般在30

16、0900，常規(guī)的氧化爐設(shè)備就可以應(yīng)用。 LPCVD的反應(yīng)室通常是反應(yīng)速度限制的。在這種低壓條件下，反應(yīng)氣體的質(zhì)量傳輸不再限制反應(yīng)的速度。 不同于APCVD的是，LPCVD反應(yīng)中的邊界層由于低壓的緣故，距離硅片表面更遠(yuǎn)（見下圖）。邊界層的分子密度低，使得進(jìn)入的氣體分子很容易通過這一層擴(kuò)散，使硅片表面接觸足夠的反應(yīng)氣體分子。一般來說，LPCVD具有優(yōu)良的臺(tái)階覆蓋能力。5.2 化學(xué)汽相淀積硅片表面的邊界層連續(xù)氣流淀積膜 硅襯底邊界層反應(yīng)物擴(kuò)散5.2 化學(xué)汽相淀積LPCVD反應(yīng)室5.2 化學(xué)汽相淀積三溫區(qū)加熱部件釘式熱電偶 (外部，控制)壓力表抽氣至真空泵氣體入口熱電偶 (內(nèi)部)用TEOS LPCVD

17、淀積氧化硅壓力控制器三溫區(qū)加熱器加熱器TEOSN2O2真空泵氣流控制器LPCVD爐溫度控制器計(jì)算機(jī)終端工作接口爐溫控制器尾氣5.2 化學(xué)汽相淀積氮化硅淀積5.2 化學(xué)汽相淀積氮化硅淀積5.2 化學(xué)汽相淀積多晶硅的性質(zhì)5.2 化學(xué)汽相淀積1. 通過摻雜可得到特定的電阻；2. 和二氧化硅優(yōu)良的界面特性；3. 和后續(xù)高溫工藝的兼容性；4. 比金屬電極（如AI）更高的可靠性；5. 在陡峭的結(jié)構(gòu)上淀積的均勻性；6. 實(shí)現(xiàn)柵的自對(duì)準(zhǔn)工藝。多晶硅的制備n-wellp-wellp- Epitaxial layerp+ Silicon substratePolysilicon gatep+p+p+n+n+n+5

18、.2 化學(xué)汽相淀積n多晶硅的制備nLPCVD（在0.21.0托條件下）nSiH4 Si+2H2575650等離子體輔助CVDCVD CVD 過程中使用等離子體的好處過程中使用等離子體的好處1. 更低的工藝溫度 (250 450)；2. 對(duì)高的深寬比間隙有好的填充能力 (用高密度等離子體)；3. 淀積的膜對(duì)硅片有優(yōu)良的粘附能力；4. 高的淀積速率；5. 少的針孔和空洞，因而有高的膜密度；6. 工藝溫度低，因而應(yīng)用范圍廣。5.2 化學(xué)汽相淀積等離子體輔助CVD 中膜的形成PECVD 反應(yīng)室連續(xù)膜 8) 副產(chǎn)物 去除 1) 反應(yīng)物進(jìn) 入反應(yīng)室襯底 2) 電場使反 應(yīng)物分解 3) 薄膜初始 物形成 4

19、) 初始物吸附 5) 初始物擴(kuò)散到襯底中 6) 表面反應(yīng) 7) 副產(chǎn)物的解 吸附作用排氣氣體傳送RF 發(fā)生器副產(chǎn)物電極電極RF 場5.2 化學(xué)汽相淀積PECVD的一般流程Process gasesGas flow controllerPressure controllerRoughingpumpTurbopumpGas panelRF generatorMatching networkMicrocontroller operator InterfaceExhaustGas dispersion screenElectrodes5.2 化學(xué)汽相淀積不同CVD形成氮化硅的性質(zhì)5.2 化學(xué)汽相淀積高

20、密度等離子體淀積腔5.2 化學(xué)汽相淀積淀積-刻蝕-淀積工藝5.2 化學(xué)汽相淀積用 PECVD 淀積的膜在間隙入口處產(chǎn)生夾斷現(xiàn)象，導(dǎo)致在間隙填充中的空洞鑰匙孔效應(yīng)面包塊效應(yīng)MetalSiO2在這里開始分開1) 離子誘導(dǎo)薄膜初始產(chǎn)物的淀積2) 氬離子濺射刻蝕掉間隙入口處多余的膜，在膜上導(dǎo)致斜面外形3) 再淀積被刻蝕的材料。重復(fù)該過程，最終形成上下一致的形貌CapHDPCVD工藝的步驟1. 離子誘導(dǎo)淀積：指離子被托出等離子體并淀積形成間隙填充的現(xiàn)象；2. 濺射刻蝕：具有一定能量的Ar和因?yàn)楣杵帽晃奖∧さ姆磻?yīng)離子轟擊表面并刻蝕原子；3. 再次淀積：原子從間隙的底部被剝離，通常會(huì)再次淀積到側(cè)壁上

21、；4. 熱中性 CVD：這對(duì)熱能驅(qū)動(dòng)的一些淀積反應(yīng)有很小的貢獻(xiàn)；5. 反射：離子反射出側(cè)壁，然后淀積，是另一種貢獻(xiàn)。5.2 化學(xué)汽相淀積在渦輪泵出口放置硅片的 HDPCVD5.2 化學(xué)汽相淀積機(jī)械泵微波2.45 GHz電磁渦輪泵閥門氣體噴頭靜電吸盤上的硅片介質(zhì)間隙填充過程2) PECVD 帽帽1) HDPCVD 間隙填充SiO2鋁3)化學(xué)機(jī)械 平坦化5.2 化學(xué)汽相淀積CVD質(zhì)量測量b) 平坦化的SiO2 c) 被淀積的下一層鋁在 SiO2上由鑰匙孔引起的金屬空洞a) 由 PECVD淀積的SiO2 SiO2在層間介質(zhì)中的鑰匙孔缺陷鋁5.2 化學(xué)汽相淀積ILD中鑰匙孔的效果介質(zhì)參數(shù)和作用5.3

22、介質(zhì)及其性能n介電常數(shù)n低k值介電常數(shù)n高k值介電常數(shù)n器件隔離n局部氧化（LOCOS）n淺槽隔離（STI） 在不同的薄膜層中應(yīng)用的介質(zhì)材料會(huì)直接影響到芯片的性能。介質(zhì)的兩個(gè)重要方面是介電常數(shù)和器件隔離。ULSI 互連中可能的低K值ILD材料5.3 介質(zhì)及其性能芯片性能 芯片性能的一項(xiàng)指標(biāo)是信號(hào)的傳輸速度。芯片的不斷縮小導(dǎo)致互聯(lián)線寬度減小，使得傳輸信號(hào)導(dǎo)線電阻（R）增大。而且，導(dǎo)線間距的縮小產(chǎn)生了更多的寄生電容（C）。最終增加了RC信號(hào)延遲（RC信號(hào)延遲降低芯片速度，減弱芯片性能）。這是在亞0.25m中凸現(xiàn)的問題，通常稱為互連延遲 （如下圖所示）。從本質(zhì)上講，減小互連尺寸帶來的寄生電阻和電容效

23、應(yīng)而導(dǎo)致更大的信號(hào)延遲。這與晶體管的發(fā)展正好相反，對(duì)晶體管而言，隨著柵長變小，延遲變小，晶體管的速度增加。 線電容C正比于絕緣介質(zhì)的k值，低k值的絕緣介質(zhì)可以減小芯片總的互連電容，減小RC信號(hào)延遲，提高芯片性能。5.3 介質(zhì)及其性能互連延遲與特征尺寸的關(guān)系2.52.01.51.00.500.51.01.52.0特征尺寸 (mm)延遲時(shí)間 (10-9 sec)互連延遲 (RC)門延遲5.3 介質(zhì)及其性能總互連線電容電容 (10-12 Farads/cm)7654321000.51.01.52.02.53.0間距 (mm)K = 4K = 3K = 2K= 15.3 介質(zhì)及其性能低K值絕緣介質(zhì)要求

24、5.3 介質(zhì)及其性能DRAM疊層電容示意圖談SiO2 介質(zhì)摻雜多晶硅電容極板摻雜多晶硅電容極板埋接觸孔擴(kuò)散SiO2 dielectricDoped polysiliconcapacitor plateDoped polysiliconcapacitor plateBuried contact diffusion5.3 介質(zhì)及其性能高K值絕緣介質(zhì)應(yīng)用5.3 介質(zhì)及其性能高K值絕緣介質(zhì)應(yīng)用 一種很有潛力的高k材料是Ta2O5，其k值一般為20-30，并且很容易集成到現(xiàn)在通用的工藝中。但是，DRAM單元對(duì)存儲(chǔ)材料和界面的漏電流及擊穿電壓敏感。為了補(bǔ)償這一點(diǎn)，DRAM單元要求更厚的Ta2O5 ，這減弱

25、了Ta2O5的優(yōu)勢。另一種有潛力的高k介質(zhì)是（BaSr）TiO3(或?qū)懗葿ST)，與常規(guī)的絕緣介質(zhì)相比，BST材料單位面積的電容值有顯著的提高。 由于器件等比例縮小，目前器件的柵氧厚度變得非常薄，對(duì)未來的50nm器件而言，柵氧厚度要求小于10，這需要有新的高k柵介質(zhì)材料。在mos晶體管中，柵介質(zhì)需要承受柵電極和下面襯底之間很高的電壓。薄柵氧會(huì)受到隧穿電流的影響，當(dāng)柵氧厚度低于15-20 時(shí)，隧穿電流會(huì)成為一個(gè)嚴(yán)重的問題。將會(huì)導(dǎo)致閾值電壓的漂移，并最終由于無法切換開關(guān)狀態(tài)而使電路失效。器件隔離5.3 介質(zhì)及其性能 MOS硅片制造中的器件隔離技術(shù)為硅片上的器件提供了電學(xué)隔離。隔離技術(shù)用來減少或消除

26、在MOS平面制造中的寄生場效應(yīng)晶體管。隔離技術(shù)必須適應(yīng)不同器件技術(shù)間的等比例縮?。ㄈ缃Y(jié)深、柵氧厚度等）。 目前MOS技術(shù)中的兩個(gè)基本隔離技術(shù)是：通過硅的局部氧化（LOCOS）隔離實(shí)現(xiàn)的局部場隔離和淺槽隔離（STI）。局部氧化（LOCOS）5.3 介質(zhì)及其性能淺槽隔離（STI）5.3 介質(zhì)及其性能 在0.25um以下的技術(shù)節(jié)點(diǎn)中，淺槽隔離（STI）技術(shù)被廣泛應(yīng)用。STI取代LOCOS的原因有如下幾點(diǎn)：1.更有效的器件隔離需要，尤其對(duì)DRAM器件而言；2.對(duì)晶體管隔離而言，表面積顯著減小；3.超強(qiáng)的閂鎖保護(hù)能力；4.對(duì)溝道沒有侵蝕作用；5.與CMP的兼容。5.3 介質(zhì)及其性能淺槽隔離（STI）淺槽

27、隔離（STI）5.3 介質(zhì)及其性能旋涂絕緣介質(zhì)n旋涂玻璃 (SOG)n旋涂絕緣介質(zhì) (SOD)5.3 介質(zhì)及其性能 有許多低k絕緣介質(zhì)采用硅片旋涂的方法，稱為旋涂絕緣介質(zhì)（SOD），應(yīng)用這些材料的工藝類似于低成本IC制造中的旋涂玻璃（SOG）。用 Spin-On-Glass 填充間隙2) 處理后的SOG1)最初的SOG 間隙填充3)CVD 氧化硅帽Cap5.3 介質(zhì)及其性能HSQ 低k值絕緣介質(zhì)工藝參數(shù)5.3 介質(zhì)及其性能外延生長定義 外延就是在單晶襯底上淀積一層薄的單晶層（見下圖），新淀積的這層稱為外延層。外延為器件設(shè)計(jì)者在優(yōu)化器件性能方面提供了很大的靈活性，例如可以控制外延層厚度、摻雜濃度

28、、輪廓，而這些因素是與硅片襯底無關(guān)的。外延層還可以減少CMOS器件的閂鎖效應(yīng)。IC制造中最普通的外延反應(yīng)是高溫CVD系統(tǒng)。 如果外延生長膜和襯底材料相同（例如硅襯底上生長硅），這樣的膜生長稱為同質(zhì)外延。膜材料與襯底材料不一致的情況（例如硅襯底上生長氧化鋁），稱為異質(zhì)外延。 外延反應(yīng)可用的氣體源包括SiCl4/SiH2Cl2/SiHCl3 淀積溫度為：80010505.4 外延外延生長方法5.4 外延n外延生長方法n氣相外延（VPE）n金屬有機(jī)物氣相外延（MOVPE）n分子束外延生長(MBE)n液態(tài)外延生長（LPE）硅片上外延生長硅SiSiClClHHSiSiSiSiSiSiSiSiSiSiSiClHClH化學(xué)反應(yīng)副產(chǎn)物淀積的硅外延層多晶硅襯底5.4 外延外延生長優(yōu)點(diǎn)n 可生長出高質(zhì)量、缺陷少的單晶層。用外延法生長的硅單晶層比一般的單晶層質(zhì)量好；外延層中，一般不含有氧和碳n 外延中的雜質(zhì)類型可人為控制。(n/P+ P/n+)n 摻雜濃度和厚度可人為控制n 可生長異質(zhì)結(jié)外延5.4 外延外延生長反應(yīng)5.4 外延外延生長反應(yīng)n 總反應(yīng)式是一個(gè)可逆反應(yīng)。如果反應(yīng)室中的HCl不