第4章 高速實(shí)時(shí)周邊器件與存儲(chǔ)器

1、第四章第四章 高速實(shí)時(shí)周邊器件和存儲(chǔ)器高速實(shí)時(shí)周邊器件和存儲(chǔ)器 4.1 高速實(shí)時(shí)周邊器件高速實(shí)時(shí)周邊器件 4.2 雙端口雙端口RAM和和FIFO 4.3 高速實(shí)時(shí)數(shù)據(jù)存儲(chǔ)高速實(shí)時(shí)數(shù)據(jù)存儲(chǔ) 4.1 高速實(shí)時(shí)周邊器件高速實(shí)時(shí)周邊器件 高速實(shí)時(shí)周邊器件目前也在發(fā)生巨大的變化，傳統(tǒng)的74LS系列芯片已不能滿足系統(tǒng)要求，以下是多種邏輯器件的生命力、發(fā)展趨勢(shì)和性能比較。(1)生命力生命力 傳統(tǒng)的TTL、LS器件的生命力已經(jīng)基本上消亡了。目前處于生命成熟期的器件是ALS、F、HC等系列；正在成長(zhǎng)的器件系列是ABT、LVT等。因此，中小規(guī)模集成電路的選型也要跟上時(shí)代的潮流。(2)發(fā)展趨勢(shì)發(fā)展趨勢(shì) TTL器件的

2、低噪聲、低功耗發(fā)展是AHC系列，3.3V版本是LVC、LV系列，等等。 (3)性能比較(如表4.1) 以上是多種中小規(guī)模芯片的性能比較。這是以雙向總線驅(qū)動(dòng)芯片245的性能進(jìn)行的比較，測(cè)試溫度為25；主要指標(biāo)包括制造工藝、輸入輸出兼容性、驅(qū)動(dòng)能力(驅(qū)動(dòng)電流)、靜態(tài)電流、速度(最大延遲時(shí)間)等等。 注意事項(xiàng) 使用時(shí)要注意電平和速度匹配。4.2 雙端口雙端口RAM和和FIFO 4.2.1 雙端口雙端口RAM 對(duì)雙端口RAM產(chǎn)品的介紹以IDT公司的為例。不同公司生產(chǎn)的雙端口RAM產(chǎn)品一般是兼容的。另一主要產(chǎn)品為CYPRESS公司。 一、一、IDT71337143 IDT7133和IDT7143是IDT

3、公司的2K16位的高速雙端口RAM產(chǎn)品。其最高速度可以達(dá)到達(dá)20ns。它具有以下特點(diǎn)： 高速：軍品的最快速度達(dá)到25ns；工業(yè)品的速度可以達(dá) 到55ns；商業(yè)級(jí)產(chǎn)品可以達(dá)到20ns。 低功耗：IDT71337143SA系列的最大功耗為而1150 mw， IDT71337143LA系列的最大功耗為1050mw。 當(dāng)它們工作在省電模式時(shí)，功耗分別為5mw和 1mw。 為寫操作提供多種控制方式，對(duì)每一個(gè)端口可以進(jìn)行 高字節(jié)和低字節(jié)獨(dú)立的寫操作。 通過與IDT7143相連，可以方便搭成32位或更寬的總 線。 IDT7133提供忙邏輯BUSY輸出標(biāo)志，而IDT7143則將 其作為輸入。 可以對(duì)兩個(gè)端口進(jìn)

4、行完全異步的操作。 可以運(yùn)行在備用電池狀態(tài)，電池的最低電壓為2V。 完全兼容TTL電平，單5 V電源供電。 采用68引腳PGA，F(xiàn)latpack，PLCC或100引腳TQFP 封裝。 二、器件簡(jiǎn)介二、器件簡(jiǎn)介 IDT71337143是IDT公司的高速2K16位的雙端口RAM。它可以作為 16位雙端口RAM單獨(dú)使用，也可以與IDT7143組成主從系統(tǒng)，將數(shù)據(jù)線擴(kuò)展到32位，甚至更寬。這樣組成的雙端口RAM系統(tǒng)可以全速運(yùn)行，而且無須任何額外的附加邏輯。IDT7133/7143提供了地址線、控制線以及 IO線是完全獨(dú)立的兩個(gè)接口，支持對(duì)器件的任何存儲(chǔ)空間進(jìn)行完全異步的讀寫操作。通過CE的控制，IDT

5、71337143自動(dòng)工作在省電模式下。通過使用IDT公司先進(jìn)的CMOS技術(shù)，在典型的工作條件下，它的功耗僅為 500 mw，而且還可以通過接電池達(dá)到數(shù)據(jù)保護(hù)的目的。在這種條件下，電池的電壓僅為 2 V，而功耗僅為 200 uW。 圖4.1給出了IDT7133/7143的結(jié)構(gòu)原理框圖；圖4.2給出了采用PLCC68封裝形式的器件的頂視圖及其引腳說明。 三、器件使用三、器件使用 （1）IDT7133/7143的忙邏輯的忙邏輯 當(dāng)雙端口RAM的兩個(gè)接口同時(shí)對(duì)存儲(chǔ)器的同一單元進(jìn)行操作時(shí)，IDT71337143的忙邏輯BUSY將會(huì)有一個(gè)硬件的指示，允許其中的一個(gè)端口先進(jìn)行操作，而用BUSY指示將另一個(gè)端

6、口置于等待狀態(tài)，直到另一個(gè)端口完成相應(yīng)的操作。如果在接到BUSY信號(hào)時(shí)，已經(jīng)進(jìn)行寫操作，那么IDT7133/7143的內(nèi)部機(jī)制可以阻止寫操作的繼續(xù)進(jìn)行。 并不是所有的場(chǎng)合都需要或者是希望使用BUSY邏輯。在一些場(chǎng)合，希望將所有器件的BUSY信號(hào)進(jìn)行邏輯或，這樣任何一個(gè)器件的BUSY都可以是作為指示非法操作的中斷源。如果不希望使用BUSY的寫禁止功能，那么可以使用IDT7143。 在IDT7143中BUSY引腳只作為寫禁止輸入來使用。在正常操作時(shí)，可以將BUSY引腳置為高。在需要時(shí)，只要將BUSY引腳置為低即可阻止不希望的寫操作。IDT7133的BUSY輸出為開漏輸出，在使用時(shí)需要接上拉電阻。

7、通過BUSY邏輯來組成雙端口 RAM的主從系統(tǒng)完成數(shù)據(jù)總線的擴(kuò)展。當(dāng)使用BUSY邏輯來完成數(shù)據(jù)總線的擴(kuò)展時(shí)，RAM系統(tǒng)中需要一個(gè)主IDT7133來確定RAM系統(tǒng)的哪一側(cè)用來接受BUSY指示，哪一側(cè)用于輸出BUSY指示。在這一系統(tǒng)中，所有的從雙端口 RAM都使用相同的地址空間，它們用BUSY作為寫禁止信號(hào)。由此可見，在這種系統(tǒng)中，IDT7 133的BUSY作為輸出，而在IDT7143中BUSY作為輸入。具體的原理如圖4.3所示。 要將數(shù)個(gè)雙端口RAM組成一個(gè)32位或者更寬的系統(tǒng)，需要保證所有的器件同時(shí)有效。如果每一個(gè)器件都有一個(gè)仲裁機(jī)構(gòu)而且它們的地址都同時(shí)到達(dá)，有可能會(huì)出現(xiàn)其中的一個(gè)器件使能BU

8、SY，而另一器件則使能BUSYR。如果出現(xiàn)這種情況，將會(huì)使CPU一直處于等待狀態(tài)，造成死鎖。 為了解決這一死鎖問題，IDT公司推出了主從雙端口RAM系統(tǒng)的數(shù)據(jù)總線擴(kuò)展方案。在這一系統(tǒng)中，只有一個(gè)主雙端口RAM，只用一個(gè)硬件仲裁器，其它的從雙端口 RAM的BUSY作為輸入。它們之間可以直接連接而無須任何其它器件。這種系統(tǒng)與其它系統(tǒng)比起來具有更高的速度。 當(dāng)進(jìn)行總線擴(kuò)展時(shí)，對(duì)從雙端口RAM的寫操作必須在BUSY輸入穩(wěn)定之后才能進(jìn)行。因此寫操作必須在BUSY之后有一個(gè)小的延時(shí)，以保證寫操作的正常進(jìn)行。不過這一功能已經(jīng)集成在雙端口RAM的片上。表4.2示出了忙仲裁邏輯。 (2) IDT71337143

9、的讀、寫等時(shí)序如圖4.4所示。 雙端口RAM構(gòu)成的乒乓存儲(chǔ)器 4.2.1 FIFO產(chǎn)品介紹產(chǎn)品介紹 FIFO是一種先進(jìn)先出的存儲(chǔ)器，即先讀入的數(shù)據(jù)先讀出。FIFO存儲(chǔ)器自身的訪問時(shí)間一般為幾十ns，主從CPU場(chǎng)合中的從CPU或CPU外設(shè)速度一般要比主DSP慢。如果采用FIFO，那么從CPU或外設(shè)可以先將數(shù)據(jù)送往FIFO。一旦FIFO滿，F(xiàn)IFO再向CPU申請(qǐng)中斷，這樣可以省去CPU花在等待與查詢的時(shí)間，而且中斷次數(shù)也可以減少，從而提高了傳輸速度。以 SN74ALVC7806低功耗FIFO存儲(chǔ)器為例來講解。異步、同步、雙向 一、性能特點(diǎn)一、性能特點(diǎn) 使用先進(jìn)的低功耗CMOS技術(shù)； 操作電壓為3V

10、3.6V； 加載時(shí)鐘和卸載時(shí)鐘可以為異步或一致的； 采用全滿、全空和半滿標(biāo)志； 接近全滿接近全空標(biāo)志可編程； 帶載50PF訪問時(shí)間達(dá)18ns水平，所有數(shù)據(jù)輸出同 時(shí)切換； 數(shù)據(jù)率超過40 MB/s； 三態(tài)輸出。 二、簡(jiǎn)介二、簡(jiǎn)介 FIFO存儲(chǔ)器允許數(shù)據(jù)寫入和讀出而不依賴于數(shù)據(jù)速率的存儲(chǔ)設(shè)備。SN74ALVC7806是一種18位的高速FIFO存儲(chǔ)器。數(shù)據(jù)處理速度達(dá)到40 MHz，位并行格式訪問時(shí)間為 18 ns。數(shù)據(jù)在加載時(shí)鐘（LDCK）上升沿寫入存儲(chǔ)器，在卸載時(shí)鐘（UNCK）上升沿從存儲(chǔ)器讀出數(shù)據(jù)。如果寫入的數(shù)據(jù)比讀出的數(shù)據(jù)多出256個(gè)， 則存儲(chǔ)器全滿。當(dāng)存儲(chǔ)器全滿時(shí)，LDCK（寫時(shí)鐘）對(duì)位于

11、存儲(chǔ)器中的數(shù)據(jù)不發(fā)生影響。當(dāng)存儲(chǔ)器為空時(shí)，UNCK（讀時(shí)鐘）不發(fā)生作用。 FIFO存儲(chǔ)器的狀態(tài)由全滿（FULL）、全空（EMPTY）、半滿（HF），以及接近全滿接近全空（AFAE）標(biāo)志來指示。當(dāng)存儲(chǔ)器用滿時(shí)，F(xiàn)ULL輸出低電平而在存儲(chǔ)器未滿時(shí)輸出高電平。在存儲(chǔ)器全空時(shí)，EMPTY輸出低電平，而在存儲(chǔ)器不是全空時(shí)輸出高電平。HF標(biāo)志在存儲(chǔ)器存儲(chǔ)了128或128以上個(gè)數(shù)據(jù)字時(shí)，輸出高電平；在存儲(chǔ)了127或127個(gè)以下個(gè)數(shù)據(jù)字時(shí)，輸出低電平。 AFAE標(biāo)志是可編程標(biāo)志。如果編程使能（PENProgram enable）為低電平，可以在RESET之后的第1、第2個(gè)LDCK上升沿編 程接近全空的偏移值X

12、和接近全滿的偏移值Y。AFAE標(biāo)志在FIFO存儲(chǔ)的數(shù)據(jù)不超過X個(gè)或不少于（256-Y）個(gè)時(shí)，輸出高電平，而在FIFO存儲(chǔ)數(shù)據(jù)個(gè)數(shù)在（Xl）到（255-Y）時(shí)輸出低電平。 RESET低電平使內(nèi)部堆棧指針復(fù)位，并將FULL標(biāo)志設(shè)為高電平， AFAE也設(shè)為高電平；HF設(shè)為低電平，EMPTY也設(shè)為低電平。輸出Q的電平不定。在FIFO加電時(shí)，必須對(duì)FIFO進(jìn)行復(fù)位。寫入空存儲(chǔ)器的第一個(gè)字使EMPTY標(biāo)志升為高電平，數(shù)據(jù)出現(xiàn)在輸出Q上。若輸出使能為高，則輸出數(shù)據(jù)處于高阻狀態(tài)。 SN74ALVC7806工作溫度設(shè)定為070。SN74ALVC7806的引腳圖、功能框圖、引腳定義如圖4.5所示。 AFAE標(biāo)志有

13、兩個(gè)可編程設(shè)置：接近全空偏移值（X）和接近全滿偏移值（Y）。它們都可以在FIFO復(fù)位后第一個(gè)數(shù)據(jù)寫入存儲(chǔ)器之前進(jìn)行編程。AFAE標(biāo)志在FIFO存儲(chǔ)數(shù)據(jù)為不多于X個(gè)或不少于（256Y）個(gè)時(shí)輸出高電平。 要對(duì)偏移值進(jìn)行編程應(yīng)在FIFO復(fù)位后將PEN設(shè)為低電平。在接下來的LDCK上升沿，DOD7上的二進(jìn)制數(shù)被存儲(chǔ)為接近全空偏移值X和接近全滿偏移值Y。保持PEN低電平到LDCK的下一個(gè)上升沿；將Y值編程為L(zhǎng)DCK上升沿時(shí)DOD7上的二進(jìn)制數(shù)。當(dāng)對(duì)偏移值進(jìn)行編程時(shí)FIFO是不能寫入的。X和Y最大可設(shè)為127。如果要使用默認(rèn)值X=Y=32，PEN必須保持為高電平。有關(guān)時(shí)序如圖4.6所示，圖4.7為位寬（3

14、6）的擴(kuò)展方法。 FIFO沿敏感，使用時(shí)要特別注意匹配，并經(jīng)常進(jìn)行復(fù)位，避免錯(cuò)誤積累。應(yīng)用電路如圖4.6所示。FIFO構(gòu)成的輸入輸出存儲(chǔ)器4.3 高速實(shí)時(shí)數(shù)據(jù)存儲(chǔ)高速實(shí)時(shí)數(shù)據(jù)存儲(chǔ) 在高速實(shí)時(shí)數(shù)據(jù)存儲(chǔ)中，值得注意的兩個(gè)問題是：ECL存儲(chǔ)和同步存儲(chǔ)。 一、高速實(shí)時(shí)一、高速實(shí)時(shí)ECL存儲(chǔ)存儲(chǔ) ECL存儲(chǔ)的速度可以達(dá)到3.5ns5ns，因此速度極高；但是其容量通常較小，通用芯片的容量一般在1K4bit2K9bit之間。其特點(diǎn)是高速度、小容量、大功耗，因此主要應(yīng)用于高速數(shù)據(jù)緩沖的場(chǎng)合。 二、同步存儲(chǔ)二、同步存儲(chǔ) 同步存訪器的特點(diǎn)是存取操作用同步時(shí)鐘控制，因此讀寫速度快于通常的異步存儲(chǔ)；在高速實(shí)時(shí)信號(hào)處理

15、的場(chǎng)合，異步存儲(chǔ)器可以采用相應(yīng)的同步存儲(chǔ)器代替。其替換方法是： (a)靜態(tài)存儲(chǔ)器(SRAM) 同步靜態(tài)存儲(chǔ)器 (SSRAM) 同步突發(fā)靜態(tài)存儲(chǔ)器(SBSRAM)； (b)動(dòng)態(tài)存儲(chǔ)器(DRAM) 同步動(dòng)態(tài)存儲(chǔ)器 (SDRAM)； (c)視頻存儲(chǔ)器(VRAM) 同步圖像存儲(chǔ)器 (SGRAM)； (d)先進(jìn)先出存儲(chǔ)器(FIFO) 同步先進(jìn)先出存儲(chǔ)器 (SFIFO)。 1、同步動(dòng)態(tài)存儲(chǔ)器 (SDRAM) 新一代高速、高容量存儲(chǔ)器，具有單位空間存儲(chǔ)容量大和價(jià)錢便宜的優(yōu)點(diǎn)。需要正確的上電邏輯和模式設(shè)置，其控制涉及刷新、預(yù)充電、行列地址復(fù)用等復(fù)雜問題，有專門控制模塊?？刂破靼刂平涌冢罱馕?。具有統(tǒng)一的

16、器件封裝，僅需更換一片更大容量的芯片就行。 DSP：EMIF；FPGA：IP核。 DDR_SDRAM：雙數(shù)據(jù)率SDRAM。在時(shí)鐘的上升和下降沿均進(jìn)行操作，因此數(shù)據(jù)的存儲(chǔ)速率提高了一倍，同時(shí)對(duì)時(shí)序控制的要求更加復(fù)雜。 2、同步靜態(tài)存儲(chǔ)器（SSRAM） 同步突發(fā)靜態(tài)存儲(chǔ)器（SBSRAM），最大的優(yōu)點(diǎn)是讀寫速度高、不需要刷新。在同步突發(fā)模式下，只要外部器件給出首次訪問地址，則在同步時(shí)鐘的上升沿，就可以在內(nèi)部產(chǎn)生訪問數(shù)據(jù)單元的突發(fā)地址，協(xié)助那些不能快速提供存取地址的控制器加快數(shù)據(jù)訪問的速度。DSP的EMIF(擴(kuò)展存儲(chǔ)器接口)可以按SBSRAM的速度提供地址，所以應(yīng)當(dāng)將SBSRAM的突發(fā)模式禁止 (ADV接高電平)。但這一點(diǎn)并不意味著降低讀寫性能。事實(shí)上由于DSP在每個(gè)數(shù)據(jù)訪問周期都可以連續(xù)地輸出新的地址和控制命令。兩種操作模式：直通模式(FLOWTHROUGH)和流水線模式(PIPELINE) 。突發(fā)模式SSRAM使用中的最大問題是：在讀寫操作頻繁切換時(shí)總線的利用率不高。 零總線翻轉(zhuǎn)SSRAM存儲(chǔ)器很好地克服了SBSRAM的缺點(diǎn)，讀寫操作轉(zhuǎn)換時(shí)總線利用率高接近100