用“一對(duì)一”法設(shè)計(jì)同步時(shí)序電路資料

1、組號(hào):-7-7數(shù)字邏輯電路分析與設(shè)計(jì)課外實(shí)踐項(xiàng)目報(bào)告題目：用“一對(duì)一”法設(shè)計(jì)同步時(shí)序電路組員:學(xué)號(hào)姓名工作量% %簽字1*1*2 23 34 45 5注：*為組長。20152015年1 1月扌艮告目錄、實(shí)驗(yàn)方案亠、實(shí)驗(yàn)原理-4、完成過程四、設(shè)計(jì)心得與體會(huì)五、工作分配一、 實(shí)驗(yàn)萬案電路用發(fā)光二極管分別顯示輸出狀態(tài) Z,以及工作狀態(tài)S1、S2 S3 S4燈亮表示輸出為高電平，燈暗表示輸出為低電平。具體操作流程如下：1)1) 打開電源開關(guān)，使電路處于工作狀態(tài)，此時(shí)默認(rèn)處于S1狀態(tài)。2)2) S1狀態(tài)下由邏輯電平開關(guān)輸入00信號(hào)時(shí)保持S1狀態(tài)不變，輸入為01時(shí)轉(zhuǎn) 變?yōu)镾4,輸入10時(shí)狀態(tài)轉(zhuǎn)變?yōu)镾23)

2、3) S2狀態(tài)下由邏輯電平開關(guān)輸入00,10信號(hào)時(shí)都保持S2狀態(tài)不變，輸入為01 時(shí)狀態(tài)轉(zhuǎn)變?yōu)镾34)4) S3狀態(tài)下由邏輯電平開關(guān)輸入00時(shí)狀態(tài)轉(zhuǎn)換為S1,輸入為01,10時(shí)狀態(tài)保 持S3不變5)5) S4狀態(tài)下由邏輯電平開關(guān)輸入00, 01時(shí)保持S4狀態(tài)不變，輸入為10時(shí)轉(zhuǎn) 為S3狀態(tài)6)6) CLR為復(fù)位脈沖開關(guān)，若按下 CLR開關(guān)，則復(fù)位到S1狀態(tài)。二、 實(shí)驗(yàn)原理(1 1 )、電子線路圖-亡 lux LJ H 4 M1 帕J.J.*FOJJ5 一盍圮盎i14亠ininIEIEBBECEC0GNDGNDLC1 y-124OpIt十姑3Y75T4LS10T4LS10ABCYXX01X0X1

3、0XX11110-_(芟_;VCC4G4Q16161515144 44P13135 53D183Qt t 11117 73QW W8 8CLK9 9CLX DQQ0XX011tI101f00110XQQ(2(2 )、芯片使用介紹： 74LS00四2輸入與非門ABY001011101110 74LS10三3輸入與非門 74LS04六反相器IIA Y0 11 10 74LS175四D觸發(fā)器74LS175LALAVCCVCC4343LL4A4 4V V邯33332Y2Y3AGNHGNH3Y3YI-704InnEAC.-3AaGI74LS175四上升沿D觸發(fā)器的引腳圖和真值表(3(3 )、邏輯原理A.

4、狀態(tài)轉(zhuǎn)換電路狀態(tài)圖和狀態(tài)表22觸發(fā)器狀態(tài)的直接分配在這個(gè)電路中有S1、S2、S3、S4共4個(gè)狀態(tài)。規(guī)定分別與4個(gè)觸發(fā)器I、U、 川和W的Q1、Q2、Q3、Q4端直接對(duì)應(yīng)。在74175中每個(gè)觸發(fā)器端，以Q端表示觸發(fā)器的狀態(tài)，即0和1兩個(gè)狀態(tài)。為 便于用開機(jī)復(fù)位的方式啟動(dòng)電路，觸發(fā)器I的有效狀態(tài)是0狀態(tài)：觸發(fā)器和W的有效狀態(tài)是1狀態(tài)。于是規(guī)定：若Q仁0,則表示電路處于S1狀態(tài)；若Q2=1、Q3=1、Q4=1分別表示電路處于S2、S3、S4狀態(tài)。由于電路任何時(shí)刻均只處于一種狀態(tài)，因此，4個(gè)觸發(fā)器中只有一個(gè)處于有效狀態(tài)。如果在Q1、Q2、Q3、Q4檢查觸發(fā)器的狀態(tài)，那么其中只可能有一個(gè) 1。 狀態(tài)為1

5、的那個(gè)Q端指出了電路的狀態(tài)。這樣，Q1、Q2、Q3、Q4與 S1、S2、S3 S4之間建立了直接的、對(duì)應(yīng)的關(guān)系。從狀態(tài)分配的角度來說，用 Q1Q2Q3Q4 =1000 0100、0010、0001，分別表001001100(1 01 10S|StSiSs0s.SjS-.1初1s41XS示 S1、S2、S3 S4oD1 =D2 =QX X2+Q2X2 =Q1X1X2 Q2X2D3 =3.3.邏輯次態(tài)表次態(tài)現(xiàn)態(tài)輸入現(xiàn)態(tài)輸入現(xiàn)態(tài)輸入S|X X X2X2SiXiXi X2X2XXs2X2X2S3SiSiX|X| X2X24.D4.D觸發(fā)器的次態(tài)方程和輸出方程由于S1與Q1對(duì)應(yīng)，S2、S3、S4分別與Q

6、2、Q3、Q4對(duì)應(yīng)，因此有:Q1X1X 2 + Q3 X1 X 2 =Qi Q3X1X 2Q2X1X2 + Q3 X1X2 + Q3X1X2 + Q4X1 X2 = Q2Q3X1X2 -Q3Q4X1 X2D4 = Q1X1X2 +Q4X1 =Q1X1X2 Q4X1由狀態(tài)表（圖），可以直接寫出該電路的輸出方程：Z=! ?=卯.B.時(shí)鐘脈沖發(fā)生電路利用RC環(huán)形多諧振蕩器，由奇數(shù)個(gè)反相器首尾相連而組成，利用門電路的 傳輸延遲時(shí)間產(chǎn)生自激振蕩。振蕩周期為 T。由于門電路的傳輸延遲時(shí)間很小， 產(chǎn)生的自激振蕩的頻率會(huì)很高，并且不易調(diào)節(jié)。為此可在門電路環(huán)路中插入RC延遲環(huán)節(jié)，這樣不僅增加了延遲時(shí)間，還可以通

7、過改變RC實(shí)現(xiàn)頻率調(diào)節(jié)。圖中a點(diǎn)由高電位跳變到低電位時(shí)，b點(diǎn)由低變高它一方面經(jīng)F2使c點(diǎn)由 高變低，另一方面通過電容C耦合到d點(diǎn)，使d點(diǎn)的電位也上跳到高電位，于是， 輸出暫時(shí)保持為低電位，即開始第一個(gè)暫穩(wěn)態(tài)。隨著電容C的充電，d點(diǎn)電位逐漸降低，當(dāng)d點(diǎn)電位降低到關(guān)門電平時(shí)，F(xiàn)3迅速關(guān)閉，a點(diǎn)由低變高，b點(diǎn)由高 變低，d點(diǎn)下跳到較負(fù)的電壓值，確保 F3輸出暫時(shí)保持為高電位，即開始第二 個(gè)暫穩(wěn)態(tài)，此時(shí)電容C放電，當(dāng)d點(diǎn)電位逐步上升到開門電平時(shí)，F(xiàn)3迅速開啟，a點(diǎn)由高變低，于是又從第二個(gè)暫穩(wěn)態(tài)跳變到第一個(gè)暫穩(wěn)態(tài)，如此繼續(xù)，形成自激振蕩。振蕩周期T=2.2RC三、完成過程1 1分析項(xiàng)目原理。鑒于此次項(xiàng)目

8、與上課內(nèi)容相關(guān)，我們提前自學(xué)了課本5.3相關(guān)的內(nèi)容，并查閱了時(shí)鐘脈沖產(chǎn)生電路，確定了該設(shè)計(jì)的原理。2 2、畫出工作電路圖。仿照課本上的邏輯電路圖，而后通過搜集相關(guān)芯片的引腳圖，工作特點(diǎn)等性 能，我們著手用Multsim軟件繪制電路圖，幾次調(diào)試仿真失敗后，我們通過改變 元器件排列、參數(shù)、接線等，最終進(jìn)行仿真后實(shí)現(xiàn)所要求的功能3 3、中期報(bào)告的撰寫。將前期搜集的資料進(jìn)行匯總、梳理元器件工作原理等，撰寫出中期報(bào)告。4 4、電路板的焊接。在第五周開始電路板的焊接，由于電路圖使用了七塊芯片，且每塊芯片的引 腳眾多，焊接工作相當(dāng)繁重。我們只能對(duì)照原理圖接線，在地的選擇上采取了以 單點(diǎn)當(dāng)?shù)氐姆绞剑沟脤?dǎo)線的

9、跨度大，使得整個(gè)板子的后面的導(dǎo)線十分煩亂， 后 我們?cè)诎遄由隙嗪噶藥讉€(gè)點(diǎn)分開導(dǎo)線，使得導(dǎo)線布局不那么錯(cuò)綜復(fù)雜。5 5、電路板的調(diào)試在電路板的焊接完成后， 我們開始對(duì)電路板進(jìn)行調(diào)試。 測(cè)試發(fā)現(xiàn)我們焊接好 的電路無法實(shí)現(xiàn)設(shè)計(jì)效果，我們進(jìn)行了很多天的調(diào)試，結(jié)果發(fā)現(xiàn)了以下問題： 問題一：電路焊接過于混亂。 在最開始接線時(shí)， 撥碼開關(guān)處沒有焊接地線， 加之我們 原來的電路較為復(fù)雜， 剪出來的導(dǎo)線長短控制不夠好， 導(dǎo)致焊接出來的電路極為 混亂，檢查十分繁瑣。 我們?cè)噲D分塊檢查時(shí)發(fā)現(xiàn)所接導(dǎo)線的混亂程度超過我們?cè)?來的設(shè)想，且分塊調(diào)試時(shí)發(fā)現(xiàn)電路仍無法實(shí)現(xiàn)正常的效果。問題二：仔細(xì)檢查接線后， 板子的邏輯功能混亂

10、。 我們大致判斷是芯片有因?yàn)楹附訒r(shí) 直接放置而燒壞現(xiàn)象。 于是決定更換全部芯片。 在芯片更換過程中， 我們發(fā)現(xiàn)在 板子的三塊 10 芯片隨機(jī)組合調(diào)試時(shí)出現(xiàn)的邏輯現(xiàn)象都不同，我們認(rèn)為是芯片引 腳的焊接有問題，所以對(duì)每個(gè)焊點(diǎn)都進(jìn)行了整修，發(fā)現(xiàn)還是無法實(shí)現(xiàn)預(yù)計(jì)現(xiàn)象。6 6、電路板的重新焊接在發(fā)現(xiàn)以上難以解決的問題以后， 尤其是原本的接線十分復(fù)雜混亂難以檢查 并發(fā)現(xiàn)問題以后，我們決定從原理入手，化簡(jiǎn)次態(tài)方程，整改我們的電路圖，對(duì) 整個(gè)邏輯圖進(jìn)行了簡(jiǎn)化重新繪制并焊接另一個(gè)電路。7 7、第二個(gè)電路板的調(diào)試。該次電路板焊接完成后明顯比第一次的電路板結(jié)構(gòu)清晰， 走向清楚。 但進(jìn)行 調(diào)試時(shí)， 仍發(fā)現(xiàn)存在邏輯混亂

11、現(xiàn)象。 經(jīng)過仔細(xì)檢查接線后， 我們最終很好的實(shí)現(xiàn) 了項(xiàng)目功能8 8、終期報(bào)告的撰寫。經(jīng)過了將近一個(gè)月時(shí)間的努力， 我們終于完成了項(xiàng)目的制作。 我們整合了搜 集的資料以及實(shí)際的完成過程，撰寫了此份報(bào)告。四、設(shè)計(jì)心得與體會(huì)這次的數(shù)電項(xiàng)目原理基本來自課堂教材， 不僅調(diào)動(dòng)了我們的自學(xué)積極性， 而 且鍛煉了我們的動(dòng)手能力和協(xié)作能力，可謂是一舉兩得。我們?cè)陬I(lǐng)好器材之后就開始了討論， 分配了工作， 每個(gè)人都明確了自己的任 務(wù)后，項(xiàng)目也能開始有序的進(jìn)行。我們?cè)诶L制原理圖方面并沒有投入太多的時(shí)間， 主要是因?yàn)檎n本上有一套完 整的邏輯過程，我們可以參照書本，使用 EDA 進(jìn)行連線，仿真，同時(shí)我們意識(shí) 到這個(gè)項(xiàng)目的連線很多，焊接和調(diào)試都是一個(gè)問題。在焊接過程中， 我們發(fā)現(xiàn)由于所用電路元件腳較多， 并且電路設(shè)計(jì)相對(duì)比較 難焊接，很容易在焊接過程中由于失誤而導(dǎo)致電路焊接后實(shí)驗(yàn)結(jié)果出現(xiàn)偏差，