強(qiáng)烈推薦】基于EDA的FPGA的實驗開發(fā)板的設(shè)計與程序調(diào)試畢業(yè)論文報告

1、（此文檔為word格式，下載后您可任意編輯修改?。I(yè)課程設(shè)計報告課設(shè)名稱：基于EDA的FPGA實驗開發(fā) 板的設(shè)計24目錄:1、設(shè)計任務(wù)及內(nèi)容2、系統(tǒng)硬件設(shè)計（要求對系統(tǒng)每部分電路進(jìn)行介紹）3、系統(tǒng)軟件設(shè)計（畫出程序流程圖）4、系統(tǒng)調(diào)試5、課程設(shè)計總結(jié)6、參考文獻(xiàn)7、附錄（系統(tǒng)硬件原理圖以及程序代碼）一：設(shè)計任務(wù)及內(nèi)容設(shè)計任務(wù)： 基于EDA的FPGA的實驗開發(fā)板的設(shè)計與程序調(diào) 試。設(shè)計內(nèi)容： 開發(fā)板底板和核心板原理圖以及 PCB的設(shè)計，程 序的編寫與下載調(diào)試。二：系統(tǒng)硬件設(shè)計核心板部分1、電源部分：2、通過5V直流供電，經(jīng)過電容濾波蜂鳴器部分:VCC 5VEXI ion?R32Q110KLSI

2、蜂鳴器=GND通過三極管驅(qū)動蜂鳴器，可以播放一些簡單的音樂 3、 PS2鍵盤:VCC穴可以用作一般通訊目的或者嵌入式系統(tǒng)和片上系統(tǒng)調(diào)試GNDGND1602-12864LCD 液 晶屏接口LCD模塊接口，顯示點(diǎn)陣為128x64; 種為T6963 控制器的LCD模塊5、串口：RS232 RXIoi2RS232_TX 10:43C14HHDJuF11 To串口口寧TODChvccC2+C2-TIINT1OUTT2INT20UTRtOUTR11NR20UTR2INGNDVEE156MAX232ACTGND數(shù)據(jù)通信，提高數(shù)據(jù)傳輸速度6、VGA部分:VGA1510:125 FM14HSYLEDG3 131

3、21110L4958令ULIO.luFO.luFR31R29R30VGAGXDVGA接口就是顯卡上輸出模擬信號的接口C13HFO.luTO=o oDoo1COM|iGND11LEDGO10:7LEDG110:9It 7LEDG210:1447、 步進(jìn)電機(jī)部分:BJDJU81 2 3 4 5 6 7 INININININTNJNOUT1OUT2OUT3OUT4OUT5OUT60UT71615Un遼W4321COMGNDULN2003AVCC 5V步進(jìn)電機(jī)通過編寫程序可以控制步進(jìn)電機(jī)的轉(zhuǎn)速8、LED燈部分：10:144LEDGO|R7D211J IK1D310:9I.EDG1|R12I10:71L

4、EDG2|1KR131D4IIG:SLEDG3|R141 11D51LED燈GND可以通過vhdl語言編程來控制發(fā)光二極管按順序依次點(diǎn)亮9、按鍵部分:0:18卜111K按鍵S3O人機(jī)交換部分，更加智能與方便 10、數(shù)碼管部分:11、雙排底座:GNDSM CS?nLEDG；LEDGO咖FX11 234367S91011 1213 14 1$17 1S19 2021 22SM CMLEDG3LEDG1SM CS4dCSSuSM3SMISM7J4SW31 2SW2swo-SWEtS232 RXaRS232 TXPS2 DATAPS2 CLKRWJag io11 1 ?RS32864 CS1EN128

5、64 CS211i止BJ CAT SDA1J 14 r 歷 17 16 19 20 F11TAT SCIRJ BBJ ABJ D1R_LVCC 5VVCC5V-GND與核心板的鏈接部分核心板部分1、晶振部分：GND-3.3V3 1090Y1*二 E0104VCCOUTNC GKD50MHZGNDQSD為芯片提供時鐘信號2、排針部分VCC SV248_3MI心尊gayie73T5?TS*11L3ij? 0*3LfLtiJ OILI*47Q43K2dr(ML2L1022222JrO2424iffila2JTCH住102 2?1023-a.av対roao3Q1031JL0323233KDJ43S北3

6、0 皿DO 3O&CS.O KLYlK.Ljp ELTK.LSb. VCOOlTEO TUS. TOC TH DiATAaK1X =CECUOC1XLC.COXFMC1X2 cua VCCJOlSKD_F1J-V-日 vccB plH 竺D丙丄遠(yuǎn)d一熬“-一 亠一口癥左SO OuFU-2 KDLCIjrKD：Ol2-3.3 VLOLjOLJLmo:iOLtlO99:-oas購rKDfl-?7 05百SJ-3JV545 034:-09 J92JM25 031:-09 ClJ 039:-OSSa?JOS-噩心芒3JssXS3-4KD3JCO5T_DO32FijATrT3L701的joatirKD7

7、7-a.av?畑百JOTj-4y(r473JW3aeaaeaeaaaeaaaeaeasstelaeasn 匸二_一 Arm -cr:v_ -gH_ _=- - m = * 口王 云 _=_:=- 6W-IGsu 規(guī)KE-iES f a urE K一E_ U mE p:rFlD Km_ fh-im- F:一r-k- KW = rWC!E二 FMFkhrl- r-FC-HES F -n- K;:三 14 十 M L- KizHES KZHI:v_ 二 K E_;:=- 懇 一E_ M -E二 Kirrur_ m-J i 門-=-A-11-:二1-二 AX-:X:1-: -:C-u=-：FPGA核心

8、部分，控制各模塊的工作三：系統(tǒng)軟件設(shè)計設(shè)計準(zhǔn)備功能仿真設(shè)計輸入 原理圖 硬件捕述語言 波形圖合劉線 粽分布 % 勺 化配局器件編稈四：系統(tǒng)調(diào)試軟件仿真：利用quartus2軟件將編寫好的程序進(jìn)行時序仿真，得到波形圖如下FT StirmmMOD Flow SfttingSiHulator占BO S-urrmar ，T竹| Sfflinga 畫暫 S-ifflUlafll 4 Smultflii fin 11-41 Uu 夕 爭MsagwbrmMDn WweWnnsSbBalil44bTaai-hf五課程設(shè)計總結(jié)通過這次課程設(shè)計，讓我們學(xué)會了如何應(yīng)用AD6這款軟件進(jìn)行原理圖與PCB的繪制，期間遇到

9、了很多困難，不過通過查 詢資料和咨詢老師，我們最后還是能夠基本上完成了任務(wù)。通 過這次課設(shè)，學(xué)會了很多東西，比如如何自己利用AD6繪制一個元器件，怎么利用 AD6進(jìn)行PCB正方面的設(shè)計，怎么布銅等 等。當(dāng)然只是通過這次課設(shè)我們也學(xué)會了團(tuán)隊合作的重要性， 組員之間分工明確，使得任務(wù)完成的更加輕松。總之，這次可 是讓我們受益匪淺，感謝學(xué)校給我們這次機(jī)會，更加感謝劉老 師的悉心指導(dǎo)！ 六參考文獻(xiàn)1、sopc-eda實驗指導(dǎo)書2、閻石.數(shù)字電子技術(shù)基礎(chǔ).北京：高等教育出版社,20063、AD6使用指導(dǎo)4、FPGA開發(fā)板使用說明書附錄：底板原理圖與PCB核心板原理圖與PCB-十3:59909程序代碼:l

10、ibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY seg70 ISPORT (elk:IN std_logie;rst:IN std_logie;dataout:OUT std_logie_veetor(7 DOWNTO 0);-各段數(shù)據(jù)輸出en:OUT stdo gic_vector(7 DOWNTO 0); -COM使能輸出END seg70;ARCHITECTURE arch OF seg70 ISsig nal cn t_

11、sca n : std_logic_vector(15 dow nto 0 );sig nal data4 : std_logic_vector(3 dow nto 0);sig nal dataout_xhdl1 : std_logic_vector(7 dow nto 0);sig nal en _xhdl : std_logic_vector(7 dow nto 0); begindataout=dataout_xhdl1;en=en _xhdl;process(clk,rst)beginif(rst=0)the nelsif(clkevent and clk=1)thencn t_sca n data4WHEN 0001=WHEN 001