FPGA課程設計FPGA通信模塊設計

1、m序列原理（20）m序列仿真（20）nco原理（20）nco仿真（20）綜合（10）格式（10）總分 fpga通信模塊設計專 業(yè)：通信工程學 號：20085415姓 名： fpga通信模塊設計1 現(xiàn)代數(shù)字信號處理隨著電子技術和集成電路技術的飛速發(fā)展，數(shù)字信號處理已廣泛應用于語音、圖像處理，通信和多媒體等領域中。傅立葉變換（dft）作為其數(shù)字信號處理中的基本運算，發(fā)揮著重要作用。特別是快速傅立葉變換（fft）算法的提出，減少了當n很大的時候dft的運算量，使得數(shù)字信號處理的實現(xiàn)和應用變得更加容易，因此對fft算法及其實現(xiàn)方法的研究具有很強的理論和現(xiàn)實意義，且實際價值不可估量。數(shù)字信號處理是利用計

2、算機或專專用處理設備，以數(shù)字形式對信號進行采集、變換、濾波、估值、增強、壓縮、識別等處理，以得到符合需要的信號形式。數(shù)字信號處理技術的實質就是將模擬信號或我們現(xiàn)實生活中的一些信號轉化為數(shù)字信號并對轉換后的數(shù)字信號進行相應的處理。數(shù)字信號處理是從20世紀60年代以來，隨著信息科學和計算機學科的高速發(fā)展而迅速發(fā)展起來的一門新興學科。70年代以來，隨著電子計算機、大規(guī)模集成電路、超大規(guī)模集成電路以及微處理器技術的迅猛發(fā)展，數(shù)字信號處理得到了飛速的發(fā)展，它的重要性日益在各個領域的應用中表現(xiàn)出來。早期的fpga設計大都是使用fpga供應商提供的設計軟件工具，進行門級設計。現(xiàn)在設計的一個特點是首先采用vh

3、dl語言進行電路描述，然后使用高層次的eda綜合工具進行綜合，最后使用fpga供應商提供的布局布線工具進行布局布線。要求在系統(tǒng)設計、綜合技巧等方面就要考慮fpga的特點。在代碼設計時，遵從vhdl描述一系統(tǒng)仿真一系統(tǒng)綜合一fpga實現(xiàn)這一高層次設計方法來完成系統(tǒng)的設計與實現(xiàn)。2 bpsk調制bpsk（二進制相移鍵控）是利用載波的相應變化來傳遞數(shù)字信息，具有抗噪聲性能好、易于產生、誤碼率低等優(yōu)點。bpsk調制在擴頻載波調制中是一種極重要的調制方式，它的抗干擾性及通頻帶的利用率均優(yōu)先于ask移幅鍵控和fsk移頻鍵控。因此，psk技術在高速數(shù)據(jù)傳輸中得到了十分廣泛的應用。bpsk框圖如下:圖1 bp

4、sk調制圖圖2 bpsk調制仿真圖i圖3 bpsk調制仿真圖ii3 m序列偽隨機信號既有隨機信號所具有的優(yōu)良的相關性，又有隨機信號所不具備的規(guī)律性。因此，偽隨機信號既易于從干擾信號中被識別和分離出來，又可以方便的產生和重復，其相關函數(shù)接近白噪聲的相關函數(shù)。偽隨機序列具備可重復性，可確定性，易于實現(xiàn)相關接受和匹配接受，故有很好的抗干擾性能。因此偽隨機序列在相關辨識、偽碼測距、導航、遙控測試和多址通訊等方面有廣泛的應用。長度線形移位寄存器序列（簡稱m序列），m序列是一類重要的偽隨機序列，最早應用于擴頻通信。3.1 m序列原理m序列是由帶線性反饋的移位寄存器產生的周期最長的一種序列，由反饋移位寄存器

5、的“和”、“異”、“或”門組成的環(huán)形計數(shù)器即可產生m序列。n級線性移位寄存器產生的非零周期序列的極小多項式為n次本原多項式，這樣的就是m序列，周期是。根據(jù)某一n次本原多項式和不同的初始狀態(tài)可以得到多個m序列，但它們只不過相差若干步位移，這些m序列稱作一個平移等價類。在全部n級m序列中，平移等價類的個數(shù)為，其中表示v的歐拉函數(shù)。可以通過對某一n級m序列進行采樣來獲得m序列其它所有的平移等價類（即求取全部的本原多項式）。3.2 m序列仿真圖圖4 m序列仿真圖4 nco4.1 nco原理數(shù)控振蕩器（nco)產生時間離散和幅度離散的正弦信號和余弦信號，典型情況下用在通信系統(tǒng)中，在i-q混頻器中用作正交

6、載波發(fā)生器，也常用在數(shù)字鎖相環(huán)中，在通信接收機中用于載波同步。nco還可作為頻移鍵控（fsk）或相移鍵控（psk）調制器，此時輸出信號的頻率或相位變化直接與輸入數(shù)據(jù)相對應。產生數(shù)字正弦信號的方法有很多種。通用的方法是在單位圓上累加相位增量產生角度位置，然后用累加相位值作為rom查找表的地址，完成從極坐標到笛卡爾坐標的轉換?？梢允褂贸朔ㄆ鳒p少rom的容量，對于給定的精度，乘法器的使用可以指數(shù)降低存儲器的使用量，但是需要更多的邏輯單元。產生數(shù)字正弦信號的另一個方法是使用坐標旋轉數(shù)字計算（cordic）算法確定正弦和余弦的值，cordic算法用累加器相位值作為輸入，然后通過一系列二進制移位和比較確定

7、對應角度的笛卡爾坐標。在所有的方法中，相位增量累加的頻率和輸入相位增量的大小直接決定正弦信號的頻率，而輸出信號的值用二進制補碼表示。nco生成的正弦信號用下列公式定義： (1)其中：t是時鐘周期，f0是由相位增量輸入值inc制輸出頻率，ffm是由頻率調制輸入值fm決定的頻率調制參數(shù)，fm是相位調制輸入值，dith是內部抖動相位值，n是幅值精度。對于給的相位增量inc，輸出頻率f0由下列公式決定： (2)其中：fclk是時鐘頻率，m是相位累加器精度。4.2 nco仿真圖圖5 nco仿真圖計數(shù)器源代碼/ quartus ii verilog template/ binary countermodu

8、le janet11(input clk, reset,input 9:0 k,output reg 9:0 cnt_out);/ reset if needed, or increment if counting is enabledalways (posedge clk or posedge reset)beginif (reset)cnt_out <= 0;else cnt_out <= cnt_out + k;endendmodulecos_rom源代碼module rom_cos (address,clock,q);input9:0 address;input clock

9、;output7:0 q;wire 7:0 sub_wire0;wire 7:0 q = sub_wire07:0;altsyncramaltsyncram_component (.clock0 (clock),.address_a (address),.q_a (sub_wire0),.aclr0 (1'b0),.aclr1 (1'b0),.address_b (1'b1),.addressstall_a (1'b0),.addressstall_b (1'b0),.byteena_a (1'b1),.byteena_b (1'b1),

10、.clock1 (1'b1),.clocken0 (1'b1),.clocken1 (1'b1),.clocken2 (1'b1),.clocken3 (1'b1),.data_a (81'b1),.data_b (1'b1),.eccstatus (),.q_b (),.rden_a (1'b1),.rden_b (1'b1),.wren_a (1'b0),.wren_b (1'b0);defparamaltsyncram_component.address_aclr_a = "none&quo

11、t;,altsyncram_component.clock_enable_input_a = "bypass",altsyncram_component.clock_enable_output_a = "bypass",altsyncram_component.init_file = "rom_cos.mif",altsyncram_ended_device_family = "cyclone iii",altsyncram_component.lpm_hint = "enable_runtime_mod=no",altsyncram_component.lpm_type = "altsyncram",altsyncram_component.numwords_a = 1024,altsyncram_component.operation_mode = "rom",altsyncram_component.outdata_aclr_a = "none&qu