畢業(yè)設(shè)計論文基于FPGA的數(shù)字低通濾波器

1、泉 州 師 范 學 院畢業(yè)論文（設(shè)計）題 目 基于fpga的數(shù)字低通濾波器 物理與信息工程 學 院 電子信息科學與技術(shù) 專 業(yè) 07級學生姓名 學 號 指導教師 職 稱 講師 完成日期 2011年4月 教務(wù)處 制基于fpga的數(shù)字低通濾波器物理信息工程學院 電子信息科學與技術(shù)專業(yè)指導老師：講師【摘要】：低通濾波器是讓某一頻率以下的信號分量通過，而對該頻率以上的信號分量大大抑制的電容、電感與電阻等器件的組合裝置。數(shù)字濾波器能夠滿足對于相位特性跟幅度的嚴格要求，能夠改善模擬濾波器無法解決的電壓和溫度漂移還有噪聲等問題。利用fpga，在quartus平臺上使用vhdl銀劍描述語言改變?yōu)V波器的系數(shù)和階

2、數(shù)，通過結(jié)合matlab工具軟件的輔助設(shè)計，使低通濾波器具有快速、靈活硬件資源損耗少?！娟P(guān)鍵詞】：fpga；matlab;數(shù)字濾波器；quartus目 錄1引言42 eda技術(shù)的主要內(nèi)容42.1大規(guī)?？删幊唐骷?2.2硬件描述語言42.3軟件開發(fā)工具42.4實驗開發(fā)系統(tǒng)53 fpga簡介54 matlab簡介65 數(shù)字濾波器的工作原理66低通濾波器的基本特性77用matltab設(shè)計低通濾波器87.1在matlab中進行仿真設(shè)計87.2運用quatus檢驗濾波效果107.3結(jié)果記錄148結(jié)束語16致謝16參考文獻：16附錄：181引言 隨著現(xiàn)在科學技術(shù)的高速發(fā)展，高精度集成電路的使用，生產(chǎn)力有了

3、大幅度的發(fā)展，快捷的eda工具，使用集成化設(shè)計環(huán)境，需要更快的速度來開發(fā)出質(zhì)量一流性能優(yōu)良的電子產(chǎn)品，這對于eda技術(shù)有了更高的要求了。未來的eda技術(shù)將在仿真、時序分析、集成電路自動測試、高速印刷電路板設(shè)計及開發(fā)操作平臺等方面取得新的突破，向著功能強大、簡單易學、使用方便的方向發(fā)展1。本次設(shè)計的基于fpga的數(shù)字低通濾波器是圍繞ep2c8q208c8芯片添加輸入和輸出電路而成的。用戶通過quartus進行編程、仿真、下載到芯片實現(xiàn)相應(yīng)的功能，簡單方便，具有很高的實用價值。2 eda技術(shù)的主要內(nèi)容eda (electronic design automation)是指利用計算機完成電子系統(tǒng)的設(shè)

4、計，以計算機和微電子技術(shù)為先導，匯集了計算機圖形學、邏輯學、微電子工藝和結(jié)構(gòu)學以及計算數(shù)學等多種計算機應(yīng)用學科最新成果的先進技術(shù)。eda技術(shù)一般包括以下四個方面：1.大規(guī)?？删幊踢壿嬈骷?硬件描述語言；3軟件開發(fā)工具；4實驗開發(fā)系統(tǒng)。2.1大規(guī)?？删幊唐骷删幊踢壿嬈骷╬ld）是一種由用戶變成以實現(xiàn)某種邏輯功能的新型邏輯器件。fpga和cpld器件的應(yīng)用廣泛，隨著eda技術(shù)的發(fā)展成為電子設(shè)計領(lǐng)域的重要角色。fpga包括可編程邏輯單元，可編程輸入/輸出單元和可編程連線三個部分；而cpld則包括可編程邏輯宏單元，可編程輸入/輸出單元和可編程內(nèi)部連線。他們的最明顯特點是高集成度、高速度和高可靠性

5、2。2.2硬件描述語言vhdl：在電子科技工程領(lǐng)域里，作為ieee的工業(yè)標準硬件描述語言，已成為通用的硬件描述語言。verilog:比較使用rtl級和門電路級的描述，綜合過程比vhdl簡單一點，在高級描述語言方面沒有vhdl好。2.3軟件開發(fā)工具當前比較流行的eda軟件工具有altera公司的quartus、lattice 公司的ispexpert、xilinx公司的foundation series。本次設(shè)計所用的軟件是quartus。quartus ii:支持原理圖、vhdl和verilog 語言文本文件以及波形與edif等格式的文件作為設(shè)計輸入，并支持這些文件的任意形式混合設(shè)計。它具有門

6、級仿真器，可以進行功能仿真和時序仿真，能夠產(chǎn)生精確的仿真結(jié)果。在適配之后，quartus ii生成供時序仿真用的edif、vhdl和verilog這三種不同格式的網(wǎng)表文件3。它使用便捷，是最易學易用的eda軟件，并支持主流的第三方eda工具，支持除apex20k系列之外所有的altera公司的fpga/cpld大規(guī)模邏輯器件4。2.4實驗開發(fā)系統(tǒng)提供芯片下載電路及eda實驗/開發(fā)的外圍資源，供硬件驗證用。一般有以下幾個： 在實驗中或者開發(fā)所需要的各種類型的基本信號發(fā)生模塊； cpldfpga輸出信息顯示模塊，例如發(fā)光管的顯示、數(shù)碼的顯示還有聲響指示； 監(jiān)控的程序模塊，提供電路重構(gòu)軟配置； 目標

7、芯片適配座。3 fpga簡介fpga（fieldprogrammable gate array）是現(xiàn)場可編程門陣列的簡稱，它是在pal、gal、cpld等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（asic）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。fpga采用了邏輯單元陣列l(wèi)ca（logic cell array）這樣一個概念，內(nèi)部包括可配置邏輯模塊clb（configurable logic block）、輸出輸入模塊iob（input output block）和內(nèi)部連線（interconnect）三個部分。fpga的

8、基本特點一般有以下幾個方面： 采用fpga設(shè)計asic電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片； fpga可做其它全定制或半定制asic電路的中試樣片；fpga內(nèi)部有豐富的觸發(fā)器和io引腳；fpga是asic電路中設(shè)計周期最短、風險最小、開發(fā)費用最低的器件之一；fpga采用高速chmos工藝，功耗低，可以與cmos、ttl電平兼容。一般來說，fpga芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一5。fpga是由存放在片內(nèi)ram中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的ram進行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 加電時，fpga芯片將eprom中數(shù)據(jù)讀入

9、片內(nèi)編程ram中，配置完成后，fpga進入工作狀態(tài)。掉電后，fpga恢復成白片，內(nèi)部邏輯關(guān)系消失，因此，fpga能夠反復使用。fpga的編程無須專用的fpga編程器，只須用通用的eprom、prom編程器即可。當需要修改fpga功能時，只需換一片eprom即可。這樣，同一片fpga，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，fpga的使用非常靈活。4 matlab簡介matlab 是美國mathworks公司出品的商業(yè)數(shù)學軟件，用于算法開發(fā)、數(shù)據(jù)可視化、數(shù)據(jù)分析以及數(shù)值計算的高級技術(shù)計算語言和交互式環(huán)境，主要包括matlab和simulink兩大部分。matlab一般可以用來做數(shù)值分析、數(shù)

10、值和符號計算、控制系統(tǒng)的設(shè)計與仿真、工程與科學繪圖、財務(wù)與金融工程、通訊系統(tǒng)設(shè)計與仿真、數(shù)字圖像處理技術(shù)等。5 數(shù)字濾波器的工作原理數(shù)字濾波器一般包括無限沖激響應(yīng)（iir）系統(tǒng)和有限沖激響應(yīng)（fir)系統(tǒng)。假設(shè)輸入序列是x(n)，離散或者數(shù)字濾波器對單位的抽樣序列的響應(yīng)為h(n)。在時域離散信號里面和系統(tǒng)中起的作用是和單位沖激函數(shù)在時域連續(xù)信號和系統(tǒng)中所起的作用是一樣的。如下圖1所示。y(n)數(shù)字濾波器h(n),h(z)x(n)y(z)x(z) 圖1 數(shù)字濾波器原理數(shù)字濾波器的序列y(n)是這兩個序列的離散卷積，即 兩個序列卷積的z變換等于個自z變換的乘積，即 y(z)=h(z)x(z)用代入

11、上式，t為抽樣周期，可得 y()=h()x()式中x()和y()分別為數(shù)字濾波器輸入序列和輸出序列的頻譜，h()是單位抽樣序列響應(yīng)h(n)的頻譜。因此輸入序列的頻譜x()經(jīng)過濾波后，變?yōu)閔()x()，按照x()的特點和處理信號的目的，選取適當?shù)膆()使得濾波后的h()x()符合所需要的要求。6低通濾波器的基本特性數(shù)字濾波器的差分方程表示為：系統(tǒng)函數(shù)為數(shù)字濾波器的特性通常用頻率響應(yīng)函數(shù)來描述的。本次設(shè)計用的是低通數(shù)字濾波器如下圖2所示。f 圖2 低通濾波器的頻譜7用matltab設(shè)計低通濾波器當前數(shù)字濾波器有很多現(xiàn)成的高級語言設(shè)計程序，但是因為運用matlab可以使得數(shù)字濾波的研究和應(yīng)用更直觀便

12、捷還有高效率。它具有融合計算、可視化、程序設(shè)計的一個交互式的環(huán)境，可以使得我們更直觀而且更方便的進行研究和應(yīng)用。7.1在matlab中進行仿真設(shè)計在利用matlab設(shè)計低通濾波器時，通過利用fdafool工具可以非常方便的設(shè)計出數(shù)字低通濾波器，設(shè)計過程比較簡單，編寫的程序也不會很長，是很容易設(shè)計出來的。fdafool是matlab中的一種圖形用戶工具，可以為設(shè)計提供一個綜合簡便的圖形用戶界面。本次設(shè)計的低通濾波器的指標為：模擬信號采樣頻率fs=3.1khz,通帶截止頻率fpass=0.8khz,阻帶截止頻率fstop=1.2khz，在圖3界面中設(shè)置好各項參數(shù)，選擇fir的equiripple濾

13、波器，然后點擊design filter，就可以得到所設(shè)計濾波器的模型。從圖中可以觀察其幅度響應(yīng)、相位響應(yīng)，也可以觀察到脈沖響應(yīng)、階躍響應(yīng)、濾波器的零極點繪制圖和系統(tǒng)函數(shù)的各個系數(shù)等指標。然后點擊targets選項中的generatehdl,會出現(xiàn)如圖4的界面。將filter target language設(shè)置為verilog。點擊ok就生成對位的文件，可以用quartus軟件打開以上文件進行編譯、綜合，最后將其下載到fpga中即可實現(xiàn)低通濾波器的功能。 圖3 fdatool界面 圖4 genetate hdl界面7.2運用quatus檢驗濾波效果用quartus打開設(shè)計好的文件如圖5所示。

14、圖5 fire原理圖各個引腳鎖定如圖6所示。 圖6 各引腳鎖定圖圖5中運用的a/d轉(zhuǎn)換模塊是tlc549，d/a轉(zhuǎn)換模塊為tlc5615 圖7 tlc549的引腳圖 tlc各引腳功能如下【6】： ref：正基準電壓輸入端，2.5vrefvcc0.1。 ref：負基準電壓輸入端，-.1ref，且要求ref-ref。analog in：模擬信號輸入端，analog in，當analog inref電壓時，轉(zhuǎn)換結(jié)果為全“”()，analog inref-電壓時，轉(zhuǎn)換結(jié)果為全“”(00)。 cs：芯片選擇輸入端，要求輸入高電平vin，輸入低電平vin0.8v。data out：轉(zhuǎn)換結(jié)果數(shù)據(jù)串行輸出端，

15、與電平兼容，輸出時高位在前，低位在后。i/o clock：外接輸入輸出時鐘輸入端，同于同步芯片的輸入輸出操作，無需與芯片內(nèi)部系統(tǒng)時鐘同步。 vcc：系統(tǒng)電源3vvcc6v。 圖8 tlc5615引腳圖引腳功能說明如下【7】：腳1din：串行數(shù)據(jù)輸入端；腳2sclk：串行時鐘輸入端；腳3cs：芯片選用通端，低電平有效；腳4dout：用于級聯(lián)時的串行數(shù)據(jù)輸出端；腳5agnd：模擬地；腳6refin：基準電壓輸入端；腳7out：dac模擬電壓輸出端；腳8vdd：正電源端。tlc549和tlc5615的程序見附錄。將之前用matlab生成的文件中的一段程序（如圖10）加進去fir2.v程序里。 圖9

16、matlab生成文件圖的一部分因為后半端與前半段是對稱的，只取一半。然后編譯一下fir2.v文件，然后create symbol files for current files.就會出現(xiàn)圖5所示。再將fire.bdf置頂編譯，下載到電路板上，電路板如圖9所示。電路板跟函數(shù)信號發(fā)生器和示波器連接，我們可以觀察示波器上的圖形如圖10、圖11。 圖10 173hz時的波形圖 圖11截止頻率時候的波形圖 7.3結(jié)果記錄通過調(diào)節(jié)函數(shù)信號發(fā)生器輸入不一樣頻率的波，來記錄數(shù)據(jù)。所記錄的數(shù)據(jù)如下圖12所示。 圖12 數(shù)據(jù)記錄 8結(jié)束語 本次設(shè)計運用可編輯邏輯器件fpga結(jié)合tlc549、tlc5615等芯片，

17、用verilog語言,實現(xiàn)了數(shù)字低通濾波器。通過這次設(shè)計我在濾波器原理上有了更深的了解，掌握了用matlab來實現(xiàn)低通濾波器的仿真設(shè)計，在c語言的基礎(chǔ)上重新學習了一門新的語言，還有學會用quartus編譯下載到芯片，實現(xiàn)對應(yīng)的功能。對于以后工作中用到次軟件有了一定的基礎(chǔ)。致謝在本次設(shè)計中，吳老師為我們提供了實驗室，以便能夠盡快完成畢業(yè)設(shè)計，在設(shè)計中經(jīng)常過來指導，還有解答在設(shè)計中遇到的問題，非常感謝吳老師的關(guān)心和幫助還有給過我建議的同學，使得我能夠按時完成畢業(yè)設(shè)計。再一次表示對他們的深深的謝意。參考文獻：1.丁嘉. 基于cpld的開發(fā)板設(shè)計與實現(xiàn)j.寧波大紅鷹職業(yè)技術(shù)學院學報,2006,2(2)

18、.2.劉愛榮，王振成.eda技術(shù)與cpld/fpga開發(fā)應(yīng)用簡明教程.北京：清華大學出版社，2007.3 侯伯亨，顧新.vhdl硬件描述語言與數(shù)字邏輯電路設(shè)計m.西安：西安電子科技大學出版，1999：54-56.4. 徐志軍，大規(guī)模可編程邏輯器件及其應(yīng)用m.成都：電子科技大學出版社，2000.5.樂春峽，王雁平.基于fpga的任意波形發(fā)生器j.現(xiàn)代電子技術(shù)，2008（01）：51-53.6陳麗娟，陳家勝.a/d tlc549和水溫水位測量實用電路設(shè)計,微計算機信息，2005（10).7tlc5615串行數(shù)模轉(zhuǎn)換器在開關(guān)電源中的應(yīng)用方案，21世紀電子網(wǎng)，2011（03）.fpga-based w

19、ave digital lowpass filter designinstitute of physics and information engineeringelectronic information science and technologyzhikai zhou 070303025lecturer zhiwei wu【abstract】low-pass filter is to let some frequency signal components below, and on this frequency by more signal components of capacita

20、nce inductance and greatly restrain devices such as combination device resistance.digital filter can meet with range for phase characteristic of strict requirement, can improve simulation filter cannot solve voltage and temperature drift and noise etc.in quartus platform using the fpga, silver sword

21、 use vhdl language change filter coefficients describing and order number, by combining matlab tool software aided design, make low-pass filter is fast flexible hardware resource depletion less.【keywords】fpga；matlab;digital filters；quartus附錄：tlc549模塊的程序如下：module tlc549(clk,rst,data_out,adc_flag,spi_

22、clk,spi_data,spi_cs);inputclk,rst;output7:0data_out;/adc數(shù)據(jù)輸出outputadc_flag;/adc轉(zhuǎn)換完成outputspi_clk,spi_cs;inputspi_data;/spi總線/+/ 分頻開始/+regadc_clk;reg3:0adc_clk_cont;always(posedge clk or negedge rst)/25m 24分頻beginif(!rst)/0.96usbeginadc_clk_cont<=0;adc_clk<=0;endelsebeginif(adc_clk_cont=4'd

23、11)beginadc_clk<=adc_clk;adc_clk_cont<=0;endelseadc_clk_cont<=adc_clk_cont+1'b1;endend/-/ 分頻 結(jié)束/-/+/ adc轉(zhuǎn)換開始/+reg adc_flag;wire7:0data_out;reg7:0spi_buff;/spi緩存reg2:0spi_cont;/spi計數(shù)器reg1:0state;/輸出狀態(tài)機寄存器regspi_cs;/spi選擇wire spi_clk;/spi時鐘regspi_clk_mask;reg23:0samprate_counter;assign sp

24、i_clk = spi_clk_mask ? 1'b0 : adc_clk; assignata_out=spi_buff;always(posedge adc_clk or negedge rst)beginif(!rst)beginsamprate_counter<=0;state<=0;spi_clk_mask<=1;spi_cont<=0;spi_buff<=0;adc_flag<=0;spi_cs<=0;endelsebeginif(samprate_counter>=24'd30) samprate_counter&l

25、t;=0;else samprate_counter<=samprate_counter+1'b1;case(state)2'd0:/start convertingbeginspi_clk_mask<=0;spi_buff0<=spi_data;spi_buff7:1<=spi_buff6:0;spi_cont<=spi_cont+1'b1;if(spi_cont=3'd7) beginadc_flag<=1;state<=2'd1;endend2'd1: beginspi_cs<=1;spi_c

26、lk_mask<=1;adc_flag<=0;if(samprate_counter=24'd25)/17usbeginstate<=2'd2;endend2'd2:beginspi_cs<=0;spi_cont<=0;if(samprate_counter=24'd0)beginstate<=2'd0;endenddefault: begin spi_cs<=0;adc_flag<=0;spi_clk_mask<=1;samprate_counter<=0;spi_cont<=0;sta

27、te<=2'd0;endendcaseendend/-/ adc轉(zhuǎn)換 結(jié)束/-endmoduletlc5615的程序如下：module tlc5615(clk,rst,data_in,dac_start,spi_clk,spi_data,spi_cs);input clk,rst;input 9:0data_in;/dac數(shù)據(jù)輸入input dac_start;/dac開始轉(zhuǎn)換outputspi_clk,spi_data,spi_cs;/spi總線/+/ 分頻開始/+reg spi_clk;/spi時鐘always(posedge clk or negedge rst)/25m二

28、分頻beginif(!rst)beginspi_clk<=0;endelsebeginspi_clk<=spi_clk;endend/-/ 分頻 結(jié)束/-/+/ dac轉(zhuǎn)換開始/+reg15:0spi_buff;/spi輸出緩存reg3:0spi_cont;/spi輸出計數(shù)器reg1:0state;/輸出狀態(tài)機寄存器regspi_cs;/spi選擇wire spi_data;assignspi_data=spi_buff15;/spi數(shù)據(jù)always(negedge spi_clk or negedge rst)beginif(!rst)beginspi_buff<=0;sp

29、i_cont<=0;state<=0;spi_cs<=1;endelsebegincase(state)2'd0:beginif(dac_start)/開始轉(zhuǎn)換把數(shù)據(jù)放入buff，進入第二個狀態(tài)beginspi_buff15:12<=4'b0000;spi_buff11:2<=data_in;spi_buff1:0<=2'b00;spi_cont<=0;spi_cs<=0;state<=2'd1;endend 2'd1:beginspi_buff15:1<=spi_buff14:0;/右移輸出，

30、輸出16個進入第三個狀態(tài)spi_cont<=spi_cont+1'b1;if(spi_cont=4'd14)state<=2'd2;enddefault:begin spi_cs<=1;/輸出完成，進入第一個狀態(tài)if(dac_start)state<=2'd0;endendcaseendend/-/ dac轉(zhuǎn)換 結(jié)束/-endmodule濾波程序：module fir2(out,x,clk,star);input star;output9:0 out;input7:0 x;input clk;reg7:0 x1,x2,x3,x4,x5,x

31、6,x7,x8,x9,x10,x11,x12,x13,x14,x15,x16,x17,x18,x19,x20,x21,x22,x23,x24,x25,x26,x27,x28,x29,x30;reg7:0 s1,s2,s3,s4,s5,s6,s7,s8,s9,s10,s11,s12,s13,s14,s15;wire25:0 yfirst,ysecond,ythird,yfourth,y5,y6,y7,y8,y9,y10,y11,y12,y13,y14,y15;reg9:0 out;reg25:0 out1,out2,out3,out4;/定義濾波器系數(shù)parameter signed 15:0

32、coeff1 = 16'b0000000000100000; /sfix16_en15 parameter signed 15:0 coeff2 = 16'b0000000001011011; /sfix16_en15 parameter signed 15:0 coeff3 = 16'b1111111101101011; /sfix16_en15 parameter signed 15:0 coeff4 = 16'b1111111111100010; /sfix16_en15 parameter signed 15:0 coeff5 = 16'b000

33、0000101001010; /sfix16_en15 parameter signed 15:0 coeff6 = 16'b1111111100000011; /sfix16_en15 parameter signed 15:0 coeff7 = 16'b1111111010001000; /sfix16_en15 parameter signed 15:0 coeff8 = 16'b0000001100011100; /sfix16_en15 parameter signed 15:0 coeff9 = 16'b1111111110111110; /sfix

34、16_en15 parameter signed 15:0 coeff10 = 16'b1111101011010001; /sfix16_en15 parameter signed 15:0 coeff11 = 16'b0000010101000001; /sfix16_en15 parameter signed 15:0 coeff12 = 16'b0000010010010000; /sfix16_en15 parameter signed 15:0 coeff13 = 16'b1111000010100100; /sfix16_en15 parameter signed 15:0 coeff14 = 16'b0000011010111010; /sfix16_en15 parameter signed 15:0 coeff15 = 16'b0100001010110101; /sfix16_en15 always(posedge star) begin /該begin-end語句塊實現(xiàn)濾波器的延時處理,8級緩存 x1 <= x; x2 <= x1; x3 <= x2; x4 <= x3; x5