電子技術(shù)基礎(chǔ)課程設(shè)計智能洗衣機控制器

1、2008-2009學年度第一學期電子技術(shù)基礎(chǔ)課程設(shè)計智能洗衣機控制器院 系： 控制科學與工程系 專 業(yè)： 自動化 班 級： 0606班 姓 名： * 學 號： * 指導教師： 課程設(shè)計名稱智能洗衣機控制器的設(shè)計設(shè)計內(nèi)容及要求 設(shè)計一個智能洗衣機控制器，能夠?qū)崿F(xiàn)洗衣，漂洗和脫水的功能。 要求能夠使用按鍵模擬對洗衣機的控制，能夠設(shè)置工作模式，為了便于觀察，將洗衣機設(shè)定的工作模式(15)和整個過程所剩的工作時間用數(shù)碼管顯示出來(時間分辨率為1分鐘)，能夠?qū)⑾匆聶C當前所處的狀態(tài)（注水，洗衣，排水，甩干）用發(fā)光管或者數(shù)碼管顯示出來?！灸Ｊ?】： 洗衣模式強力洗（ 洗衣30分鐘）【模式2】 ：洗衣模式普通

2、洗 （洗衣20分鐘）【模式3】 ：洗衣模式輕柔洗（洗衣10分鐘）【模式4】 ：漂洗模式【模式5】 ：甩干模式注：在以上5個模式中，每次注水1分鐘，漂洗5分鐘，排水1分鐘,甩干1分鐘，模式13的洗衣時間如上所示，具體的洗衣步驟如下：【模式13】：注水->洗衣->排水->甩干->注水->漂洗->排水->甩干->注水->漂洗->排水->甩干。【模式4】：注水->漂洗->排水->甩干->注水->漂洗->排水->甩干?！灸Ｊ?】：甩干?！疽蟆浚簩崿F(xiàn)邏輯控制過程，可以選擇性的加入注水口無水報警等人

3、性化的狀態(tài)提示，操作完畢使用蜂鳴器鳴叫兩秒提示。 畫出洗衣機控制器的狀態(tài)機，寫出狀態(tài)編碼方案。 用verilog語言對設(shè)計進行描述，設(shè)計一個測試方案，并能夠下載到實驗板上調(diào)試成功。 寫出設(shè)計性實驗報告，并打印各層次的源文件和仿真波形，然后作簡要說明。 并談?wù)劥舜螌嶒灥氖斋@、感想及建議系統(tǒng)設(shè)計1 系統(tǒng)框圖與說明 本次設(shè)計的重點在于智能控制器狀態(tài)之間轉(zhuǎn)換的條件和關(guān)系，并且在此基礎(chǔ)上輸出相應(yīng)的顯示。輸出控制電路時序控制電路譯碼器數(shù)碼顯示圖一 系統(tǒng)結(jié)構(gòu)框圖 pause warn發(fā)送端 reset mode1 mode2 mode3 mode4 mode5輸入端口描述reset：復(fù)位mode1-5：模式

4、選擇pause：暫停啟動warn：報警2狀態(tài)轉(zhuǎn)換圖 洗衣機共分為5個模式，4個狀態(tài)。模式分別為mode1強力洗，mode2普通洗，mode3輕柔洗，mode4漂洗，mode5甩干；狀態(tài)分別為state0注水，state1洗衣，state2排水，state3甩干。 另外，為使洗衣機增添功能，添加了兩個個狀態(tài)，一個為初始狀態(tài)state00，另一個為cloze，即為洗衣完成時的狀態(tài)。state0state1state2state3clozestate00圖二 狀態(tài)轉(zhuǎn)換圖3 輸入輸出設(shè)計（按鍵，數(shù)碼管，發(fā)光管，蜂鳴器） 控制器設(shè)定有8個按鍵，其中5個為選擇模式的按鈕，另外一個則是控制器的復(fù)位鍵rese

5、t。當按下reset的時候，控制器回復(fù)到初始狀態(tài)。還有一個是表示無水時的傳感信號，最后一個則是增加的控制洗衣機暫停和再啟動的按鍵。 輸出數(shù)碼管也有6個，其中兩個分別顯示控制器當前狀態(tài)和模式，另外四個用來表示當前狀態(tài)所剩余時間。 發(fā)光二極管設(shè)定了兩個，其中一個表示洗衣機水箱無水時的報警顯示，另一個是表示洗衣完成時的顯示。相應(yīng)的，在這兩個發(fā)光管亮起時，蜂鳴器發(fā)出聲音。系統(tǒng)仿真1 各工作模式仿真波形圖三 mode1狀態(tài)轉(zhuǎn)換圖四 mode2狀態(tài)轉(zhuǎn)換圖五 mode3狀態(tài)轉(zhuǎn)換圖六 mode4狀態(tài)轉(zhuǎn)換圖七 mode5狀態(tài)轉(zhuǎn)換圖八 mode4中由注水向洗衣狀態(tài)轉(zhuǎn)換時細節(jié)顯示實驗總結(jié)1 心得體會本學期電子課程設(shè)

6、計以老師多個命題，學生自由選擇命題的形式進行。趣味性強，同時也可以學到很多東西。我們認為，在這學期的課設(shè)中，在收獲知識的同時，還收獲了閱歷，收獲了成熟，在此過程中，我們通過查找大量資料，請教老師，以及不懈的努力，不僅培養(yǎng)了獨立思考、動手操作的能力，在各種其它能力上也都有了提高。更重要的是，在課設(shè)過程中，我們學會了很多學習的方法。而這是日后最實用的，真的是受益匪淺。要面對社會的挑戰(zhàn)，只有不斷的學習、實踐，再學習、再實踐。我們采用verilog語言作為執(zhí)行核心，通過了種從無到有，從不會到自由運用的過程。在某種意義上說，這是一種鍛煉，一種知識的積累，能力的提高。完全可以把這個當作基礎(chǔ)東西，只有掌握了

7、這些最基礎(chǔ)的，才可以更進一步，取得更好的成績。很少有人會一步登天吧。永不言棄才是最重要的。 而且，這對于我們的將來也有很大的幫助。以后，不管有多苦，我想我們都能變苦為樂，找尋有趣的事情，發(fā)現(xiàn)其中珍貴的事情。就像中國提倡的艱苦奮斗一樣，我們都可以在實驗結(jié)束之后變的更加成熟，會面對需要面對的事情。 本次課程設(shè)計雖然結(jié)束了，卻留下了很多遺憾，因為由于時間的緊缺和課程的繁忙，并沒有做到最好，但是，最起碼我們沒有放棄，它是我們的驕傲！相信以后我們會以更加積極地態(tài)度對待我們的學習、對待我們的生活。我們的激情永遠不會結(jié)束，相反，我們會更加努力，努力的去彌補自己的缺點，發(fā)展自己的優(yōu)點，去充實自己，只有在了解了

8、自己的長短之后，我們會更加珍惜擁有的，更加努力的去完善它，增進它。只有不斷的測試自己，挑戰(zhàn)自己，才能擁有更多的成功和快樂！to us, happiness equals success! 快樂至上，享受過程，而不是結(jié)果！認真對待每一個實驗，珍惜每一分一秒，學到最多的知識和方法，鍛煉自己的能力，這個是我們在實時測量技術(shù)試驗上學到的最重要的東西，也是以后都將受益匪淺的！2 功能擴展洗衣機設(shè)定了啟動，暫停和在啟動功能，在運用時顯得更為人性化。附錄：源程序module auto_con(clk,clk2,clr,out,sel,mode,warn,speak,ts1,ts2,tm1,tm2,ledw,

9、ledf);input clk,clr,clk2,warn;input4:0 sel;output3:0 out;output speak,ledw,ledf;output3:0 mode;reg3:0 mode;reg ledw,ledf;reg3:0 out;reg3:0 state;reg1:0 step;output3:0 ts1,ts2,tm1,tm2;reg3:0 ts1,ts2,tm1,tm2;wire fin;wire speak;reg flag;parameter state0=4'b0001,state1=4'b0010,/*狀態(tài)編碼，采用二進制編碼方式*

10、/ state2=4'b0011,state3=4'b0100, state11=4'b0110,state12=4'b0111, state13=4'b1000,cloze=4'b0101, state00=4'b0000;assign fin=(ts2=0) & (ts1=0) & (tm2=0) & (tm1=0);assign speak=(warn|(state=cloze)&clk2;/*蜂鳴器信號*/always (posedge clk)/*該進程定義起始方式*/begin case(sel

11、)5'b00001:mode<=4'b0001;/*模式編碼，采用二進制編碼方式*/5'b00010:mode<=4'b0010;5'b00100:mode<=4'b0011;5'b01000:mode<=4'b0100;5'b10000:mode<=4'b0101;default: mode<=4'b0000;endcaseif(state=cloze)ledf <= 1'b1;/*洗衣完成時發(fā)光管發(fā)光*/elseledf <= 1'b0;l

12、edw <= warn;/*無水報警時發(fā)光管發(fā)光*/begin if(ts2!=0)/*該部分控制倒計時*/ ts2 <= ts2 - 4'd1; else if(ts2=0 & ts1 != 0) begin ts2 <=4'd9; ts1 <= ts1-4'd1; end else if(ts2=0 & ts1=0 & tm2!=0) begin ts2 <= 4'd9; ts1 <= 4'd5; tm2 <= tm2 - 4'd1; end else if(ts2=0 &am

13、p; ts1=0 & tm2=0 & tm1!=0) begin ts2 <= 4'd9; ts1 <= 4'd5; tm2 <= 4'd9; tm1 <= tm1 - 4'd1; endendif(clr)beginstate<=state00;flag<=1'b0;step<=2'b00;tm1<=0;tm2<=0;ts1<=0;ts2<=0;endif(fin)case(sel)/*該進程控制各模式狀態(tài)之間的轉(zhuǎn)換*/5'b00001:case(stat

14、e)/*mode1的狀態(tài)轉(zhuǎn)換*/state00:begintm1<=0;tm2<=0;ts1<=5;ts2<=9;state<=4'b0001;endstate0:beginif(flag=0)begintm1<=2;tm2<=9;ts1<=5;ts2<=9;state<=4'b0110;flag<=1'b1;endelsebegintm1<=0;tm2<=4;ts1<=5;ts2<=9;state<=4'b0010;endend4'b0110:begintm

15、1<=0;tm2<=0;ts1<=5;ts2<=9;state<=4'b0011;end4'b0010:begintm1<=0;tm2<=0;ts1<=5;ts2<=9;state<=4'b0011;end4'b0011:begintm1<=0;tm2<=0;ts1<=5;ts2<=9;state<=4'b0100;end4'b0100:beginif(step=2'b10)state<=cloze;elsebegintm1<=0;tm2

16、<=0;ts1<=5;ts2<=9;state<=state0;step<=step+2'b1;endenddefault:state<=cloze;endcase5'b00010:case(state)/*mode2的狀態(tài)轉(zhuǎn)換*/state00:begintm1<=0;tm2<=0;ts1<=5;ts2<=9;state<=4'b0001;endstate0:beginif(flag=0)begintm1<=1;tm2<=9;ts1<=5;ts2<=9;state<=4&#

17、39;b0111;flag<=1'b1;endelsebegintm1<=0;tm2<=4;ts1<=5;ts2<=9;state<=4'b0010;end end4'b0111:begintm1<=0;tm2<=0;ts1<=5;ts2<=9;state<=4'b0011;end4'b0010:begintm1<=0;tm2<=0;ts1<=5;ts2<=9;state<=4'b0011;end4'b0011:begintm1<=0;t

18、m2<=0;ts1<=5;ts2<=9;state<=4'b0100;end4'b0100:beginif(step=2'b10)state<=cloze;elsebegintm1<=0;tm2<=0;ts1<=5;ts2<=9;state<=state0;step<=step+2'b1;endenddefault:state<=cloze;endcase5'b00100:case(state)/*mode3的狀態(tài)轉(zhuǎn)換*/state00:begintm1<=0;tm2<=

19、0;ts1<=5;ts2<=9;state<=4'b0001;endstate0:beginif(flag=0)begintm1<=0;tm2<=9;ts1<=5;ts2<=9;state<=4'b1000;flag<=1'b1;endelsebegintm1<=0;tm2<=4;ts1<=5;ts2<=9;state<=4'b0010;endend4'b1000:begintm1<=0;tm2<=0;ts1<=5;ts2<=9;state<

20、=4'b0011;end4'b0010:begintm1<=0;tm2<=0;ts1<=5;ts2<=9;state<=4'b0011;end4'b0011:begintm1<=0;tm2<=0;ts1<=5;ts2<=9;state<=4'b0100;end4'b0100:beginif(step=2'b10)state<=cloze;elsebegintm1<=0;tm2<=0;ts1<=5;ts2<=9;state<=state0;ste

21、p<=step+2'b1;endenddefault:state<=cloze;endcase 5'b01000:begin/*mode4的狀態(tài)轉(zhuǎn)換*/case(state)4'b0000:begintm1<=0;tm2<=0;ts1<=5;ts2<=9; state<=state+4'b0001; end4'b0001:begintm1<=0;tm2<=4;ts1<=5;ts2<=9; state<=state+4'b0001;end4'b0010:begintm1<=0;tm2<=0;ts1<=5;ts2<=9; state<=state+4'b0001;end4'b0011:begintm1<=0;tm2<=0;ts1<=5;ts2<=9; state<=state+4'b0001;end4'b0100: beginif(flag=0) begintm1<=0;tm2<=0;ts1&