計(jì)算機(jī)組成原理 多層次的存儲(chǔ)器

1、計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理武漢科技大學(xué)武漢科技大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院第三章第三章 多層次的存儲(chǔ)器多層次的存儲(chǔ)器n本章內(nèi)容本章內(nèi)容3.1 存儲(chǔ)器概述存儲(chǔ)器概述3.2 SRAM存儲(chǔ)器存儲(chǔ)器3.3 DRAM存儲(chǔ)器存儲(chǔ)器3.4 只讀存儲(chǔ)器和閃速存儲(chǔ)器只讀存儲(chǔ)器和閃速存儲(chǔ)器3.5 并行存儲(chǔ)器并行存儲(chǔ)器3.6 Cache存儲(chǔ)器存儲(chǔ)器3.7 虛擬存儲(chǔ)器虛擬存儲(chǔ)器3.8 奔騰系列機(jī)奔騰系列機(jī)(IA-32體系結(jié)構(gòu)體系結(jié)構(gòu))的虛存組織的虛存組織3.1 存儲(chǔ)器概述存儲(chǔ)器概述3.1.1 3.1.1 存儲(chǔ)器的分類存儲(chǔ)器的分類半導(dǎo)體器件半導(dǎo)體器件磁性材料磁性材料磁表面存儲(chǔ)器磁表面存儲(chǔ)器( (磁盤、

2、磁帶磁盤、磁帶) )光材料光材料光盤光盤雙極型雙極型MOSMOS型型1. 1. 按存儲(chǔ)介質(zhì)分按存儲(chǔ)介質(zhì)分2. 2. 按存取方式分按存取方式分 隨機(jī)存儲(chǔ)器：隨機(jī)存儲(chǔ)器：如半導(dǎo)體存儲(chǔ)器如半導(dǎo)體存儲(chǔ)器順序存儲(chǔ)器：順序存儲(chǔ)器：如磁帶如磁帶半順序存儲(chǔ)器：半順序存儲(chǔ)器：如磁盤、光盤如磁盤、光盤存儲(chǔ)位元、存儲(chǔ)單元、存儲(chǔ)器存儲(chǔ)位元、存儲(chǔ)單元、存儲(chǔ)器目錄目錄4. 4. 按信息易失性分按信息易失性分 3. 3. 按存儲(chǔ)內(nèi)容的可變性分按存儲(chǔ)內(nèi)容的可變性分( (半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類) )只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM)(ROM)隨機(jī)讀寫存儲(chǔ)器隨機(jī)讀寫存儲(chǔ)器(RAM)(RAM)易失性存儲(chǔ)器易失性存儲(chǔ)器：斷

3、電后信息消失斷電后信息消失( (如如RAM)RAM)非易失性存儲(chǔ)器：非易失性存儲(chǔ)器：斷電后仍能保存信息斷電后仍能保存信息( (如磁盤如磁盤) )5. 5. 按在系統(tǒng)中的作用分按在系統(tǒng)中的作用分 MROMPROMEPROMEEPROMSRAMDRAM控制存儲(chǔ)器控制存儲(chǔ)器高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器主存儲(chǔ)器主存儲(chǔ)器輔助輔助( (外外) )存儲(chǔ)器存儲(chǔ)器閃速存儲(chǔ)器閃速存儲(chǔ)器(FLASH)(FLASH)NAND FLASHNOR FLASH不可變或條件可變條件可變可變內(nèi)存儲(chǔ)器內(nèi)存儲(chǔ)器(CPU(CPU可直接訪問可直接訪問) ) 半導(dǎo)體存儲(chǔ)器類型半導(dǎo)體存儲(chǔ)器類型存儲(chǔ)器類型存儲(chǔ)器類型種類種類可擦除性可擦除性寫

4、機(jī)制寫機(jī)制 易失性易失性隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAM讀讀-寫存儲(chǔ)器寫存儲(chǔ)器電，字節(jié)級(jí)電，字節(jié)級(jí)電電易失易失只讀存儲(chǔ)器只讀存儲(chǔ)器ROM一次編程只一次編程只讀存儲(chǔ)器讀存儲(chǔ)器不能不能掩模掩模非易失非易失可編程可編程PROM電電光擦可編程光擦可編程EPROM多次編程只多次編程只讀存儲(chǔ)器讀存儲(chǔ)器紫外線，芯片級(jí)紫外線，芯片級(jí)電擦可編程電擦可編程EEPROM電，字節(jié)級(jí)電，字節(jié)級(jí)閃速存儲(chǔ)器閃速存儲(chǔ)器電，塊級(jí)電，塊級(jí)3.1.2 存儲(chǔ)器的分級(jí)存儲(chǔ)器的分級(jí) 設(shè)計(jì)存儲(chǔ)器體系結(jié)構(gòu)時(shí)應(yīng)考慮設(shè)計(jì)存儲(chǔ)器體系結(jié)構(gòu)時(shí)應(yīng)考慮容量、速度和成本容量、速度和成本n高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器(cache)(cache)高速小容量高

5、速小容量半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器n主存儲(chǔ)器主存儲(chǔ)器( (主存主存) )存放計(jì)算機(jī)運(yùn)行期存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)；采用間的大量程序和數(shù)據(jù)；采用MOSMOS半導(dǎo)體半導(dǎo)體存儲(chǔ)器構(gòu)成存儲(chǔ)器構(gòu)成n外存儲(chǔ)器外存儲(chǔ)器( (外存外存) )大容量輔助存儲(chǔ)器大容量輔助存儲(chǔ)器n各級(jí)存儲(chǔ)器之間的關(guān)系各級(jí)存儲(chǔ)器之間的關(guān)系3.1.2 存儲(chǔ)器分級(jí)結(jié)構(gòu)存儲(chǔ)器分級(jí)結(jié)構(gòu)CPU外存外存(輔存輔存)寄存器寄存器高速緩沖高速緩沖存儲(chǔ)器存儲(chǔ)器主存主存主機(jī)主機(jī)3.1.3 主存儲(chǔ)器的技術(shù)指標(biāo)主存儲(chǔ)器的技術(shù)指標(biāo)字存儲(chǔ)單元、字地址；字節(jié)存儲(chǔ)單元、字節(jié)地址字存儲(chǔ)單元、字地址；字節(jié)存儲(chǔ)單元、字節(jié)地址按字尋址的計(jì)算機(jī)、按字節(jié)尋址的計(jì)算機(jī)按字

6、尋址的計(jì)算機(jī)、按字節(jié)尋址的計(jì)算機(jī)n存儲(chǔ)容量存儲(chǔ)容量存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)，存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)，通常用通常用字?jǐn)?shù)字?jǐn)?shù)或或字節(jié)數(shù)字節(jié)數(shù)表示表示( (單位：單位：K K、MM、G G、T)T)n存取時(shí)間存取時(shí)間( (存儲(chǔ)器訪問時(shí)間存儲(chǔ)器訪問時(shí)間) )發(fā)出一次讀操作命令發(fā)出一次讀操作命令到該操作完成，將數(shù)據(jù)讀出到數(shù)據(jù)總線上所經(jīng)歷的到該操作完成，將數(shù)據(jù)讀出到數(shù)據(jù)總線上所經(jīng)歷的時(shí)間；通常取寫操作時(shí)間等于讀操作時(shí)間時(shí)間；通常取寫操作時(shí)間等于讀操作時(shí)間n存儲(chǔ)周期存儲(chǔ)周期連續(xù)啟動(dòng)兩次讀操作所需間隔的最小連續(xù)啟動(dòng)兩次讀操作所需間隔的最小時(shí)間，略大于存取時(shí)間時(shí)間，略大于存取時(shí)間n存儲(chǔ)器帶寬：存儲(chǔ)

7、器帶寬：單位時(shí)間里存儲(chǔ)器所存取的信息量單位時(shí)間里存儲(chǔ)器所存取的信息量指標(biāo)指標(biāo) 含義含義 表現(xiàn)表現(xiàn) 單位單位 存儲(chǔ)容量存儲(chǔ)容量一個(gè)存儲(chǔ)器中可容納一個(gè)存儲(chǔ)器中可容納的存儲(chǔ)單元總數(shù)的存儲(chǔ)單元總數(shù) 存儲(chǔ)空間存儲(chǔ)空間的大小的大小 字?jǐn)?shù)，字節(jié)數(shù)字?jǐn)?shù)，字節(jié)數(shù) KBKB、MBMB、GBGB、TBTB存取時(shí)間存取時(shí)間啟動(dòng)到完成一次存儲(chǔ)啟動(dòng)到完成一次存儲(chǔ)器操作所經(jīng)歷的時(shí)間器操作所經(jīng)歷的時(shí)間主存的速主存的速度度 存儲(chǔ)周期存儲(chǔ)周期連續(xù)啟動(dòng)兩次操作所連續(xù)啟動(dòng)兩次操作所需間隔的最小時(shí)間需間隔的最小時(shí)間 主存的速主存的速度度 存儲(chǔ)器帶存儲(chǔ)器帶寬寬單位時(shí)間里存儲(chǔ)器所單位時(shí)間里存儲(chǔ)器所存取的信息量存取的信息量 數(shù)據(jù)傳輸數(shù)據(jù)傳輸

8、速率速率位位/ /秒，字節(jié)秒，字節(jié)/ /秒秒3.2 SRAM存儲(chǔ)器存儲(chǔ)器n內(nèi)存采用半導(dǎo)體存儲(chǔ)器，按信息存儲(chǔ)的機(jī)理不同分類內(nèi)存采用半導(dǎo)體存儲(chǔ)器，按信息存儲(chǔ)的機(jī)理不同分類n靜態(tài)隨機(jī)讀寫存儲(chǔ)器靜態(tài)隨機(jī)讀寫存儲(chǔ)器(SRAM(SRAMStatic RAM)Static RAM)n動(dòng)態(tài)隨機(jī)讀寫存儲(chǔ)器動(dòng)態(tài)隨機(jī)讀寫存儲(chǔ)器(DRAM(DRAMDynamic RAM)Dynamic RAM)目錄目錄3.2.1 3.2.1 基本的靜態(tài)存儲(chǔ)元陣列基本的靜態(tài)存儲(chǔ)元陣列1 1、存儲(chǔ)位元、存儲(chǔ)位元是一個(gè)觸發(fā)器，具有兩個(gè)穩(wěn)定狀態(tài)是一個(gè)觸發(fā)器，具有兩個(gè)穩(wěn)定狀態(tài)644位位2 2、三組信號(hào)線、三組信號(hào)線n地址地址線線n數(shù)據(jù)數(shù)據(jù)線線

9、n控制控制線線n行線行線n列線列線63n地址譯碼器地址譯碼器 雙譯碼雙譯碼( (二級(jí)譯碼二級(jí)譯碼) )x x向向(A(A0 0AA7 7 ) ) 、y y向向( ( A A8 8AA14 14 ) )3.2.2 基本的基本的SRAM邏輯結(jié)構(gòu)邏輯結(jié)構(gòu)存儲(chǔ)體、地址譯碼器和讀寫控制邏輯存儲(chǔ)體、地址譯碼器和讀寫控制邏輯n存儲(chǔ)體存儲(chǔ)體(32K256(32K2561281288)8)n讀寫控制邏輯讀寫控制邏輯(CS=0時(shí)時(shí))讀操作讀操作OE=0，G2開啟，開啟， G1關(guān)閉關(guān)閉寫操作寫操作WE=0，G1開啟，開啟，G2關(guān)閉關(guān)閉032767RAM32K83.2.3 3.2.3 讀讀/ /寫周期波形圖寫周期波形

10、圖n讀周期讀周期n讀出時(shí)間讀出時(shí)間t tAQAQn讀周期讀周期t tRCRCn寫周期寫周期n寫時(shí)間寫時(shí)間t tWDWDn寫周期寫周期t tWCWCn存取周期存取周期取取t tRCRC= = t tWCWC例例1：SRAM的寫入時(shí)序如圖。其中的寫入時(shí)序如圖。其中R/W是讀是讀/寫命令控制線，當(dāng)寫命令控制線，當(dāng)R/W線為低電平時(shí)，存儲(chǔ)器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入線為低電平時(shí)，存儲(chǔ)器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲(chǔ)器。請(qǐng)指出該寫入時(shí)序中的錯(cuò)誤，并畫出正確的寫入時(shí)序存儲(chǔ)器。請(qǐng)指出該寫入時(shí)序中的錯(cuò)誤，并畫出正確的寫入時(shí)序圖。圖。3.3 DRAM存儲(chǔ)器存儲(chǔ)器3.3.1 DRAM3.3.1 DRAM存

11、儲(chǔ)元的記憶原理存儲(chǔ)元的記憶原理由一個(gè)由一個(gè)MOSMOS晶體管和電容器組成的記憶電路晶體管和電容器組成的記憶電路目錄目錄3.3.1 DRAM3.3.1 DRAM存儲(chǔ)元的記憶原理存儲(chǔ)元的記憶原理1 1、MOSMOS管作為管作為開關(guān)使用，信開關(guān)使用，信息由電容器上息由電容器上的電荷量體的電荷量體現(xiàn)現(xiàn)電容器電容器充滿電荷代表充滿電荷代表存儲(chǔ)了存儲(chǔ)了1 1；電容；電容器放電沒有電器放電沒有電荷代表存儲(chǔ)了荷代表存儲(chǔ)了0 03 3、寫、寫00輸出緩輸出緩沖器和刷新緩沖器沖器和刷新緩沖器關(guān)閉；輸入緩沖器關(guān)閉；輸入緩沖器打開，輸入數(shù)據(jù)打開，輸入數(shù)據(jù)D DININ=0=0送到存儲(chǔ)元送到存儲(chǔ)元位線上；行選線為位線上

12、；行選線為高，打開高，打開MOSMOS管，管，電容上的電荷通過電容上的電荷通過MOSMOS管和位線放電管和位線放電5 5、讀出、讀出1 1后存儲(chǔ)位后存儲(chǔ)位元重寫元重寫1 1 (1 (1的讀出是的讀出是破壞性的破壞性的) )輸入輸入緩沖器關(guān)閉，刷新緩沖器關(guān)閉，刷新緩沖器和輸出緩沖緩沖器和輸出緩沖器器/ /讀放打開，讀放打開，D DOUTOUT=1=1經(jīng)刷新緩沖經(jīng)刷新緩沖器送到位線上，再器送到位線上，再經(jīng)經(jīng)MOSMOS管寫到電容管寫到電容上上4 4、讀出、讀出11輸入輸入緩沖器和刷新緩沖緩沖器和刷新緩沖器關(guān)閉；輸出緩沖器關(guān)閉；輸出緩沖器器/ /讀放打開讀放打開(R/W(R/W為高為高) )；行選線

13、為；行選線為高，打開高，打開MOSMOS管，管，電容上存儲(chǔ)的電容上存儲(chǔ)的1 1送送到位線上，通過輸?shù)轿痪€上，通過輸出緩沖器出緩沖器/ /讀出放讀出放大器發(fā)送到大器發(fā)送到D DOUTOUT，即即D DOUTOUT=1=12 2、寫、寫11輸出緩沖輸出緩沖器和刷新緩沖器關(guān)閉；器和刷新緩沖器關(guān)閉；輸入緩沖器打開輸入緩沖器打開(R/W(R/W為低為低) )，D DININ=1=1送到存送到存儲(chǔ)元位線上；行選線儲(chǔ)元位線上；行選線為高，打開為高，打開MOSMOS管，管，位線上的高電平給電位線上的高電平給電容器充電容器充電n與與SRAMSRAM相比，增加的部件：相比，增加的部件：以以1M1M4 4位的位的D

14、RAMDRAM為例為例3.3.2 DRAM3.3.2 DRAM芯片的邏輯結(jié)構(gòu)芯片的邏輯結(jié)構(gòu)(1) 行、列地址鎖存器行、列地址鎖存器分時(shí)傳送，分時(shí)傳送，RAS/CAS(2) 刷新計(jì)數(shù)器及控制電路刷新計(jì)數(shù)器及控制電路按行刷新；刷新計(jì)數(shù)按行刷新；刷新計(jì)數(shù)器的長度、刷新地址器的長度、刷新地址與讀與讀/寫地址的切換寫地址的切換1. 1. 讀周期、寫周期讀周期、寫周期從從RAS下降沿開始，到下一個(gè)下降沿開始，到下一個(gè)RAS的下降沿為止的時(shí)間的下降沿為止的時(shí)間(連連續(xù)兩個(gè)讀周期的時(shí)間間隔續(xù)兩個(gè)讀周期的時(shí)間間隔)，通常取讀周期，通常取讀周期=寫周期寫周期3.3.3 3.3.3 讀讀/ /寫周期、刷新周期寫周期

15、、刷新周期2. 2. 刷新周期刷新周期n刷新周期：刷新周期：典型值典型值2ms2ms、8ms8ms 16ms16ms；某些器件可大于；某些器件可大于100ms100msn刷新操作以行為單位進(jìn)行刷新操作以行為單位進(jìn)行n刷新方式刷新方式n集中式刷新集中式刷新n分散式刷新分散式刷新n異步式刷新異步式刷新3.3.3 3.3.3 讀讀/ /寫周期、刷新周期寫周期、刷新周期例：設(shè)某個(gè)存儲(chǔ)器結(jié)構(gòu)為例：設(shè)某個(gè)存儲(chǔ)器結(jié)構(gòu)為1024 1024的存儲(chǔ)矩陣的存儲(chǔ)矩陣讀讀/寫周期為寫周期為TC=0.5s，刷新周期為，刷新周期為8ms集中刷新方式集中刷新方式n集中式刷新：集中式刷新：將一個(gè)刷新周期分為兩部分將一個(gè)刷新周期

16、分為兩部分前一段時(shí)間進(jìn)行前一段時(shí)間進(jìn)行正常讀正常讀/寫；后一段時(shí)間作為集中刷新時(shí)間寫；后一段時(shí)間作為集中刷新時(shí)間優(yōu)點(diǎn)：優(yōu)點(diǎn)：對(duì)存儲(chǔ)器的平均讀對(duì)存儲(chǔ)器的平均讀/寫時(shí)間影響不大，適用于高速存儲(chǔ)器寫時(shí)間影響不大，適用于高速存儲(chǔ)器缺點(diǎn)：缺點(diǎn)：在集中刷新時(shí)間內(nèi)不能進(jìn)行存取訪問在集中刷新時(shí)間內(nèi)不能進(jìn)行存取訪問死時(shí)間死時(shí)間讀讀/寫寫/保持保持刷新刷新tctc0 1 2149750 110238ms集中刷新方式集中刷新方式8ms分成分成16000個(gè)個(gè)TC(=0.5s)，只需，只需1024個(gè)個(gè)TC進(jìn)行刷新進(jìn)行刷新分散刷新方式分散刷新方式n分散式刷新分散式刷新：將一個(gè)存儲(chǔ)系統(tǒng)周期：將一個(gè)存儲(chǔ)系統(tǒng)周期tS分為兩半分

17、為兩半前半段用于前半段用于讀讀/寫，后半段為刷新時(shí)間寫，后半段為刷新時(shí)間tctR讀讀/寫寫刷新刷新tS8ms讀讀/寫寫刷新刷新刷新刷新讀讀/寫寫分散刷新方式分散刷新方式優(yōu)點(diǎn)：優(yōu)點(diǎn)：不存在死時(shí)間不存在死時(shí)間缺點(diǎn)：缺點(diǎn)：刷新過于頻繁，影響系統(tǒng)速度；如存儲(chǔ)器讀刷新過于頻繁，影響系統(tǒng)速度；如存儲(chǔ)器讀/寫周期為寫周期為0.5s，則存儲(chǔ)系統(tǒng)的周期至少應(yīng)為，則存儲(chǔ)系統(tǒng)的周期至少應(yīng)為1s整個(gè)系統(tǒng)速度降低整個(gè)系統(tǒng)速度降低設(shè)設(shè)TC=0.5s，系統(tǒng)周期，系統(tǒng)周期TS=1s，則只需，則只需1024s即可刷新一遍，即可刷新一遍，在在8ms內(nèi)可進(jìn)行多次刷新內(nèi)可進(jìn)行多次刷新異步刷新方式異步刷新方式n異步式刷新異步式刷新：前

18、兩種方式結(jié)合，先用刷新的行數(shù)對(duì)刷新周期進(jìn)：前兩種方式結(jié)合，先用刷新的行數(shù)對(duì)刷新周期進(jìn)行分割，再將分割好的時(shí)間分為兩部分行分割，再將分割好的時(shí)間分為兩部分前段時(shí)間用于讀前段時(shí)間用于讀/寫，寫，后一小段時(shí)間用于刷新后一小段時(shí)間用于刷新讀讀/寫寫7.8s8ms刷新刷新讀讀/寫寫7.8s刷新刷新異步刷新方式異步刷新方式將將8ms分割成分割成1024個(gè)時(shí)間段，每段時(shí)間為個(gè)時(shí)間段，每段時(shí)間為8ms/1024=7.8125s(取取7.8s)，每隔每隔7.8s刷新一行，刷新一行，8ms內(nèi)完成對(duì)所有內(nèi)完成對(duì)所有1024行的一次刷新行的一次刷新3.3.4 3.3.4 存儲(chǔ)器容量的擴(kuò)充存儲(chǔ)器容量的擴(kuò)充1 1、字長、

19、字長位數(shù)擴(kuò)展位數(shù)擴(kuò)展地址線和控制線公用；數(shù)據(jù)線分開連接地址線和控制線公用；數(shù)據(jù)線分開連接所需芯片數(shù)所需芯片數(shù)d=設(shè)計(jì)要求的存儲(chǔ)器容量設(shè)計(jì)要求的存儲(chǔ)器容量/選擇芯片存儲(chǔ)容量選擇芯片存儲(chǔ)容量2 2、字字存儲(chǔ)容量存儲(chǔ)容量擴(kuò)展擴(kuò)展地址線和數(shù)據(jù)線公用，控制線中地址線和數(shù)據(jù)線公用，控制線中R/W公用，使能端公用，使能端EN不能公不能公用，由地址總線的高位段譯碼決定片選信號(hào)用，由地址總線的高位段譯碼決定片選信號(hào)所需芯片數(shù)所需芯片數(shù)(d=設(shè)計(jì)要求的存儲(chǔ)器容量設(shè)計(jì)要求的存儲(chǔ)器容量/選擇芯片存儲(chǔ)容量選擇芯片存儲(chǔ)容量)CPUMDR主存主存MAR地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線讀讀寫寫主存與主存與CPUCPU的連接原

20、理的連接原理用用8K1的存儲(chǔ)器芯片組成的存儲(chǔ)器芯片組成8K8位位(位擴(kuò)展位擴(kuò)展) 用用16K8的存儲(chǔ)器芯片組成的存儲(chǔ)器芯片組成64K8位位(字?jǐn)U展字?jǐn)U展)用用16K4的存儲(chǔ)器芯片組成的存儲(chǔ)器芯片組成64K8 (字位同時(shí)擴(kuò)展字位同時(shí)擴(kuò)展) A A1515 A A1414 CPU CPU WE WE 2:42:4譯碼器譯碼器1111101001010000D D0 0 D D3 3D D4 4 D D7 7A A0 0A A1313 CE CE 16K 16K4 4WEWE CE CE 16K 16K4 4WEWEA A0 0A A1313D D0 0 D D3 3 CE CE 16K 16K4

21、4WEWE CE CE 16K 16K4 4WEWEA A0 0A A1313D D0 0 D D3 3 CE CE 16K 16K4 4WEWE CE CE 16K 16K4 4WEWEA A0 0A A1313D D0 0 D D3 3 CE CE 16K 16K4 4WEWE CE CE 16K 16K4 4WEWEA A0 0A A1313D D0 0 D D3 33 3、存儲(chǔ)器模塊條、存儲(chǔ)器模塊條( (內(nèi)存條內(nèi)存條) ) n類型類型SDSD、DDRDDR、DDR2DDR2、DDR3DDR3n封裝封裝有有3030腳、腳、7272腳、腳、100100腳、腳、144144腳、腳、16816

22、8腳、腳、184184腳、腳、240240腳腳(DDR2(DDR2、DDR3)DDR3)n3030腳腳8 8位數(shù)據(jù)線位數(shù)據(jù)線，容量，容量256KB256KB32MB32MBn7272腳腳3232位數(shù)據(jù)總線位數(shù)據(jù)總線n100100腳以上腳以上既用于既用于3232位位又用于又用于6464位數(shù)據(jù)總線位數(shù)據(jù)總線，容量，容量4MB4MB512MB512MBnDDR3DDR3單條容量可達(dá)單條容量可達(dá)32GB32GB3.3.4 3.3.4 存儲(chǔ)器容量的擴(kuò)充存儲(chǔ)器容量的擴(kuò)充轉(zhuǎn)轉(zhuǎn)3.3.61. FPM-DRAM1. FPM-DRAM( (快速頁模式快速頁模式DRAMDRAM)程序的局部性原理程序的局部性原理n頁

23、頁同一行地址的所有列地址單元集合同一行地址的所有列地址單元集合讀寫周期中，首先由讀寫周期中，首先由RAS確定行地址，然后在同一頁中不再改變確定行地址，然后在同一頁中不再改變行地址行地址(RAS保持有效保持有效)，直接由，直接由CAS選定不同的列地址選定不同的列地址3.3.5 3.3.5 高級(jí)的高級(jí)的DRAMDRAM結(jié)構(gòu)結(jié)構(gòu)快速頁模式讀操作時(shí)序圖快速頁模式讀操作時(shí)序圖2. CDRAM2. CDRAM( (帶高速緩沖存儲(chǔ)器帶高速緩沖存儲(chǔ)器cachecache的動(dòng)態(tài)存儲(chǔ)器的動(dòng)態(tài)存儲(chǔ)器) )在在DRAMDRAM芯片內(nèi)集成一個(gè)芯片內(nèi)集成一個(gè)小容量的小容量的SRAMSRAM3.3.5 3.3.5 高級(jí)的高

24、級(jí)的DRAMDRAM結(jié)構(gòu)結(jié)構(gòu)SRAMSRAM是是DRAMDRAM某一行的副本，可完成某一行的副本，可完成猝發(fā)式讀取猝發(fā)式讀取讀出過程分析讀出過程分析1M1M4 4，其中，其中SRAM 512SRAM 5124 43. SDRAM3. SDRAM( (同步型動(dòng)態(tài)存儲(chǔ)器同步型動(dòng)態(tài)存儲(chǔ)器) )SDRAMSDRAM的操作要求與系統(tǒng)時(shí)鐘同步，在系統(tǒng)時(shí)鐘的控制下從的操作要求與系統(tǒng)時(shí)鐘同步，在系統(tǒng)時(shí)鐘的控制下從CPUCPU獲得地址、數(shù)據(jù)和控制信息，即：它獲得地址、數(shù)據(jù)和控制信息，即：它與與CPUCPU的數(shù)據(jù)交換同步于的數(shù)據(jù)交換同步于外部的系統(tǒng)時(shí)鐘信號(hào)外部的系統(tǒng)時(shí)鐘信號(hào)，并且以并且以CPU/CPU/存儲(chǔ)器總線

25、的最高速度運(yùn)行，存儲(chǔ)器總線的最高速度運(yùn)行，不需要插入等待狀態(tài)不需要插入等待狀態(tài)nSDRAMSDRAM基于雙存儲(chǔ)體系基于雙存儲(chǔ)體系( (甚至是多體系甚至是多體系) )結(jié)構(gòu)結(jié)構(gòu)內(nèi)含兩個(gè)交錯(cuò)內(nèi)含兩個(gè)交錯(cuò)的存儲(chǔ)陣列，允許兩個(gè)內(nèi)存頁面同時(shí)打開的存儲(chǔ)陣列，允許兩個(gè)內(nèi)存頁面同時(shí)打開3.3.5 3.3.5 高級(jí)的高級(jí)的DRAMDRAM結(jié)構(gòu)結(jié)構(gòu) 例例 CDRAM CDRAM內(nèi)存條組成實(shí)例內(nèi)存條組成實(shí)例用用8 8片片1M1M4 4位的位的CDRAMCDRAM構(gòu)成構(gòu)成1M1M3232位位(4MB)(4MB)的存儲(chǔ)模塊的存儲(chǔ)模塊8 8個(gè)芯片共用行選通、刷新和行地址個(gè)芯片共用行選通、刷新和行地址A A0 0 A A10

26、10猝發(fā)式存取過程猝發(fā)式存取過程增加增加附加位附加位( (同數(shù)據(jù)位一起寫入同數(shù)據(jù)位一起寫入DRAMDRAM中保存中保存) )3.3.6 DRAM3.3.6 DRAM讀讀/ /寫的正確性校驗(yàn)寫的正確性校驗(yàn)最簡單的校驗(yàn)最簡單的校驗(yàn)奇偶校驗(yàn)奇偶校驗(yàn)；最簡單的糾錯(cuò)碼；最簡單的糾錯(cuò)碼漢明碼漢明碼數(shù)據(jù)位數(shù)據(jù)位單糾錯(cuò)時(shí)校驗(yàn)位單糾錯(cuò)時(shí)校驗(yàn)位單糾錯(cuò)單糾錯(cuò)/雙檢錯(cuò)時(shí)校驗(yàn)位雙檢錯(cuò)時(shí)校驗(yàn)位8163264456756783.4 只讀存儲(chǔ)器和閃速存儲(chǔ)器只讀存儲(chǔ)器和閃速存儲(chǔ)器3.4.1 3.4.1 只讀只讀存儲(chǔ)器存儲(chǔ)器ROMROMn掩模掩模ROMROM：存儲(chǔ)內(nèi)容固定的：存儲(chǔ)內(nèi)容固定的ROMROM，由生產(chǎn)廠家提供，由生產(chǎn)廠家

27、提供 n可編程可編程ROMROM：用戶寫入內(nèi)容，有的可多次寫入：用戶寫入內(nèi)容，有的可多次寫入n一次性編程的一次性編程的PROMPROMn多次編程的多次編程的EPROMEPROM和和E E2 2PROMPROM目錄目錄只讀存儲(chǔ)器只讀存儲(chǔ)器 定義定義 優(yōu)點(diǎn)優(yōu)點(diǎn) 缺點(diǎn)缺點(diǎn) 掩模式掩模式 數(shù)據(jù)在芯片制造過程中就確定數(shù)據(jù)在芯片制造過程中就確定 可靠性和集成度可靠性和集成度高，價(jià)格便宜高，價(jià)格便宜不能重寫不能重寫一次編程一次編程 用戶可自行改變某些存儲(chǔ)元用戶可自行改變某些存儲(chǔ)元可以根據(jù)用戶需可以根據(jù)用戶需要編程要編程只能改寫一只能改寫一次次多次編程多次編程 可以用紫外光照射或電擦除，可以用紫外光照射或電擦

28、除，然后再重新寫入新數(shù)據(jù)然后再重新寫入新數(shù)據(jù) 可以多次改寫可以多次改寫ROMROM中的內(nèi)容中的內(nèi)容次數(shù)有限次數(shù)有限1. 1. 掩膜掩膜ROMROM3.4.1 3.4.1 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM存儲(chǔ)元構(gòu)成：存儲(chǔ)元構(gòu)成：二極管、雙極型晶體管、二極管、雙極型晶體管、MOSMOS管管I/O電路電路Y地址譯碼地址譯碼工作原理：工作原理：若管子的基極與選擇線相連，若管子的基極與選擇線相連，該管導(dǎo)通，反向后輸出為該管導(dǎo)通，反向后輸出為“1 1”；若基極與選擇線不連通，則輸若基極與選擇線不連通，則輸出為出為“0 0”優(yōu)點(diǎn)：優(yōu)點(diǎn)：可靠性和集成度高，可靠性和集成度高，價(jià)格便宜價(jià)格便宜缺點(diǎn)：缺點(diǎn)：不能重寫

29、不能重寫16168 8位位ROMROM陣列結(jié)構(gòu)示意圖陣列結(jié)構(gòu)示意圖行選線與行選線與柵極相連柵極相連行選線與柵行選線與柵極不相連極不相連掩模掩模ROMROM邏輯符號(hào)及內(nèi)部邏輯框圖邏輯符號(hào)及內(nèi)部邏輯框圖A0A1A2A3A4列譯碼器列譯碼器和和I/O電路電路行譯碼器行譯碼器A5A6A7輸輸出出緩緩沖沖器器O0 O1 O2 O3E0E1行行地地址址列列地地址址片選片選使能使能存儲(chǔ)陣列存儲(chǔ)陣列32行行 8列列 4位位ROM256 4A0A1A2A3A4A5A6A7E0E1&EN2550AO0O1O2O3邏輯符號(hào)邏輯符號(hào)n2. PROM2. PROM( (用戶可編程一次用戶可編程一次) )n熔斷絲

30、結(jié)構(gòu)熔斷絲結(jié)構(gòu)PROMPROM 多發(fā)射極管多發(fā)射極管 基極連選擇線基極連選擇線n編程寫入時(shí)使某些熔編程寫入時(shí)使某些熔斷絲燒斷斷絲燒斷3.4.1 3.4.1 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROMn讀出時(shí)讀出時(shí)熔斷絲連通，輸出為熔斷絲連通，輸出為“1 1”熔斷絲燒斷為熔斷絲燒斷為“0 0”n以以浮柵雪崩注入浮柵雪崩注入型型MOSMOS管管為存儲(chǔ)為存儲(chǔ)元的元的EPROMEPROM3 3、光擦除可編程、光擦除可編程EPROMEPROM(Erasible Programmable ROM)(Erasible Programmable ROM)3.4.1 3.4.1 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROMnG1G1

31、浮置柵，無引出線；浮置柵，無引出線；G2G2控制柵，有引出線控制柵，有引出線n若漏極若漏極D D端加約幾十伏的脈沖電壓，則溝道中的電場足夠強(qiáng)，端加約幾十伏的脈沖電壓，則溝道中的電場足夠強(qiáng)，會(huì)造成雪崩，產(chǎn)生很多高能量電子；此時(shí)，若會(huì)造成雪崩，產(chǎn)生很多高能量電子；此時(shí)，若G2G2柵上加正電柵上加正電壓，則溝道中的電子穿過氧化層注入到壓，則溝道中的電子穿過氧化層注入到G1G1柵，使柵，使G1G1柵積累負(fù)柵積累負(fù)電荷電荷nG1G1柵周圍都是絕緣的二氧化硅層，泄漏電流極小，所以一旦柵周圍都是絕緣的二氧化硅層，泄漏電流極小，所以一旦電子注入到電子注入到G1G1柵后，能長期保存柵后，能長期保存3. EPRO

32、M3. EPROM3. EPROM3. EPROMn0 0和和1 1的存儲(chǔ)的存儲(chǔ)當(dāng)當(dāng)G1G1柵柵有電子有電子積累積累時(shí)，時(shí)，MOSMOS管的開啟電壓變得管的開啟電壓變得很高，即使很高，即使G2G2柵為高電平，該管柵為高電平，該管仍不能導(dǎo)通，相當(dāng)于存儲(chǔ)了仍不能導(dǎo)通，相當(dāng)于存儲(chǔ)了“0 0”；當(dāng)當(dāng)G1G1柵柵沒有電子積累沒有電子積累時(shí)，時(shí)，MOSMOS管管的開啟電壓較低，當(dāng)?shù)拈_啟電壓較低，當(dāng)G2G2柵為高電柵為高電平時(shí)，該管可以導(dǎo)通，相當(dāng)于存平時(shí)，該管可以導(dǎo)通，相當(dāng)于存儲(chǔ)了儲(chǔ)了“1 1”n出廠時(shí)信息為全出廠時(shí)信息為全“1”n擦除擦除用光子能量較高用光子能量較高的紫外光照射的紫外光照射G1G1，使電子

33、，使電子獲得足夠能量，穿過氧化獲得足夠能量，穿過氧化層回到襯底中，即抹去了層回到襯底中，即抹去了存儲(chǔ)的信息，又存了全存儲(chǔ)的信息，又存了全“1 1”用用40W40W紫外燈，相距紫外燈，相距2cm2cm，照射幾分鐘即可照射幾分鐘即可n石英窗口石英窗口n讀出讀出讀出電路采用二維譯碼方式：讀出電路采用二維譯碼方式：x x地址譯碼器的輸出地址譯碼器的輸出xi xi與與G2G2柵極相連，以決定柵極相連，以決定T2T2管是否選中；管是否選中；y y地址譯碼器的輸出地址譯碼器的輸出yi yi與與T1T1管柵極相連，控制數(shù)據(jù)是否讀出；當(dāng)片選信號(hào)管柵極相連，控制數(shù)據(jù)是否讀出；當(dāng)片選信號(hào)CSCS為高電平為高電平時(shí)，

34、方能讀出數(shù)據(jù)時(shí)，方能讀出數(shù)據(jù)n寫寫“0 0”xi xi和和yi yi選擇線為高電位，選擇線為高電位，P P端加端加2020多伏的正脈沖，多伏的正脈沖，脈沖寬度為脈沖寬度為0.10.11ms1ms3. EPROM3. EPROMEPROMEPROM實(shí)例實(shí)例27162716為例為例容量：容量：2K 2K 8 8位，地址線位，地址線11 11根：根：7 7條條X X譯碼、譯碼、4 4條條Y Y譯碼譯碼數(shù)據(jù)線數(shù)據(jù)線8 8根根D D7 7D D0 0 ；帶輸出緩沖器；帶輸出緩沖器12864存儲(chǔ)矩陣12864 存儲(chǔ)矩陣行譯碼器輸出列選擇讀出放大器輸出緩沖器輸出列選擇讀出放大器輸出緩沖器128線64線128

35、線輸入緩沖器輸入緩沖器輸入緩沖器輸入緩沖器A0A3CE (PD/PGM)OEO0O3O1O2A4A10O4O7O5O664線27162716工工 作作 模模 式式CE(PD/PGM) OEVPPVCC數(shù)據(jù)傳輸方向數(shù)據(jù)傳輸方向讀讀00+5V+5V輸出輸出無操作無操作01+5V+5V高阻高阻功率下降功率下降1+5V+5V高阻高阻編程編程50ms寬正脈沖寬正脈沖1+25V +5V輸入輸入4. 4. 電擦除可編程電擦除可編程E E2 2PROMPROM(Electrical EPROM)(Electrical EPROM)nE E2 2PROMPROM存儲(chǔ)元存儲(chǔ)元 具有兩個(gè)柵極；具有兩個(gè)柵極；G1G1

36、是是浮柵浮柵，無引出線；，無引出線；G2G2是是抹去柵抹去柵，有引出線，有引出線G1G1柵和漏極柵和漏極D D間有一小面積、間有一小面積、極薄的氧化層，可產(chǎn)生極薄的氧化層，可產(chǎn)生隧道效應(yīng)隧道效應(yīng)n存儲(chǔ)存儲(chǔ)“1”1”G2G2柵加?xùn)偶?0V20V正脈沖正脈沖P1P1，通過隧道效應(yīng)，電子由通過隧道效應(yīng)，電子由襯底注入到襯底注入到G1G1，相當(dāng)于，相當(dāng)于存儲(chǔ)了存儲(chǔ)了“1 1”n出廠時(shí)，內(nèi)容為全出廠時(shí)，內(nèi)容為全“1”1”4. EEPROM4. EEPROMn寫寫“0 0”漏極漏極D D加加20V20V正脈沖正脈沖P2P2，G2G2柵接地，柵接地， G1G1上電子通過隧道返回上電子通過隧道返回襯底，相當(dāng)于

37、寫襯底，相當(dāng)于寫“0 0” n讀出讀出G2G2柵加?xùn)偶?V3V電壓，若電壓，若G1G1柵有電子積累，柵有電子積累，T2T2不能導(dǎo)通，相當(dāng)于存不能導(dǎo)通，相當(dāng)于存“1 1”；若；若G1G1柵無電子積累，柵無電子積累，T2T2導(dǎo)通，相當(dāng)于存導(dǎo)通，相當(dāng)于存“0 0” 允許改寫上千次允許改寫上千次改寫改寫( (先抹后寫先抹后寫) )大約需大約需20ms20ms數(shù)據(jù)可存儲(chǔ)數(shù)據(jù)可存儲(chǔ)2020年以上年以上高密度非易失性的讀高密度非易失性的讀/ /寫存儲(chǔ)器寫存儲(chǔ)器既有既有RAMRAM的優(yōu)點(diǎn)，又有的優(yōu)點(diǎn)，又有ROMROM的優(yōu)點(diǎn)的優(yōu)點(diǎn)3.4.2 3.4.2 閃速存儲(chǔ)器閃速存儲(chǔ)器(FLASH(FLASH存儲(chǔ)器存儲(chǔ)器)

38、 )n由單個(gè)由單個(gè)MOSMOS晶體管組成，晶體管組成，漏極漏極D D、源極源極S S、控制柵控制柵和和浮空柵浮空柵FLASH ROM屬于真正的單電壓芯片，讀和寫都是在單電壓下屬于真正的單電壓芯片，讀和寫都是在單電壓下進(jìn)行，不需跳線，只利用專用程序即可方便修改進(jìn)行，不需跳線，只利用專用程序即可方便修改FLASH ROM的存儲(chǔ)容量普遍大于的存儲(chǔ)容量普遍大于EEPROM，價(jià)格也比較合適，價(jià)格也比較合適，近年來已逐漸取代了近年來已逐漸取代了EEPROMn“0 0” ：當(dāng)控制柵加足夠的正電壓，浮空柵將儲(chǔ)存許多電子而：當(dāng)控制柵加足夠的正電壓，浮空柵將儲(chǔ)存許多電子而帶負(fù)電帶負(fù)電定義為存儲(chǔ)元處于定義為存儲(chǔ)元處

39、于0 0狀態(tài)狀態(tài)n“1 1” ：控制柵不加正電壓時(shí)，浮空柵只有少許電子或不帶電：控制柵不加正電壓時(shí)，浮空柵只有少許電子或不帶電荷荷定義為存儲(chǔ)元處于定義為存儲(chǔ)元處于1 1狀態(tài)狀態(tài)3.4.2 3.4.2 閃速存儲(chǔ)器閃速存儲(chǔ)器n所有存儲(chǔ)元的所有存儲(chǔ)元的原始狀態(tài)原始狀態(tài)為為“1 1”n編程編程( (寫寫) )操作操作：使某些存儲(chǔ)元改寫成：使某些存儲(chǔ)元改寫成“0 0”控制柵控制柵C C上加上加正電壓正電壓；保持；保持“1 1” 的存儲(chǔ)元，控制柵不加正電壓的存儲(chǔ)元，控制柵不加正電壓n一旦存儲(chǔ)元被編程，存儲(chǔ)的數(shù)據(jù)可保持一旦存儲(chǔ)元被編程，存儲(chǔ)的數(shù)據(jù)可保持100100年之久年之久3.4.2 3.4.2 閃速存儲(chǔ)

40、器閃速存儲(chǔ)器n讀取操作：讀取操作：控制柵加正電壓控制柵加正電壓，浮空柵上的負(fù)電荷量將決定，浮空柵上的負(fù)電荷量將決定MOSMOS管是否導(dǎo)通；若存儲(chǔ)元原存管是否導(dǎo)通；若存儲(chǔ)元原存1 1，晶體管導(dǎo)通，讀出電路檢，晶體管導(dǎo)通，讀出電路檢測到測到有電流有電流 ；若原存；若原存0 0，晶體管不導(dǎo)通，晶體管不導(dǎo)通，無電流無電流n擦除操作：擦除操作：源極源極S S加上正電壓，加上正電壓，吸收浮空柵中的電子，使所有吸收浮空柵中的電子，使所有存儲(chǔ)元中浮空柵上的負(fù)電荷全部存儲(chǔ)元中浮空柵上的負(fù)電荷全部洩洩放出去放出去3.4.2 3.4.2 閃速存儲(chǔ)器閃速存儲(chǔ)器nFLASHFLASH存儲(chǔ)器的陣列結(jié)存儲(chǔ)器的陣列結(jié)構(gòu)構(gòu)n讀

41、操作讀操作若存儲(chǔ)元若存儲(chǔ)元原存原存1 1，則晶體管，則晶體管導(dǎo)通導(dǎo)通，有電，有電流經(jīng)負(fù)載產(chǎn)生一個(gè)電壓降，流經(jīng)負(fù)載產(chǎn)生一個(gè)電壓降，與參照電壓比較，輸出標(biāo)與參照電壓比較，輸出標(biāo)志為邏輯志為邏輯1 1的電平；若存的電平；若存儲(chǔ)元儲(chǔ)元原存原存0 0，晶體管，晶體管不導(dǎo)不導(dǎo)通通，位線上沒有電流，比，位線上沒有電流，比較器輸出端產(chǎn)生標(biāo)志為邏較器輸出端產(chǎn)生標(biāo)志為邏輯輯0 0的電平的電平3.4.2 3.4.2 閃速存儲(chǔ)器閃速存儲(chǔ)器各種存儲(chǔ)器性能比較各種存儲(chǔ)器性能比較存儲(chǔ)器類型存儲(chǔ)器類型 非易失性非易失性 高密度高密度 單晶體管存儲(chǔ)元單晶體管存儲(chǔ)元在系統(tǒng)中的可寫性在系統(tǒng)中的可寫性FLASHSRAMDRAMROM

42、EPROMEEPROM 3.5 并行存儲(chǔ)器并行存儲(chǔ)器解決解決CPUCPU和主存儲(chǔ)器間和主存儲(chǔ)器間速度不匹配速度不匹配的問題的問題主存采用更高速技術(shù)縮短讀出時(shí)間主存采用更高速技術(shù)縮短讀出時(shí)間采用采用并行技術(shù)并行技術(shù)的存儲(chǔ)器的存儲(chǔ)器n采用空間并行技術(shù)采用空間并行技術(shù)雙端口存儲(chǔ)器雙端口存儲(chǔ)器n采用時(shí)間并行技術(shù)采用時(shí)間并行技術(shù)多體交叉存儲(chǔ)器多體交叉存儲(chǔ)器目錄目錄3.5.1 雙端口存儲(chǔ)器雙端口存儲(chǔ)器 1、雙端口存儲(chǔ)器的邏輯結(jié)構(gòu)、雙端口存儲(chǔ)器的邏輯結(jié)構(gòu)同一個(gè)存儲(chǔ)器同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫控制電路具有兩組相互獨(dú)立的讀寫控制電路，并行，并行如如IDT71332K16的的SRAM2、無沖突、無沖突(兩

43、個(gè)端口的地址不同兩個(gè)端口的地址不同)讀寫控制讀寫控制任一端口被選中驅(qū)動(dòng)即可對(duì)整個(gè)存儲(chǔ)器存取，每個(gè)端口有自己任一端口被選中驅(qū)動(dòng)即可對(duì)整個(gè)存儲(chǔ)器存取，每個(gè)端口有自己的片選控制的片選控制(CE)和輸出驅(qū)動(dòng)控制和輸出驅(qū)動(dòng)控制(OE)3、有沖突、有沖突(兩個(gè)端口同時(shí)存取同一存儲(chǔ)單元兩個(gè)端口同時(shí)存取同一存儲(chǔ)單元)讀寫控制讀寫控制片上的判斷邏輯決定哪個(gè)端口優(yōu)先進(jìn)行讀寫，而對(duì)另一個(gè)被延片上的判斷邏輯決定哪個(gè)端口優(yōu)先進(jìn)行讀寫，而對(duì)另一個(gè)被延遲的端口置遲的端口置BUSY標(biāo)志標(biāo)志(變?yōu)榈碗娖阶優(yōu)榈碗娖?，暫時(shí)關(guān)閉，暫時(shí)關(guān)閉3.5 并行存儲(chǔ)器并行存儲(chǔ)器雙端口存儲(chǔ)器雙端口存儲(chǔ)器IDT7133IDT7133邏輯框圖邏輯框

44、圖返回返回?zé)o沖突讀寫控制無沖突讀寫控制左端口或右端口左端口或右端口功能功能R/WLBR/WUBCEOEI/O0 7I/O8 15X0010111X010101110000000XX001101Z數(shù)據(jù)入數(shù)據(jù)入數(shù)據(jù)入數(shù)據(jù)入數(shù)據(jù)出數(shù)據(jù)出數(shù)據(jù)入數(shù)據(jù)入Z數(shù)據(jù)出數(shù)據(jù)出ZZ數(shù)據(jù)入數(shù)據(jù)入數(shù)據(jù)出數(shù)據(jù)出數(shù)據(jù)入數(shù)據(jù)入Z數(shù)據(jù)入數(shù)據(jù)入數(shù)據(jù)出數(shù)據(jù)出Z端口不用端口不用低位和高位字節(jié)數(shù)據(jù)寫入存儲(chǔ)器低位和高位字節(jié)數(shù)據(jù)寫入存儲(chǔ)器(BUSY高電平高電平)低位寫入存儲(chǔ)器，存儲(chǔ)器中數(shù)據(jù)輸出到高位字節(jié)低位寫入存儲(chǔ)器，存儲(chǔ)器中數(shù)據(jù)輸出到高位字節(jié)高位寫入存儲(chǔ)器，存儲(chǔ)器中數(shù)據(jù)輸出到低位字節(jié)高位寫入存儲(chǔ)器，存儲(chǔ)器中數(shù)據(jù)輸出到低位字節(jié)低位字節(jié)數(shù)據(jù)

45、寫入存儲(chǔ)器低位字節(jié)數(shù)據(jù)寫入存儲(chǔ)器高位字節(jié)數(shù)據(jù)寫入存儲(chǔ)器高位字節(jié)數(shù)據(jù)寫入存儲(chǔ)器存儲(chǔ)器中數(shù)據(jù)輸出至低位字節(jié)和高位字節(jié)存儲(chǔ)器中數(shù)據(jù)輸出至低位字節(jié)和高位字節(jié)高阻抗輸出高阻抗輸出返回返回3.5.1 3.5.1 雙端口存儲(chǔ)器雙端口存儲(chǔ)器4 4、有沖突讀寫控制判斷方法、有沖突讀寫控制判斷方法(1) 地址匹配且在地址匹配且在CE前有效，控制邏輯在前有效，控制邏輯在CEL和和CER間進(jìn)行判斷間進(jìn)行判斷來選擇端口來選擇端口(CE判斷判斷)(2)CE在地址匹配前變低，控制邏輯在在地址匹配前變低，控制邏輯在左、右地址間進(jìn)行判斷來左、右地址間進(jìn)行判斷來選擇端口選擇端口(地址有效判斷地址有效判斷)無論哪種方式，延遲端口的

46、無論哪種方式，延遲端口的BUSY標(biāo)志都將置位而關(guān)閉此端口；標(biāo)志都將置位而關(guān)閉此端口；當(dāng)允許存取的端口完成操作時(shí)，延遲端口當(dāng)允許存取的端口完成操作時(shí)，延遲端口BUSY標(biāo)志才進(jìn)行復(fù)標(biāo)志才進(jìn)行復(fù)位而打開此端口位而打開此端口左、右端口讀寫操作的功能判斷左、右端口讀寫操作的功能判斷左端口左端口右端口右端口標(biāo)志標(biāo)志功能功能說明說明CECEL L(A(A0 0A A1010) )L LCECER R(A(A0 0A A1010) )R RBUSYBUSYL LBUSYBUSYR R1010XAnyX(A0A10)R1100XXAny(A0A10)L11111111無沖突無沖突無沖突無沖突0000LV5RRV

47、5LSameSame0000LV5RRV5LSameSame10100101左端口勝右端口勝消除判斷消除判斷地址判斷LL5RRL5LLW5RLW5R=(A0A10)R=(A0A10)R=(A0A10)R=(A0A10)RLL5RRL5LLW5RLW5R=(A0A10)L=(A0A10)L=(A0A10)L=(A0A10)L10100101左端口勝右端口勝消除判斷消除判斷CE判斷雙端口存儲(chǔ)器讀寫時(shí)序雙端口存儲(chǔ)器讀寫時(shí)序3.5.2 3.5.2 多模塊交叉存儲(chǔ)器多模塊交叉存儲(chǔ)器1. 1.存儲(chǔ)器的模塊化組織存儲(chǔ)器的模塊化組織若干個(gè)模塊組成的主存儲(chǔ)器，地址在各模塊中的安排方式：若干個(gè)模塊組成的主存儲(chǔ)器，

48、地址在各模塊中的安排方式：一種是一種是順序方式順序方式，一種是，一種是交叉方式交叉方式(1) (1) 順序方式順序方式 例例MM0 0MM3 3共四個(gè)模塊，每個(gè)模塊共四個(gè)模塊，每個(gè)模塊8 8個(gè)字個(gè)字 MM0 0：0 07 7 M M1 1：8 81515 MM2 2：16162323 MM3 3：24243131n5 5位地址的組織：位地址的組織： X XX X X X X X X X 高位高位選模塊選模塊，低位低位選塊內(nèi)地址選塊內(nèi)地址n特點(diǎn)：特點(diǎn)：某個(gè)模塊存取時(shí)，其他模塊不工作某個(gè)模塊存取時(shí)，其他模塊不工作n優(yōu)點(diǎn)：優(yōu)點(diǎn)：某一模塊出現(xiàn)故障時(shí)，其他模塊可照常工作；通過增添某一模塊出現(xiàn)故障時(shí)，其他

49、模塊可照常工作；通過增添模塊來擴(kuò)充存儲(chǔ)器容量比較方便模塊來擴(kuò)充存儲(chǔ)器容量比較方便n缺點(diǎn)：缺點(diǎn)：各模塊串行工作，存儲(chǔ)器帶寬受限各模塊串行工作，存儲(chǔ)器帶寬受限3.5.2 3.5.2 多模塊交叉存儲(chǔ)器多模塊交叉存儲(chǔ)器(2)(2)交叉方式交叉方式 例例MM0 0MM3 3共四個(gè)模塊，則每個(gè)模塊共四個(gè)模塊，則每個(gè)模塊8 8個(gè)字個(gè)字 MM0 0：0 0，4.4.除以除以4 4余數(shù)為余數(shù)為0 0 M M1 1：1 1，5.5.除以除以4 4余數(shù)為余數(shù)為1 1 M M2 2：2 2，6.6.除以除以4 4余數(shù)為余數(shù)為2 2 M M3 3：3 3，7.7.除以除以4 4余數(shù)為余數(shù)為3 3n5 5位地址的組織：位

50、地址的組織： X X XX X X X XX X 高位高位選塊內(nèi)地址選塊內(nèi)地址，低，低位位選模塊選模塊n特點(diǎn)：特點(diǎn)：連續(xù)地址分布在相鄰的不同模塊內(nèi)，同一個(gè)模塊內(nèi)的地連續(xù)地址分布在相鄰的不同模塊內(nèi)，同一個(gè)模塊內(nèi)的地址不連續(xù)址不連續(xù)n優(yōu)點(diǎn)：優(yōu)點(diǎn)：對(duì)連續(xù)字的成塊傳送可實(shí)現(xiàn)對(duì)連續(xù)字的成塊傳送可實(shí)現(xiàn)多模塊流水式并行存取多模塊流水式并行存取，大，大大提高存儲(chǔ)器的帶寬，對(duì)成批數(shù)據(jù)讀寫有利大提高存儲(chǔ)器的帶寬，對(duì)成批數(shù)據(jù)讀寫有利n缺點(diǎn)：缺點(diǎn)：某一模塊出現(xiàn)故障則整個(gè)存儲(chǔ)器不能正常工作某一模塊出現(xiàn)故障則整個(gè)存儲(chǔ)器不能正常工作3.5.2 3.5.2 多模塊交叉存儲(chǔ)器多模塊交叉存儲(chǔ)器2 2、多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)、

51、多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)( (以以4 4模塊為例模塊為例) )3.5.2 3.5.2 多模塊交叉存儲(chǔ)器多模塊交叉存儲(chǔ)器對(duì)每個(gè)存儲(chǔ)模塊：對(duì)每個(gè)存儲(chǔ)模塊：從從CPUCPU發(fā)出訪存命令到讀出信息使用了一個(gè)存發(fā)出訪存命令到讀出信息使用了一個(gè)存儲(chǔ)周期儲(chǔ)周期對(duì)于對(duì)于CPUCPU：在一個(gè)存儲(chǔ)周期內(nèi)連續(xù)訪問了在一個(gè)存儲(chǔ)周期內(nèi)連續(xù)訪問了4 4個(gè)模塊個(gè)模塊( (分時(shí)使用數(shù)據(jù)分時(shí)使用數(shù)據(jù)總線總線) )，各模塊的讀寫過程重疊進(jìn)行，各模塊的讀寫過程重疊進(jìn)行若連續(xù)在主存中存取程序段或數(shù)據(jù)塊若連續(xù)在主存中存取程序段或數(shù)據(jù)塊訪問速度大大提高訪問速度大大提高主存被分成主存被分成4 4個(gè)相互獨(dú)立、容量個(gè)相互獨(dú)立、容量相同的模塊

52、，每個(gè)模塊有自己相同的模塊，每個(gè)模塊有自己的讀寫控制電路、地址寄存器的讀寫控制電路、地址寄存器和數(shù)據(jù)寄存器，各自以等同的和數(shù)據(jù)寄存器，各自以等同的方式與方式與CPUCPU傳送信息傳送信息定量分析：定量分析：設(shè)模塊字長等于數(shù)據(jù)總線寬度，模塊存取一個(gè)字的時(shí)間為設(shè)模塊字長等于數(shù)據(jù)總線寬度，模塊存取一個(gè)字的時(shí)間為T，由，由m個(gè)總線傳送周期個(gè)總線傳送周期()組成，即組成，即Tm ，并使用，并使用m個(gè)模塊交叉組個(gè)模塊交叉組織存儲(chǔ)器，則成塊傳送可按織存儲(chǔ)器，則成塊傳送可按間隔流水方式間隔流水方式進(jìn)行進(jìn)行交叉存取度交叉存取度m=T/ 模塊數(shù)必須大于等于模塊數(shù)必須大于等于m連續(xù)讀取連續(xù)讀取m個(gè)字所需的時(shí)間為個(gè)字

53、所需的時(shí)間為t1T+(m-1) 順序方式存儲(chǔ)器連續(xù)讀取順序方式存儲(chǔ)器連續(xù)讀取m個(gè)字所個(gè)字所需時(shí)間需時(shí)間t2=mT3.5.2 3.5.2 多模塊交叉存儲(chǔ)器多模塊交叉存儲(chǔ)器m=4的流水線方式存取示意圖的流水線方式存取示意圖m=4的流水線方式存取示意圖的流水線方式存取示意圖例例5 5 設(shè)存儲(chǔ)器容量為設(shè)存儲(chǔ)器容量為3232字，字長字，字長6464位，模塊數(shù)位，模塊數(shù)m=4m=4。存儲(chǔ)周期。存儲(chǔ)周期T=200nsT=200ns，數(shù)據(jù)總線寬度為，數(shù)據(jù)總線寬度為6464位，總線傳送周期位，總線傳送周期=50ns=50ns。若連續(xù)讀。若連續(xù)讀出出4 4個(gè)字，分別求用順序方式和交叉方式組織的存儲(chǔ)器的帶寬個(gè)字，分

54、別求用順序方式和交叉方式組織的存儲(chǔ)器的帶寬解：兩種方式連續(xù)讀出解：兩種方式連續(xù)讀出4 4個(gè)字的信息總量都是：個(gè)字的信息總量都是： q=64bq=64b4=256b4=256b順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出4 4個(gè)字所需的時(shí)間分別是：個(gè)字所需的時(shí)間分別是：順序：順序：t t2 2=mT=4=mT=4200ns=800ns=8200ns=800ns=81010-7-7s s交叉：交叉：t t1 1=T+(m-1)=T+(m-1) =200ns+3=200ns+350ns=350ns=3.550ns=350ns=3.51010-7-7s s順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分

55、別是：順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是：順序：順序： W W2 2=q/t=q/t2 2=256b=256b(8(81010-7-7)s=320Mb/s)s=320Mb/s交叉：交叉： W W1 1=q/t=q/t1 1=256b=256b(3.5(3.51010-7-7)s=731Mb/s)s=731Mb/s3. 3. 二模塊交叉存儲(chǔ)器舉例二模塊交叉存儲(chǔ)器舉例二模塊二模塊( (各各1MB)1MB)交叉存儲(chǔ)器交叉存儲(chǔ)器(DRAM(DRAM構(gòu)成構(gòu)成) )方框圖方框圖二模塊交叉存儲(chǔ)器無等待狀態(tài)成塊存取示意圖二模塊交叉存儲(chǔ)器無等待狀態(tài)成塊存取示意圖3. 3. 二模塊交叉存儲(chǔ)器舉例二模塊交叉存儲(chǔ)器舉

56、例補(bǔ)充：補(bǔ)充：相聯(lián)存儲(chǔ)器相聯(lián)存儲(chǔ)器CAM(Content Addressed Memory)相聯(lián)存儲(chǔ)器相聯(lián)存儲(chǔ)器其中某一存儲(chǔ)項(xiàng)內(nèi)容作為地址來存取的存儲(chǔ)器，其中某一存儲(chǔ)項(xiàng)內(nèi)容作為地址來存取的存儲(chǔ)器，用來尋址存儲(chǔ)器的字段叫做用來尋址存儲(chǔ)器的字段叫做關(guān)鍵字關(guān)鍵字相聯(lián)存儲(chǔ)器中的項(xiàng)相聯(lián)存儲(chǔ)器中的項(xiàng)可視為由可視為由KEYKEY、DATADATA組成，其中組成，其中KEYKEY是地址，是地址，DATADATA是被讀寫信息是被讀寫信息基本原理基本原理把存儲(chǔ)單元所存內(nèi)容的某一部分作為檢索項(xiàng)把存儲(chǔ)單元所存內(nèi)容的某一部分作為檢索項(xiàng)( (關(guān)關(guān)鍵字鍵字) )，去檢索該存儲(chǔ)器，并將與該檢索項(xiàng)符合的存儲(chǔ)單元內(nèi)容，去檢索該存

57、儲(chǔ)器，并將與該檢索項(xiàng)符合的存儲(chǔ)單元內(nèi)容讀出或?qū)懭胱x出或?qū)懭胫饕猛局饕猛咎摂M存儲(chǔ)器中存放段表、頁表和快表；高虛擬存儲(chǔ)器中存放段表、頁表和快表；高速緩沖存儲(chǔ)器中，存放速緩沖存儲(chǔ)器中，存放cache的行地址的行地址檢索寄存器檢索寄存器屏蔽寄存器屏蔽寄存器比較線路比較線路存儲(chǔ)器存儲(chǔ)器譯譯碼碼選選擇擇電電路路代碼寄存器代碼寄存器12.m符符合合寄寄存存器器補(bǔ)充：補(bǔ)充：相聯(lián)存儲(chǔ)器相聯(lián)存儲(chǔ)器CAM(續(xù)續(xù))檢索寄存器檢索寄存器屏蔽寄存器屏蔽寄存器符合寄存器符合寄存器比較線路比較線路代碼寄存器代碼寄存器存儲(chǔ)體存儲(chǔ)體3.6 Cache存儲(chǔ)器存儲(chǔ)器3.6.1 Cache3.6.1 Cache基本原理基本原理1.

58、 cache1. cache的功能：解決的功能：解決CPUCPU和主存間速度不匹配問題和主存間速度不匹配問題n采用高速采用高速SRAMSRAM構(gòu)成構(gòu)成n速度差別很大時(shí)采用兩級(jí)或多級(jí)速度差別很大時(shí)采用兩級(jí)或多級(jí)CacheCache系統(tǒng)系統(tǒng)n早期的一級(jí)早期的一級(jí)CacheCache在在CPUCPU內(nèi)，二級(jí)在主板上內(nèi)，二級(jí)在主板上n現(xiàn)在的現(xiàn)在的CPUCPU內(nèi)帶內(nèi)帶L1 CacheL1 Cache和和L2 CacheL2 Cachen全由硬件調(diào)度全由硬件調(diào)度，對(duì)用戶透明，對(duì)用戶透明程序訪問的局部性原理程序訪問的局部性原理n空間局部：緊鄰被訪問單元的地方也將被訪問空間局部：緊鄰被訪問單元的地方也將被訪問

59、n時(shí)間局部：剛被訪問的單元很快將再次被訪問時(shí)間局部：剛被訪問的單元很快將再次被訪問目錄目錄塊傳送3.6.1 Cache3.6.1 Cache基本原理基本原理2. cache2. cache的基本原理的基本原理n地址映射地址映射n替換策略替換策略n寫一致性寫一致性n性能評(píng)價(jià)性能評(píng)價(jià)基本原理小結(jié)：基本原理小結(jié)：n介于介于CPUCPU和主存之間的小容量存儲(chǔ)器和主存之間的小容量存儲(chǔ)器：從功能上看，是主：從功能上看，是主存的緩沖存儲(chǔ)器，由高速的存的緩沖存儲(chǔ)器，由高速的SRAMSRAM組成；為追求高速，包組成；為追求高速，包括管理在內(nèi)的全部功能由括管理在內(nèi)的全部功能由硬件實(shí)現(xiàn)硬件實(shí)現(xiàn)，故對(duì)程序員，故對(duì)程序

60、員透明透明nCacheCache的設(shè)計(jì)依據(jù)：的設(shè)計(jì)依據(jù)：程序訪問的局部性程序訪問的局部性nCPUCPU與與CacheCache間的數(shù)據(jù)傳送是以間的數(shù)據(jù)傳送是以字為單位字為單位n主存與主存與CacheCache間的數(shù)據(jù)傳送是以間的數(shù)據(jù)傳送是以塊為單位塊為單位nCPUCPU讀主存讀主存時(shí)，把地址同時(shí)送給時(shí)，把地址同時(shí)送給CacheCache和主存，和主存，CacheCache控制控制邏輯依據(jù)地址判斷此字是否在邏輯依據(jù)地址判斷此字是否在CacheCache中，若在立即傳送給中，若在立即傳送給CPUCPU；否則，用主存讀周期把此字從主存讀出送到；否則，用主存讀周期把此字從主存讀出送到CPUCPU，并把含有這個(gè)