自考本科模擬數(shù)字及電力電子技術(shù)知識(shí)點(diǎn)總結(jié)歸納

1、自考模擬數(shù)字及電力電子技術(shù)知識(shí)點(diǎn)歸納差動(dòng)放大電路一、克服零點(diǎn)漂移現(xiàn)象最常用的方法是采用差動(dòng)放大電路二、長(zhǎng)尾式差動(dòng)放大電路1、電路組成（雙端輸入雙端輸出電路） 靜態(tài)分析動(dòng)態(tài)分析 輸入電阻： Rid=2(RB +rbe) 輸出電阻：Rod=2RC 共模抑制比2、雙端輸入單端輸出電路 輸入電阻： Rid=2(RB +rbe) 輸出電阻：Rod=RC功率放大電路一、乙類(lèi)雙電源互補(bǔ)對(duì)稱(chēng)功率放大電路二、甲乙類(lèi)雙電源互補(bǔ)對(duì)稱(chēng)功率放大電路為減少交越失真，在兩管的發(fā)射結(jié)提供一個(gè)微小的偏置電壓，使管子在靜態(tài)時(shí)處于臨界導(dǎo)通或微導(dǎo)通狀態(tài)，當(dāng)加正弦電壓時(shí)，可以即刻導(dǎo)通，則三極管的導(dǎo)通角度略大于半個(gè)周期，稱(chēng)為甲乙類(lèi)放大，

2、電路稱(chēng)為甲乙類(lèi)互補(bǔ)對(duì)稱(chēng)功率放大電路（OCL電路）三、分析計(jì)算1. 最大不失真輸出功率Pomax忽略VCES時(shí) 2、電源供給的功率PV例：已知VCC16V，RL4，T1和T2管的飽和管壓降UCES2V，輸入電壓足夠大。試問(wèn)：（1）最大輸出功率Pom和效率各為多少？ 解：（1）最大輸出功率和效率分別為 放大電路中的反饋一、反饋的類(lèi)型正反饋反饋使凈輸入電量增加，從而使輸出量增大，即反饋信號(hào)增強(qiáng)了輸入信號(hào)。負(fù)反饋反饋使凈輸入電量減小，從而使輸出量減小，即反饋信號(hào)削弱了輸入信號(hào)。判別方法：瞬時(shí)極性法步驟：（1）假設(shè)輸入信號(hào)某一時(shí)刻對(duì)地電壓的瞬時(shí)極性；（2）沿著信號(hào)正向傳輸?shù)穆方?jīng)，依次推出電路中相關(guān)點(diǎn)的瞬

3、時(shí)極性；（3）根據(jù)輸出信號(hào)極性判斷反饋信號(hào)的極性；（4）判斷出正負(fù)反饋的性質(zhì)。2.直流反饋和交流反饋直流反饋反饋回的信號(hào)為直流量的反饋。交流反饋反饋回的信號(hào)為交流量的反饋。交、直流反饋反饋回的信號(hào)既有直流量又有交流量的反饋。例題1.分析下圖電路是否存在反饋，是正反饋還是負(fù)反饋？直反饋還是交流反饋？ 解：RE 介于輸入輸出回路，故存在反饋。根據(jù)瞬時(shí)極性法，反饋使 uid 減小，為負(fù)反饋。因?yàn)榻?jīng)過(guò)反饋元件RE 的反饋號(hào)既有直流量，也有交流量，故該反饋同時(shí)存 在直流反饋和交流反饋。 二、負(fù)反饋放大電路的基本類(lèi)型 電壓反饋和電流反饋  電壓反饋反饋信號(hào)取樣于輸出

4、電壓。判別方法：將輸出負(fù)載RL 短路(或uo = 0 )，若反饋消失則為電壓反饋。電流反饋反饋信號(hào)取樣于輸出電流。 判別方法：將輸出負(fù)載RL 短路(或uo = 0 )，若反饋信號(hào)仍然存在則為電流反饋。串聯(lián)反饋和并聯(lián)反饋串聯(lián)反饋在輸入端，反饋信號(hào)與輸入信號(hào)以電壓相加減的形式出現(xiàn)。uid = ui - uf 并聯(lián)反饋在輸入端，反饋信號(hào)與輸入信號(hào)以電流相加減的形式出現(xiàn)。iid = ii - if    對(duì)于運(yùn)算放大器來(lái)說(shuō)，反饋信號(hào)與輸入信號(hào)同時(shí)加在同相輸入端或反相輸入端，則為并聯(lián)反饋；一個(gè)加在同相輸入端，另一個(gè)加在反相輸入端則為串聯(lián)反饋。  例題2.分析如圖所示的反饋放

5、大電路。  分析：電阻Rf 跨接在輸入回路與輸出回路之間，輸出電壓 uo 經(jīng) Rf 與 R1 分壓反饋到輸入回路，故電路有反饋；根據(jù)瞬時(shí)極性法，反饋使凈輸入電壓 uid 減小，為負(fù)反饋；RL = 0，無(wú)反饋，故為電壓反饋； uf = uoR1/(R1 + Rf) 也說(shuō)明是電壓反饋；uid = ui- uf ，故為串聯(lián)反饋；所以，此電路為電壓串聯(lián)負(fù)反饋。例題3.分析如下圖所示的反饋放大電路。 分析：Rf 為輸入回路和輸出回路的公共電阻，故有反饋。反饋使凈輸入電壓 uid 減小，為負(fù)反饋；RL = 0，反饋存在，故為電流反饋；uf = ioRf ，也說(shuō)明是電流反饋；u

6、id = ui uf 故為串聯(lián)反饋；所以此電路為電流串聯(lián)負(fù)反饋。例題4.分析如下圖所示的反饋放大電路。  分析：Rf 為輸入回路和輸出回路的公共電阻，故電路存在反饋；RL = 0，無(wú)反饋，故為電壓反饋；根據(jù)瞬時(shí)極性法判斷，反饋使凈輸入電流 iid 減小，為負(fù)反饋；iid = ii - if ，故為并聯(lián)反饋；所以此電路為電壓并聯(lián)負(fù)反饋。例題5.分析如下圖所示的反饋放大電路。 分析：Rf 為輸入回路和輸出回路的公共電阻，故電路存在反饋；令RL = 0，反饋仍然存在，故 為電流反饋；根據(jù)瞬時(shí)極性法判斷，反饋使凈輸入電流 iid 減小，為負(fù)反饋；iid = ii - if ，故為并

7、聯(lián)反饋；所以此電路為電流并聯(lián)負(fù)反饋。三、負(fù)反饋對(duì)放大電路性能的影響1、提高增益的穩(wěn)定性2、減小失真和擴(kuò)展通頻帶3、改變放大電路的輸入和輸出電阻串聯(lián)負(fù)反饋使輸入電阻增大，并聯(lián)負(fù)反饋使輸入電阻減小。電壓負(fù)反饋 F 與 A 并聯(lián)，使輸出電阻減小，電流負(fù)反饋 F 與 A 串聯(lián)，使輸出電阻增大。四、負(fù)反饋放大電路應(yīng)用中的幾個(gè)問(wèn)題（一）欲穩(wěn)定電路中某個(gè)量，則采用該量的負(fù)反饋穩(wěn)定直流，引直流反饋；穩(wěn)定交流，引交流反饋；穩(wěn)定輸出電壓，引電壓反饋；穩(wěn)定輸出電流，引電流反饋。（二）根據(jù)對(duì)輸入、輸出電阻的要求選擇反饋類(lèi)型 欲提高輸入電阻，采用串聯(lián)反饋；欲降低輸入電阻，采用并聯(lián)反饋；要求高內(nèi)阻輸出，采用電流反饋；要求

8、低內(nèi)阻輸出，采用電壓反饋。（三）為使反饋效果強(qiáng)，根據(jù)信號(hào)源及負(fù)載確定反饋類(lèi)型  信號(hào)源為恒壓源，采用串聯(lián)反饋；信號(hào)源為恒流源，采用并聯(lián)反饋；要求帶負(fù)載能力強(qiáng)，采用 電壓反饋；要求恒流源輸出，采用電流反饋。深度負(fù)反饋電路性能的估算例題1.     （2）電壓并聯(lián)負(fù)反饋         (3)電流串聯(lián)負(fù)反饋         (4)電流并聯(lián)負(fù)反饋     

9、0;  基本運(yùn)算電路一、反相比例運(yùn)算電路根據(jù)虛斷，I¢i »0，故V+ »0，且Ii » If 根據(jù)虛短，V+» V- »0， Ii = (ViV- )/R1 »Vi/R1 Vo »If Rf =Vi Rf /R1電壓增益Avf= Vo/ Vi =Rf /R1 二、同相比例運(yùn)算電路 根據(jù)虛斷，Vi = V+ 根據(jù)虛短，Vi = V+» V- V+= Vi = Vo R1 /(R1+ Rf)， Vo »Vi 1+(Rf /R1) 電壓增益Avf= Vo /Vi =1+(Rf /R1)三、

10、求和運(yùn)算電路1.反相加法運(yùn)算2.同相加法運(yùn)算（二）減法運(yùn)算因兩輸入信號(hào)分別加于反相輸入端和同相輸入端，故此形式的電路也稱(chēng)為差分運(yùn)算電路。  四、積分運(yùn)算五、 微分運(yùn)算電路 例4.若給定反饋電阻RF=10k，試設(shè)計(jì)實(shí)現(xiàn)uo=uI1-2uI2的運(yùn)算電路。解：        例：求如圖4.18所示電路中uo與ui的關(guān)系。圖4.18 習(xí)題4.11的圖分析 在分析計(jì)算多級(jí)運(yùn)算放大電路時(shí)，重要的是找出各級(jí)之間的相互關(guān)系。首先分析第一級(jí)輸出電壓與輸入電壓的關(guān)系，再分析第二級(jí)輸出電壓與輸入電壓的關(guān)系，逐級(jí)類(lèi)推，最后確定整個(gè)電路的輸

11、出電壓與輸入電壓之間的關(guān)系。本題電路是兩級(jí)反相輸入比例運(yùn)算電路，第二級(jí)的輸入電壓ui2就是第一級(jí)的輸出電壓uo1，整個(gè)電路的輸出電壓。解 第一級(jí)的輸出電壓為：第二級(jí)的輸出電壓為：所以：例： 求如圖4.19所示電路中uo與ui的關(guān)系。電壓比較器一、過(guò)零比較器過(guò)零電壓比較器是典型的幅度比較電路，它的電路圖和傳輸特性曲線如圖8.2.1所示。 (a) 電路圖 (b) 電壓傳輸特性二、一般單限比較器 將過(guò)零比較器的一個(gè)輸入端從接地改接到一個(gè)固定電壓值上，就得到電壓比較器，電路如圖8.2.2所示。調(diào)節(jié)可方便地改變閾值。(a) 電路圖 (b)電壓傳輸特性比較器的基本特點(diǎn)工作在開(kāi)環(huán)或正反饋狀態(tài)。開(kāi)關(guān)特性，因開(kāi)

12、環(huán)增益很大，比較器的輸出只有高電平和低電平兩個(gè)穩(wěn)定狀態(tài)。非線性，因是大幅度工作，輸出和輸入不成線性關(guān)系。三、滯回比較器從輸出引一個(gè)電阻分壓支路到同相輸入端，電路如圖所示電路。(a) 電路圖 (b) 傳輸特性 當(dāng)輸入電壓vI從零逐漸增大，且時(shí)，稱(chēng)為上限閥值（觸發(fā)）電平。 當(dāng)輸入電壓時(shí)，。此時(shí)觸發(fā)電平變?yōu)?，稱(chēng)為下限閥值（觸發(fā)）電平。 當(dāng)逐漸減小，且以前，始終等于，因此出現(xiàn)了如圖所示的滯回特性曲線。回差電壓： 例：在如圖4.32所示的各電路中，運(yùn)算放大器的V，穩(wěn)壓管的穩(wěn)定電壓UZ為6V，正向?qū)妷篣D為0.7V，試畫(huà)出各電路的電壓傳輸特性曲線。分析 電壓傳輸特性曲線就是輸出電壓uo與輸入電壓ui的

13、關(guān)系特性曲線。本題兩個(gè)電路都是電壓比較器，集成運(yùn)算放大器都處于開(kāi)環(huán)狀態(tài)，因此都工作在非線性區(qū)。在沒(méi)有限幅電路的情況下，工作在非線性區(qū)的集成運(yùn)算放大器的分析依據(jù)是：，且時(shí)，時(shí)，其中為轉(zhuǎn)折點(diǎn)。當(dāng)有限幅電路時(shí)，電壓比較器的輸出電壓值由限幅電路確定。圖4.32 習(xí)題4.22的圖解 對(duì)圖4.32（a）所示電路，V，故當(dāng)輸入電壓V時(shí)，輸出電壓V；當(dāng)輸入電壓V時(shí)，輸出電壓V。電壓傳輸特性如圖4.33（a）所示。對(duì)圖4.32（b）所示電路，由于，V，故當(dāng)V時(shí)，集成運(yùn)算放大器的輸出電壓為+12V，穩(wěn)壓管處于反向擊穿狀態(tài)，V；當(dāng)V時(shí)，集成運(yùn)算放大器的輸出電壓為-12V，穩(wěn)壓管正向?qū)?，V。電壓傳輸特性如圖4.33

14、（b）所示。圖4.33 習(xí)題4.22解答用圖例： 在如圖4.34（a）所示的電路中，運(yùn)算放大器的V，雙向穩(wěn)壓管的穩(wěn)定電壓UZ為6V，參考電壓UR為2V，已知輸入電壓ui的波形如圖4.34（b）所示，試對(duì)應(yīng)畫(huà)出輸出電壓uo的波形及電路的電壓傳輸特性曲線。圖4.34 習(xí)題4.23的圖分析 電壓比較器可將其他波形的交流電壓變換為矩形波輸出，而輸出電壓的幅值則取決于限幅電路。解 由于V，故當(dāng)V時(shí)，集成運(yùn)算放大器的輸出電壓為+12V，經(jīng)限幅電路限幅之后，輸出電壓V；當(dāng)V時(shí)，集成運(yùn)算放大器的輸出電壓為-12V，經(jīng)限幅電路限幅之后，輸出電壓V。輸入電壓ui和輸出電壓uo的波形如圖4.35（a）所示，電路的電

15、壓傳輸特性曲線如圖4.35（b）所示。 （a）輸入電壓ui和輸出電壓uo的波形 （b）電壓傳輸特性曲線圖4.35 習(xí)題4.23解答用圖正弦波振蕩電路一、 產(chǎn)生正弦波的條件幅度平衡條件 |=1 相位平衡條件 jAF = jA+jF =2np（n為整數(shù)）二、RC網(wǎng)絡(luò)的頻率響應(yīng)諧振角頻率和諧振頻率分別為： ， 三、 RC橋式正弦波振蕩電路1. RC文氏橋振蕩電路的構(gòu)成RC文氏橋振蕩器的電路如圖圖8.1.3所示，RC串并聯(lián)網(wǎng)絡(luò)是正反饋網(wǎng)絡(luò)，另外還增加了R3和R4負(fù)反饋網(wǎng)絡(luò)。 C1、R1和C2、R2正反饋支路與R3、R4負(fù)反饋支路正好構(gòu)成一個(gè)橋路，稱(chēng)為文氏橋。當(dāng)C1 =C2、R1 =R2時(shí) ， jF=0

16、°， f0= 為滿足振蕩的幅度條件 |=1，所以Af3。加入R3R4支路，構(gòu)成串聯(lián)電壓負(fù)反饋 （二）輸出電壓的調(diào)節(jié)范圍串聯(lián)型穩(wěn)壓電路機(jī)電一體化專(zhuān)業(yè)“專(zhuān)接本”模擬、數(shù)字及電力電子技術(shù)復(fù)習(xí)資料大全邏輯代數(shù)基礎(chǔ)例題解析例91 已知邏輯函數(shù)F的真值表如表9.1所示，試寫(xiě)出F的邏輯函數(shù)式。表9.1 解 邏輯函數(shù)F的表達(dá)式可以寫(xiě)成最小項(xiàng)之和的形式。將真值表中所有F1的最小項(xiàng)(變量取值為1的用原變量表示，取值為0的用反變量表示)選出來(lái)，最后將這些最小項(xiàng)加起來(lái)，得到函數(shù)F的表達(dá)式為： 例92 列出邏輯函數(shù)的真值表。解 從表達(dá)式列真值表的規(guī)則是先將表達(dá)式寫(xiě)成最小項(xiàng)之和的形式，即：表9.2然后填入對(duì)應(yīng)的

17、真值中，如表9.2所示。 例9.3 用代數(shù)法化將下列邏輯表達(dá)式化成最簡(jiǎn)的“與或”表達(dá)式。（1）（2）解 用代數(shù)法化簡(jiǎn)任意邏輯函數(shù)，應(yīng)綜合利用基本公式和以下幾個(gè)常用公式：項(xiàng)多余；非因子多余；第3項(xiàng)多余；互補(bǔ)并項(xiàng)；根據(jù)式可添加重復(fù)項(xiàng)，或利用式可將某些項(xiàng)乘以， 進(jìn)而拆為兩項(xiàng)即配項(xiàng)法。用代數(shù)法對(duì)本例邏輯表達(dá)式化簡(jiǎn)：例94 寫(xiě)出以下邏輯函數(shù)的反函數(shù)并化成最簡(jiǎn)“與或”形式。（1） （2） 解 （1）根據(jù)反演定律：對(duì)于任意一個(gè)邏輯函數(shù)F，如果把其中所有的“”換成“+”，“+”換成“”，0換成1，1換成0，原變量換成反變量，反變量換成原變量，得到的結(jié)果就是。（1）則 （2）則 例95 試用卡諾圖化簡(jiǎn)法將以下邏

18、輯函數(shù)化簡(jiǎn)成最簡(jiǎn)“或與”式及最簡(jiǎn)“或非或非式”。解 利用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，在函數(shù)的卡諾圖中，可合并相鄰的1格得出原函數(shù)的最簡(jiǎn)與或式；也可合并相鄰的0格得出反函數(shù)的最簡(jiǎn)與或式，然后再利用反演規(guī)則求反，即可得出原函數(shù)的最簡(jiǎn)或與式。經(jīng)邏輯變換后可得出函數(shù)的最簡(jiǎn)或非或非式。給定邏輯函數(shù)式的卡諾圖如圖91所示。圈0得出反函數(shù)的最簡(jiǎn)與或式為：將上式求反即可得出邏輯函數(shù)的最簡(jiǎn)或與式為：經(jīng)邏輯變換后（利用非非律），函數(shù)的最簡(jiǎn)或非或非式為例96 將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)之和（標(biāo)準(zhǔn)與或式）的形式。解 (1) 用配項(xiàng)法(2) 用卡諾圖法畫(huà)4變量卡諾圖，由于函數(shù)F由AB和兩項(xiàng)組成，即Al且Bl時(shí)F1，故在Al且B1

19、的行內(nèi)填1；類(lèi)似地，在C0且D0的列內(nèi)填1，即得函數(shù)的卡諾圖如圖92所示。然后由卡諾圖可直接寫(xiě)出邏輯函數(shù)的最小項(xiàng)之和形式：例97 將邏輯函數(shù)成最大項(xiàng)之積（標(biāo)準(zhǔn)或與式）的形式。解 用公式法 由式例96得出邏輯函數(shù)的最小項(xiàng)之和形式為： 因?yàn)?所以最大項(xiàng)之積： 即如果已知函數(shù)的卡諾圖，也可由卡諾圖中為0的那些小方格直接寫(xiě)出標(biāo)準(zhǔn)或與式。例98 化簡(jiǎn)具有約束條件的邏輯函數(shù)，其約束條件為AB0。解 用公式化對(duì)具有約束條件的邏輯函數(shù)的化簡(jiǎn)時(shí)，可以將約束項(xiàng)加到邏輯表達(dá)式中，化簡(jiǎn)后到的最簡(jiǎn)表達(dá)式中若含有約束項(xiàng)，再將約束項(xiàng)去掉。即： 例99 化簡(jiǎn)下列函數(shù) 解 用卡諾圖法化簡(jiǎn)帶有約束條件的邏輯函數(shù)，其方法是在卡諾圖

20、中，將函數(shù)F的最小頂用1填入，約束頂用×填入。在畫(huà)卡諾圈時(shí)，可充分利用約束項(xiàng)取值的任意性(作為1或0)合并相鄰項(xiàng)。將最小項(xiàng)及約束項(xiàng)填入對(duì)應(yīng)的卡諾圖中，如 圖9.3所示，則化簡(jiǎn)后邏輯表達(dá)式為：FD例910 化簡(jiǎn)具有約束條件的邏輯函數(shù)（約束條件）解：采用卡諾圖法化簡(jiǎn)。由約束條件，求出約束項(xiàng)：將最小項(xiàng)用1填入，約束項(xiàng)用×填入，畫(huà)出卡諾圖如圖9.4所示，由圖9.4得到化簡(jiǎn)后的邏輯表達(dá)式為：觸發(fā)器一、 基本觸發(fā)器 A R Q Q Q R Q S B S (a)與非門(mén)構(gòu)成的觸發(fā)器電路與邏輯符號(hào) (b)或非門(mén)構(gòu)成的觸發(fā)器電路與邏輯符號(hào)&11& 基本觸發(fā)器的邏輯結(jié)構(gòu)如圖13

21、-1所示。它可由兩個(gè)與非門(mén)交叉耦合構(gòu)成，圖13-1(a)是其邏輯電路圖和邏輯符號(hào)，也可以由兩個(gè)或非門(mén)交叉耦合構(gòu)成，如圖13-1(b)所示。 二、基本觸發(fā)器功能的描述 1狀態(tài)轉(zhuǎn)移真值表 為了表明觸發(fā)器在輸入信號(hào)作用下，觸發(fā)器下一穩(wěn)定狀態(tài)（次態(tài)）Qn+1與觸發(fā)器穩(wěn)定狀態(tài)（現(xiàn)態(tài)）Qn以及輸入信號(hào)之間關(guān)系，可將上述對(duì)觸發(fā)器分析的結(jié)論用表格形式來(lái)描述，如表13-1所示。該表稱(chēng)為觸發(fā)器狀態(tài)轉(zhuǎn)移真值表，表13-2為表13-1的簡(jiǎn)化表。 2特征方程（狀態(tài)方程） 其中，稱(chēng)為約束條件。表13-1 基本觸發(fā)器狀態(tài)轉(zhuǎn)移真值表現(xiàn)態(tài)輸入信號(hào)次 態(tài)功能Qn Qn+1010 10 100置0011 01 011置1011 1

22、1 101保持010 00 0不確定不正常（不允許）01Qn表13-2 簡(jiǎn)化真值表 Qn+10 101 011 1Qn0 0不定 Qn000111100x0011x011圖13-3 基本觸發(fā)器卡諾圖 3狀態(tài)轉(zhuǎn)移圖和激勵(lì)表 圖13-4 基本觸發(fā)器狀態(tài)轉(zhuǎn)移圖01表13-3 基本觸發(fā)器激勵(lì)表狀態(tài)轉(zhuǎn)移激勵(lì)輸入Qn Qn+1 0 00 11 01 1x 11 00 11 x其中x表示任意，0或1三、 同步RS觸發(fā)器 由與非門(mén)構(gòu)成的同步RS觸發(fā)器如圖13-5(a)所示，其邏輯符號(hào)如圖13-5(b)所示。 S C D A Q S Q CP CP(鐘控端) R R E D B (a) 邏輯圖 (b) 邏輯符號(hào)

23、圖13-5 同步RS觸發(fā)器 &&1SC11R&&當(dāng)CP=1時(shí) 圖13-6 同步RS觸發(fā)器狀態(tài)轉(zhuǎn)移圖表13-4 同步RS觸發(fā)器狀態(tài)轉(zhuǎn)移真值表R SQn+10 00 11 01 1Qn10不定表13-5 同步RS觸發(fā)器激勵(lì)表Qn Qn+1R S0 00 11 01 1x 00 11 00 x01CPRSQ 不定圖13-7 同步RS觸發(fā)器工作波形四、 同步D觸發(fā)器 由狀態(tài)轉(zhuǎn)移真值表可直接列出同步D觸發(fā)器的狀態(tài)方程 CPD Q 圖13-8 同步D觸發(fā)器1SC11R1表13-6 D觸發(fā)器狀態(tài)轉(zhuǎn)移真值表DQn+10101 同步D觸發(fā)器邏輯功能表明：只要向同步觸發(fā)器送入一個(gè)C

24、P，即可將輸入數(shù)據(jù)D存入觸發(fā)器。CP過(guò)后，觸發(fā)器將存儲(chǔ)該數(shù)據(jù)，直到下一個(gè)CP到來(lái)時(shí)為止，故可鎖存數(shù)據(jù)。這種觸發(fā)器同樣要求CP=1時(shí)，D保持不變。 D=1D=0 D=1 D=0圖13-9 同步D觸發(fā)器狀態(tài)轉(zhuǎn)移圖表13-7 同步D觸發(fā)器激勵(lì)表Qn Qn+1D0 00 11 01 1010101 同理可得同步D觸發(fā)器在CP=1時(shí)的激勵(lì)表如表13-7所示，狀態(tài)轉(zhuǎn)移圖如圖13-9所示。五、 JK觸發(fā)器 JK觸發(fā)器的特性方程為： CP下降沿到來(lái)后有效 J=1，K=xJ=0 J=xK=x K=0 J=x，K=1圖13-14 JK觸發(fā)器狀態(tài)轉(zhuǎn)移圖表13-8 JK觸發(fā)器狀態(tài)轉(zhuǎn)移真值表J KQn+10 00 11

25、 01 1Qn01表13-9 JK觸發(fā)器激勵(lì)表Qn Qn+1J K0 00 11 01 10 x1 xx 1x 001CP 1 2 3JKQ圖13-15 主從JK觸發(fā)器工作波形六、 T觸發(fā)器和T觸發(fā)器在CP控制下，根據(jù)輸入信號(hào)T（T=0或T=1）的不同，具有保持和翻轉(zhuǎn)功能的電路，都叫做T觸發(fā)器。將JK觸發(fā)器的J、K端短接，并取名為T(mén)端，就能構(gòu)成T觸發(fā)器，。 Q Q = T CP T CP圖13-23 T觸發(fā)器邏輯符號(hào) T=1T=0 T=0 T=1圖13-24 T觸發(fā)器狀態(tài)轉(zhuǎn)移圖01 J K由表13-10可見(jiàn)，T觸發(fā)器在T=0時(shí)，具有保持功能；在T=1時(shí)，具有翻轉(zhuǎn)功能。表13-10 T觸發(fā)器狀態(tài)

26、轉(zhuǎn)移真值表TQn+101表13-11 T觸發(fā)器激勵(lì)表Qn Qn+1T0 00 11 01 10110在CP控制下，只具有翻轉(zhuǎn)功能的電路叫做T觸發(fā)器。即在T觸發(fā)器中，當(dāng)T恒為1時(shí)就構(gòu)成了T觸發(fā)器，其狀態(tài)方程為 第五章 集成門(mén)電路和觸發(fā)器一、二極管“與”門(mén)和“或”門(mén)電路與門(mén)Y=AB或門(mén)Y=A+BTTL OC門(mén)邏輯表達(dá)式：OC門(mén)的應(yīng)用：（1）實(shí)現(xiàn)“線與”（2）驅(qū)動(dòng)顯示（3）電平轉(zhuǎn)換（7）三態(tài)輸出門(mén)（TSL門(mén)）&&a) b)TSL門(mén)的邏輯符號(hào)a)圖 =0有效 b)圖 EN=1有效（6） CMOS傳輸門(mén)VDD CA CD I/OD O/ID O/IC I/OC傳輸門(mén)CC4016的邏輯符號(hào)

27、傳輸門(mén)CC4016的引腳排列圖I/OA O/IA O/IB I/OB CB CC VSS 14 13 12 11 10 9 8CC4016 1 2 3 4 5 6 7模擬開(kāi)關(guān)真值表控制端C開(kāi)關(guān)通道I/O-O/I1導(dǎo)通0截止題4.2 電路如圖題4.2所示。能實(shí)現(xiàn) 的電路是哪一種電路。 圖題4.2解： 對(duì)(a)電路，只有當(dāng)A=1時(shí)才是計(jì)數(shù)型觸發(fā)器；而(b)電路是T觸發(fā)器，只有當(dāng)T=1時(shí)，才是計(jì)數(shù)觸發(fā)器；(c)可以實(shí)現(xiàn)計(jì)數(shù)即，(d)電路也不可能是計(jì)數(shù)式觸發(fā)器。所以實(shí)現(xiàn)功能的電路是(c)。題4.4 電路如圖題4.4所示，的電路是哪 一些電路。解：對(duì)(a)電路，因?yàn)槭荄觸發(fā)器，所以有 對(duì)(b)電路，因?yàn)?/p>

28、是RS觸發(fā)器,所以有對(duì)(c)電路，因?yàn)槭荰觸發(fā)器, 對(duì)(d)電路，因?yàn)槭荍K觸發(fā)器, 因此，能實(shí)現(xiàn)的電路是（b）和（d）兩個(gè)電路。題4.5 根據(jù)圖題4.5所示電路及A、B、C波形，畫(huà)出Q的波形。(設(shè)觸發(fā)觸器初態(tài)為0)。 圖題4.5解：電路是一個(gè)上升沿觸發(fā)的D功能觸發(fā)器，它的波形如圖所示：CBAQ    題4.6 試畫(huà)出D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖；解：D解發(fā)器的狀態(tài)轉(zhuǎn)換圖如下：JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖為： T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖為： 例4.2 設(shè)主從JK觸發(fā)器的初始狀態(tài)為0，已知輸入J、K的波形圖如圖5.2.5，畫(huà)出輸出Q的波形圖。解：如圖5.2所示。&

29、#160;       例4.2波形圖組合邏輯電路的分析方法與設(shè)計(jì)方法組合邏輯電路：在任何時(shí)刻的輸出狀態(tài)只取決于這一時(shí)刻的輸入狀態(tài)，而與電路的原來(lái)狀態(tài)無(wú)關(guān)的電路。一、組合邏輯電路的分析方法步驟： 1給定邏輯電路輸出邏輯函數(shù)式一般從輸入端向輸出端逐級(jí)寫(xiě)出各個(gè)門(mén)輸出對(duì)其輸入的邏輯表達(dá)式，從而寫(xiě)出整個(gè)邏輯電路的輸出對(duì)輸入變量的邏輯函數(shù)式。必要時(shí)，可進(jìn)行化簡(jiǎn)，求出最簡(jiǎn)輸出邏輯函數(shù)式。2列真值表將輸入變量的狀態(tài)以自然二進(jìn)制數(shù)順序的各種取值組合代入輸出邏輯函數(shù)式，求出相應(yīng)的輸出狀態(tài)，并填入表中，即得真值表。3分析邏輯功能 通常通過(guò)分析真值表的特點(diǎn)

30、來(lái)說(shuō)明電路的邏輯功能。例2：組合電路如圖下圖所示，分析該電路的邏輯功能。解：（1）由邏輯圖逐級(jí)寫(xiě)出邏輯表達(dá)式。為了寫(xiě)表達(dá)式方便，借助中間變量P （2）化簡(jiǎn)與變換。因?yàn)橄乱徊揭姓嬷当恚砸ㄟ^(guò)化簡(jiǎn)與變換，使表達(dá)式有利于列真值表，一般應(yīng)變換成與或式或最小項(xiàng)表達(dá)式。 真值表A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101111110 （3）由表達(dá)式列出真值表，見(jiàn)上圖。經(jīng)過(guò)化簡(jiǎn)與變換的表達(dá)式為兩個(gè)最小項(xiàng)之和的非，所以很容易列出真值表。 （4）分析邏輯功能 由真值表可知，當(dāng)A、B、C三個(gè)變量不一致時(shí)，電路輸出為“1”，所以這個(gè)電路稱(chēng)為“不一致電路”。歸

31、納總結(jié)：1 各步驟間不一定每步都要，如：省略化簡(jiǎn)（本已經(jīng)成為最簡(jiǎn)）；由表達(dá)式直接概述功能，不一定列真值表。2 不是每個(gè)電路均可用簡(jiǎn)煉的文字來(lái)描述其功能。 如Y=AB+CD二.組合邏輯電路的設(shè)計(jì)方法步驟: 1分析設(shè)計(jì)要求列真值表 根據(jù)題意設(shè)輸入變量和輸出函數(shù)并邏輯賦值，確定它們相互間的關(guān)系，然后將輸入變量以自然二進(jìn)制 數(shù)順序的各種取值組合排列，列出真值表。 2根據(jù)真值表寫(xiě)出輸出邏輯函數(shù)表達(dá)式 3對(duì)輸出邏輯函數(shù)進(jìn)行化簡(jiǎn)： 代數(shù)法或卡諾圖法 4根據(jù)最簡(jiǎn)輸出邏輯函數(shù)式畫(huà)邏輯圖。 最簡(jiǎn)與一或表達(dá)式、與非表達(dá)式、或非表達(dá)式、與或非表達(dá)式、其它表達(dá)式例1：設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)服從多數(shù)”的原則決

32、定。解：（1）根據(jù)設(shè)計(jì)要求建立該邏輯函數(shù)的真值表。設(shè)三人的意見(jiàn)為變量A、B、C，表決結(jié)果為函數(shù)L。對(duì)變量及函數(shù)進(jìn)行如下?tīng)顟B(tài)賦值：對(duì)于變量A、B、C，設(shè)同意為邏輯“1”；不同意為邏輯“0”。對(duì)于函數(shù)L，設(shè)事情通過(guò)為邏輯“1”；沒(méi)通過(guò)為邏輯“0”。列出真值表如下表所示。（2）由真值表寫(xiě)出邏輯表達(dá)式： 該邏輯式不是最簡(jiǎn)。（3）化簡(jiǎn)。由于卡諾圖化簡(jiǎn)法較方便，故一般用卡諾圖進(jìn)行化簡(jiǎn)。將該邏輯函數(shù)填入卡諾圖，如下圖所示。合并最小項(xiàng)，得最簡(jiǎn)與或表達(dá)式： 真值表A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111（4）畫(huà)出邏輯圖如下圖所示。如果要求用與非

33、門(mén)實(shí)現(xiàn)該邏輯電路，就應(yīng)將表達(dá)式轉(zhuǎn)換成與非與非表達(dá)式：畫(huà)出邏輯圖。A）邏輯圖 B）用與非門(mén)實(shí)現(xiàn)的邏輯圖三、加法器（一）半加器1只考慮兩個(gè)一位二進(jìn)制數(shù)的相加，而不考慮來(lái)自低位進(jìn)位數(shù)的運(yùn)算電路，稱(chēng)為半加器。如在第i位的兩個(gè)加數(shù)Ai和Bi相加，它除產(chǎn)生本位和數(shù)Si之外，還有一個(gè)向高位的進(jìn)位數(shù) 。因此： 輸入信號(hào)：加數(shù)Ai，被加數(shù)Bi 輸出信號(hào)：本位和Si，向高位的進(jìn)位Ci 2真值表根據(jù)二進(jìn)制加法原則（逢二進(jìn)一），得以下真值表。4邏輯電路：由一個(gè)異或門(mén)和一個(gè)與門(mén)組成。如上圖所示。A S COB(b) 符號(hào)表12-2 半加器真值表A BS CO0 00 11 01 10 01 01 00 1A SB CO

34、(a) 邏輯圖圖12-4 半加器&=1 CO5邏輯符號(hào)（二）全加器1不僅考慮兩個(gè)一位二進(jìn)制數(shù)相加，而且還考慮來(lái)自低位進(jìn)位數(shù)相加的運(yùn)算電路，稱(chēng)為全加器。如在第i位二進(jìn)制數(shù)相加時(shí)，被加數(shù)、加數(shù)和來(lái)自低位的進(jìn)位數(shù)分別為Ai 、Bi 、Ci-1 ，輸出本位和及向相鄰高位的進(jìn)位數(shù)為Si、Ci。因此， 輸入信號(hào)：加數(shù)Ai 、被加數(shù)Bi 、來(lái)自低位的進(jìn)位Ci-1 四、比較器比較方法1. 首先比較最高位，如比較的結(jié)果a3>b3,則可判定A>B 如比較的結(jié)果a3<b3,則可判定A<B 如比較的結(jié)果a3=b3,需繼續(xù)比較次高位。 2. 然后比較次高位，方法同上，這樣依次進(jìn)行下去，直

35、到比較結(jié)束。邏輯功能五、編碼器二進(jìn)制編碼原則：用n位二進(jìn)制代碼可以表示個(gè)信號(hào)則，對(duì)N個(gè)信號(hào)編碼時(shí)，應(yīng)由來(lái)確定編碼位數(shù)n。六、譯碼器及應(yīng)用譯碼器能實(shí)現(xiàn)譯碼功能的電路稱(chēng)為譯碼器。74LS247是驅(qū)動(dòng)發(fā)光二極管顯示器，輸出低電平有效，可驅(qū)動(dòng)共陽(yáng)極數(shù)碼管。CT74LS248輸出高電平有效，可驅(qū)動(dòng)共陰極數(shù)碼管。例題：試畫(huà)出用線-線譯碼器74LS138和門(mén)電路產(chǎn)生多輸出邏輯函數(shù)的邏輯圖（74LS138邏輯圖如圖P3.10所示，功能表如表P3.10所示）。 解 令A(yù)=A2，B=A1 ,C=AO。將Y1Y2Y3寫(xiě)成最小項(xiàng)之和形式，并變換成與非-與非形式。用外加與非門(mén)實(shí)現(xiàn)之，如圖A3.10所示。七、數(shù)據(jù)選擇器3

36、.16 試用4選1數(shù)據(jù)選擇器74LS153產(chǎn)生邏輯函數(shù)解 4選1數(shù)據(jù)選擇器表達(dá)式為：而所需的函數(shù)為 與4選1數(shù)據(jù)選擇器邏輯表達(dá)式比較，則令，接線圖如圖A3.16所示。例.試用8選1數(shù)據(jù)選擇器74LS151和適當(dāng)?shù)拈T(mén)電路實(shí)現(xiàn)下列邏輯函數(shù)。3.4 有一水箱由大、小兩臺(tái)泵ML和MS供水，如圖P3.4所示。水箱中設(shè)置了3個(gè)水位檢測(cè)元件A、B、C。水面低于檢測(cè)元件時(shí)，檢測(cè)元件給出高電平；水面高于檢測(cè)元件時(shí)，檢測(cè)元件給出低電平?，F(xiàn)要求當(dāng)水位超過(guò)C點(diǎn)時(shí)水泵停止工作；水位低于C點(diǎn)而高于B點(diǎn)時(shí)MS單獨(dú)工作；水位低于B點(diǎn)而高于A點(diǎn)時(shí)ML單獨(dú)工作；水位低于A點(diǎn)時(shí)ML和MS同時(shí)工作。試用門(mén)電路設(shè)計(jì)一個(gè)控制兩臺(tái)水泵的邏

37、輯電路，要求電路盡量簡(jiǎn)單。 解 題3.4的真值表如表A3.4所示。表A3.4ABCMS ML0000 00011 0010× ×0110 1100× ×101× ×110× ×1111 1 真值表中的、為約束項(xiàng)，利用卡諾圖圖A3.4(a)化簡(jiǎn)后得到：， （MS、ML的1狀態(tài)表示工作，0狀態(tài)表示停止）。邏輯圖如圖A3.4(b)。 時(shí)序邏輯電路時(shí)序邏輯電路電路任何一個(gè)時(shí)刻的輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào)，還與電路的原狀態(tài)有關(guān)。時(shí)序電路中必須含有具有記憶能力的存儲(chǔ)器件。時(shí)序電路的邏輯功能可用邏輯表達(dá)式、狀態(tài)表、卡諾圖、

38、狀態(tài)圖、時(shí)序圖和邏輯圖6種方式表示，這些表示方法在本質(zhì)上是相同的，可以互相轉(zhuǎn)換。一、時(shí)序電路的基本分析和設(shè)計(jì)方法（一）分析步驟1根據(jù)給定的時(shí)序電路圖寫(xiě)出下列各邏輯方程式： （1）各觸發(fā)器的時(shí)鐘方程。（2）時(shí)序電路的輸出方程。（3）各觸發(fā)器的驅(qū)動(dòng)方程。 2將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，求得各觸發(fā)器的次態(tài)方程，也就是時(shí)序邏輯電路的狀態(tài)方程。 3根據(jù)狀態(tài)方程和輸出方程，列出該時(shí)序電路的狀態(tài)表，畫(huà)出狀態(tài)圖或時(shí)序圖。 4根據(jù)電路的狀態(tài)表或狀態(tài)圖說(shuō)明給定時(shí)序邏輯電路的邏輯功能?！纠?】分析時(shí)序電路（1）時(shí)鐘方程：輸出方程：驅(qū)動(dòng)方程： （2）求狀態(tài)方程JK觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動(dòng)方程代入，即

39、得電路的狀態(tài)方程：（3）計(jì)算、列狀態(tài)表 （4）畫(huà)狀態(tài)圖及時(shí)序圖（5）邏輯功能有效循環(huán)的6個(gè)狀態(tài)分別是05這6個(gè)十進(jìn)制數(shù)字的格雷碼，并且在時(shí)鐘脈沖CP的作用下，這6個(gè)狀態(tài)是按遞增規(guī)律變化的，即：000001011111110100000所以這是一個(gè)用格雷碼表示的六進(jìn)制同步加法計(jì)數(shù)器。當(dāng)對(duì)第6個(gè)脈沖計(jì)數(shù)時(shí)，計(jì)數(shù)器又重新從000開(kāi)始計(jì)數(shù)，并產(chǎn)生輸出Y1。【例2】：分析圖6.2.4電路的功能。1時(shí)鐘方程： 2激勵(lì)方程： 1 圖6.2.4邏輯電路圖3狀態(tài)方程： 4狀態(tài)轉(zhuǎn)換表：表6.2.2狀態(tài)轉(zhuǎn)換表 態(tài)序 Q2 Q1 Q0Q2n+1 Q1n+1 Q0n+10 0 0 0 0 0 1 1 0 0

40、1 0 1 02 0 1 0 0 1 13 0 1 1 1 0 04 1 0 00 0 05 1 0 1 0 1 06 1 1 0 0 1 07 1 1 1 0 0 05狀態(tài)轉(zhuǎn)換圖：圖6.2.5例狀態(tài)圖6邏輯功能說(shuō)明：為異步五進(jìn)制加法計(jì)數(shù)器。（二）同步時(shí)序邏輯電路的設(shè)計(jì)步驟（1）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)，導(dǎo)出對(duì)應(yīng)狀態(tài)圖或狀態(tài)表。（2）狀態(tài)化簡(jiǎn)。原始狀態(tài)圖（表）通常不是最簡(jiǎn)的，往往可以消去一些多余狀態(tài)。消去多余狀態(tài)的過(guò)程叫做狀態(tài)化簡(jiǎn)。（輸入相同時(shí)、輸出相同、且轉(zhuǎn)換的狀態(tài)也相同的狀態(tài)叫做等價(jià)狀態(tài)）（3）狀態(tài)分配，又稱(chēng)狀態(tài)編碼。（4）選擇觸發(fā)器的類(lèi)型。觸發(fā)器的類(lèi)型選得合適，可以簡(jiǎn)化電路結(jié)構(gòu)。（5）根據(jù)

41、編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能，導(dǎo)出待設(shè)計(jì)電路的輸出方程和驅(qū)動(dòng)方程。（6）根據(jù)輸出方程和驅(qū)動(dòng)方程畫(huà)出邏輯圖。（7）檢查電路能否自啟動(dòng)?！纠?】設(shè)計(jì)一時(shí)序電路，實(shí)現(xiàn)下圖所示的狀態(tài)圖： 由于已給出了二進(jìn)制編碼狀態(tài)圖，設(shè)計(jì)直接從第4步開(kāi)始。（1）選擇觸發(fā)器，求時(shí)鐘方程、輸出方程、狀態(tài)方程因需用3位二進(jìn)制代碼，選用3個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。由于要求采用同步方案，故時(shí)鐘方程為：利用卡諾圖得到輸出方程： 利用次態(tài)卡諾圖得到狀態(tài)方程： 變換狀態(tài)方程，使之與所選擇觸發(fā)器的特征方程一致，得到驅(qū)動(dòng)方程.、（3）作邏輯電路圖（4）檢查電路能否自啟動(dòng)

42、將無(wú)效狀態(tài)111代入狀態(tài)方程計(jì)算： 可見(jiàn)111的次態(tài)為有效狀態(tài)000，電路能夠自啟動(dòng)。計(jì)數(shù)器在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱(chēng)為計(jì)數(shù)器。【例】 用74LS163來(lái)構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。（1）寫(xiě)出狀態(tài)SN-1的二進(jìn)制代碼。SN-1S12-1S111011（2）求歸零邏輯。 （3）畫(huà)連線圖?！纠坑?4LS161來(lái)構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。74161是十六進(jìn)制異步計(jì)數(shù)器，采用異步清零、同步置數(shù)工作方式。用異步清零端歸零：SNS121100 用同步置數(shù)端歸零：SN-1S111011 寄 存 器 能夠暫存數(shù)碼（或指令代碼）的數(shù)字部件稱(chēng)為寄存器。寄存器根據(jù)功能可分為數(shù)碼寄存器和移位寄存

43、器兩大類(lèi)。一、 數(shù)碼寄存器寄存器要存放數(shù)碼，必須要存得進(jìn)、記得住、取得出。因此寄存器中除觸發(fā)器外，通常還有一些控制作用的門(mén)電路相配合。圖5.17為由D觸發(fā)器組成的4位數(shù)碼寄存器。在存數(shù)指令（CP脈沖上升沿）的作用下，可將預(yù)先加在各D觸發(fā)器輸入端的數(shù)碼，存入相應(yīng)的觸發(fā)器中，并可從各觸發(fā)器的Q端同時(shí)輸出，所以稱(chēng)其為并行輸入、并行輸出的寄存器。 二、單向移位寄存器由D觸發(fā)器構(gòu)成的4位右移寄存器如圖5.18所示。CR為異步清零端。左邊觸發(fā)器的輸出接至相鄰右邊觸發(fā)器的輸入端D，輸入數(shù)據(jù)由最左邊觸發(fā)器FF0的輸入端D0接入。 時(shí)序邏輯電路例題解析5.8 分析圖P5.8的計(jì)數(shù)器電路，說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器

44、。十進(jìn)制計(jì)數(shù)器74160的功能表見(jiàn)表5.3.4。解 圖P5.8電路為七進(jìn)制計(jì)數(shù)器。計(jì)數(shù)順序是39循環(huán)。5.9 分析圖P5.9的計(jì)數(shù)器電路，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器。十六進(jìn)制計(jì)數(shù)器74LS161的功能表如表5.3.4所示。解 這是一個(gè)十進(jìn)制計(jì)數(shù)器。計(jì)數(shù)順序是09循環(huán)。5.10 試用4位同步二進(jìn)制計(jì)數(shù)器74LS161接成十三進(jìn)制計(jì)數(shù)器，標(biāo)出輸入、輸出端?？梢愿郊颖匾拈T(mén)電路。解 可用多種方法實(shí)現(xiàn)十三進(jìn)制計(jì)數(shù)器，根據(jù)功能表，現(xiàn)給出兩種典型用法，它們均為十三進(jìn)制加法計(jì)數(shù)器。如圖A5.10(a)、(b)所示。5.11 試分析圖P5.11的計(jì)數(shù)器在M=1和M=0時(shí)各為幾進(jìn)制。74LS160的功能表同上題。解 M=1時(shí)為六進(jìn)制計(jì)數(shù)器，M=0時(shí)為八進(jìn)制計(jì)數(shù)器。6.2 試分析圖題6.2所示時(shí)序邏輯電路，列出狀態(tài)表，畫(huà)出