數(shù)字電路課件教案5小測(cè)驗(yàn)答案

1、 1、 邏輯電路分類： 組合邏輯電路 時(shí)序邏輯電路2、組合邏輯電路的特點(diǎn)： 動(dòng)作特點(diǎn)：每一時(shí)刻的輸出僅取決于該時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)； 電路結(jié)構(gòu)特點(diǎn)：不包含記憶單元（或存儲(chǔ)單元。） 步驟：根據(jù)電路寫出輸出表達(dá)式化簡(jiǎn)（為使寫真值表簡(jiǎn)單）寫出真值表說(shuō)明功能。 ：已知實(shí)際邏輯問(wèn)題求實(shí)現(xiàn)該邏輯功能的最簡(jiǎn)邏輯電路：實(shí)際邏輯問(wèn)題邏輯抽象邏輯真值表邏輯函數(shù)式根據(jù)要求選定所用器件：1、若選用ssi，化簡(jiǎn)函數(shù)變換函數(shù)畫出實(shí)現(xiàn)電路；2、若選用msi，變換函數(shù)畫出實(shí)現(xiàn)電路。1、 分析事件的因果關(guān)系，確定輸入變量和輸出變量；2、 定義邏輯狀態(tài)的含義：用0或1表示輸入和輸出的不同狀態(tài)；3、 根據(jù)給定的因果關(guān)系

2、列出邏輯真值表。 譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符顯示譯碼器，注意字符顯示譯碼器與字符顯示器的正確連接。 二進(jìn)制譯碼器能產(chǎn)生輸入變量的全部最小項(xiàng)（或最小項(xiàng)的反函數(shù)），而任一組合邏輯函數(shù)總能表示成最小項(xiàng)之和的形式，所以，由n位二進(jìn)制譯碼器加上合適的門電路即可實(shí)現(xiàn)任何形式輸入變量數(shù)不大于n的組合邏輯函數(shù)。 數(shù)據(jù)選擇器能夠從多路數(shù)字信息中任意選出所需要的一路信息作為輸出，至于選擇哪一路數(shù)據(jù)輸出，則完全由地址代碼組合決定。 數(shù)據(jù)選擇器具有標(biāo)準(zhǔn)與或表達(dá)式的形式，提供了地址變量的全部最小項(xiàng)，并且一般情況下，di可以當(dāng)作一個(gè)變量處理。例，八選一數(shù)據(jù)選擇器的表達(dá)式為： 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)的步

3、驟：選用數(shù)據(jù)選擇器確定地址變量對(duì)比要實(shí)現(xiàn)函數(shù)與數(shù)據(jù)選擇器輸出的表達(dá)式，求di畫連線圖。 70210121072100iiiyd a a ad a a ad a a ad m 70210121072100iiiyd a a ad a a ad a a ad m 1、若輸出能化成、若輸出能化成，則可用加法器實(shí)現(xiàn)；，則可用加法器實(shí)現(xiàn)； 對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加（不考慮低位來(lái)的進(jìn)位）而求得和及進(jìn)位的邏輯電路稱為半加器。 對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來(lái)的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)的相加，求得和及進(jìn)位的邏輯電路稱為全加器。加法器除用來(lái)實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)相加外，還可用來(lái)設(shè)計(jì)代碼轉(zhuǎn)換電路、二進(jìn)制減

4、法器和十進(jìn)制加法器等。2、若輸出能化成，也可用加法器實(shí)現(xiàn)； 3、 fab cbc da bd 解：1、 2、fab cbc da bd abc ddaa bcdab cc d ab c dab c dabc da bc da bcda bc d fab cbc da bd 02101210221032104210521062107210 yd a a ad a a ad a a ad a a ad a a ad a a ad a a ad a a aa b ca b ca bcda bc dab cab cabc dabc00100 3、令21001572364, , ;0, , 1aabac

5、addddddddd 4、實(shí)現(xiàn)電路為：ab c dab c dabc da bc da bcda bc d 解：1、設(shè)兩個(gè)二進(jìn)制數(shù)分別為ab、cd，輸出為z4z3z2z1，則根據(jù)題意得真值表為：41 5 zm3101114 zmmm2679111314 zmmmmmm1571315 zmmmm 14551 mzm 1013101141141 m mmmzmm 2679671911131411314 mm mmzmmmmm mmm 1575713155131 m m mzmmmmm實(shí)現(xiàn)電路為：a3a2a1a0y3y2y1y0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1

6、 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1b3b2b1b00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 1 1 00 1 1 00 1 1 00 1 1 00 1 1 0被加數(shù)和加數(shù)？解：列出真值表如圖。b3=b0=02156789b =b =m +m +m +m +m利用無(wú)關(guān)項(xiàng)將b3和b2化為最簡(jiǎn)，并轉(zhuǎn)換為與非-與非式，最終畫出實(shí)現(xiàn)電路。卡諾圖化簡(jiǎn)： abcb2=b1=a+bd+bc dc c d cdcd ab