電磁兼容設(shè)計講座ppt

1、電磁兼容設(shè)計講座電磁兼容設(shè)計講座可靠性部謝玉明 電磁兼容講座系列定義定義z電磁兼容（EMC)：z Electromagnetic Compatibilityz電磁干擾（EMI)：z Electromagnetic Interferencez電磁敏感性（EMS：z Electromagnetic Susceptibility為什么要考慮EMC？z國內(nèi)外技術(shù)壁壘、強制要求z產(chǎn)品的可靠性EMI試驗:(參照CISPR22/GB9254)傳導(dǎo)發(fā)射試驗輻射發(fā)射試驗EMSEMS試驗試驗 ( (GB/T17626.GB/T17626.系列系列) )靜電放電抗擾性試驗（.2）射頻電磁場輻射抗擾性試驗（.3）電快

2、速瞬變脈沖群抗擾性試驗（.4）雷擊浪涌抗擾性試驗（.5）射頻場傳導(dǎo)抗擾性試驗（.6）工頻磁場抗擾性試驗（.8）電壓瞬時跌落,短時中斷和電壓漸 變的抗擾性試驗（.11）何時解決EMC生產(chǎn)進程可采取的措施解決EMC的成本設(shè)計生產(chǎn)使用EMC 三要素z干擾源z敏感設(shè)備z傳播途徑EMC設(shè)計z接地（Grounding)z屏蔽(Shielding)z濾波(Filtering)z內(nèi)部設(shè)計（PCB板EMC設(shè)計三階段z問題解決階段z規(guī)范設(shè)計階段z分析預(yù)測階段接地接地(Grounding)z接地的目的一是防電擊，一是去除干擾?？蓪⒔拥胤譃閮纱箢悾簔安全接地安全接地(Safety Grounding)z信號接地信號接

3、地安全接地安全接地(Safety Grounding)z安全接地是指接大地(Earthing)，也就是將電氣設(shè)備的外殼以低阻抗導(dǎo)體連接大當人員意外觸及時不易遭受電擊。信號接地信號接地z信號接地除提供參考點之外，同時還可以大量消除雜訊的干擾。由于雜訊本身的特性，考慮接地時有不同的處理方法：z 單點接地 z 多點接地 z復(fù)合式接地單點接地單點接地z系統(tǒng)或裝備上僅有一點接地，分為：z串聯(lián)單點接地；z并聯(lián)單點接地；串聯(lián)單點接地x若系統(tǒng)各線路或裝備所產(chǎn)生或需要的能量變化太大，則不適用串聯(lián)單點接地，因為高能量的線路或裝備所產(chǎn)生大量的地電位會嚴重地影響低能量線路或裝備的正常運作。并聯(lián)單點接地x并聯(lián)單點接地最

4、大的缺點是耗時費料，由于接地線太多太長，以至增加各地阻抗，尤其在高頻范圍中更加嚴重。多點接地多點接地z 在頻率低于10MHz時，較適于單點接地。若在高頻(10MHz)情況下，由于接地線的長度以及接地電路的影響，故單點接地無法達到去除干擾的效果，此時就得使用多點接地。此時接地線的長度亦應(yīng)盡量縮短。下圖各接地點可視為機殼或接地板：復(fù)合式接地z復(fù)合式單點接地將線路或裝備加以歸類，而同時使用串聯(lián)與并聯(lián)法，可同時兼顧降低雜訊以及減化施工與節(jié)省用料。機架系統(tǒng)的接地樹（例背板背板背板背板背板工作地電源地保護地注意z由于頻率的關(guān)系，無論何種接地方法均應(yīng)盡量縮短接地線，否則其非但增加阻抗，同時更會產(chǎn)生輻射雜訊，

5、因其作用有如天線，接地線的長度L/20。z不論何種接地法，最大的困擾均起自于地電流的產(chǎn)生，因此去除地環(huán)路就成了設(shè)計者的考驗。接地環(huán)路接地環(huán)路下圖即為接地環(huán)路的形成：打破接地環(huán)路的方法常用的電纜常用的電纜z 雙絞線z 同軸電纜z 帶狀電纜注意之一注意之一z 接地線愈短愈好；z 電纜屏蔽層終接時應(yīng)環(huán)接；z 電子線路中及低頻使用時應(yīng)規(guī)劃不同的接地系統(tǒng)以配合不同之回路（Return ）,如信號、屏蔽、電源、機殼或組架。唯這些回路最后可接在一起，然后以單點接地；z 接地面應(yīng)具有高傳導(dǎo)性（Conductivity）；z 線路中之元件若經(jīng)常產(chǎn)生大量的急變電流，則該線路應(yīng)備有單獨的接地系統(tǒng)，或至少應(yīng)備有單獨之

6、回路，以免影響其它線路。z 低能量信號之接地應(yīng)與其它接地隔離；z 切忌雙股電纜分開安裝；注意之二注意之二z 低頻宜采用單點接地系統(tǒng)，高頻應(yīng)采用多點接地系統(tǒng)；z 良好的接地系統(tǒng)；z 減少由共同導(dǎo)體所引入的雜訊電壓，盡量避免產(chǎn)生接地環(huán)路；z 已接地的放大器接于未接地之電源，其輸入導(dǎo)線之屏蔽應(yīng)接于放大器之接地點。若未接地之放大器接于接地之電源，則輸入導(dǎo)線之屏蔽應(yīng)于電源端接地。高增益放大器之屏蔽應(yīng)接于放大器之接地點；z 若信號線路兩端接地，則所產(chǎn)生的接地環(huán)路易受磁場及地電位差的干擾；z 去除接地環(huán)路的方法有使用隔離變壓器、光電耦合器、差動放大器、扼流圈。搭接的功能搭接的功能z搭接是在兩金屬之間建立一低

7、阻抗通路，其目的在為電流提供一均稱的結(jié)構(gòu)體以避免干擾。z處理良好的搭接能徹底發(fā)揮屏蔽與濾波的功能，減少接地系統(tǒng)中的射頻電位差，以及電流環(huán)路，并可防止靜電產(chǎn)生，減少雷擊與電磁脈沖的危險，同時能防止人員誤遭電擊。z然而未經(jīng)仔細處理的搭接會增加干擾的程度，此誠不良之設(shè)計較不設(shè)計為害更甚。搭接的形態(tài)搭接的形態(tài)z直接搭接直接搭接：即搭接體間之直接連接；z間接搭接間接搭接：即搭接體間以金屬導(dǎo)線相連，其適合于經(jīng)常移動的裝備，以及將安裝防震墊Shock Mounts的裝備，間接搭接時應(yīng)特別注意共振效應(yīng)（Resonant Effect）,否則引入雜訊。z搭接的方法搭接的方法有熔接(Welding)、硬焊Braz

8、ing、軟焊（Sweating）、砧接Swaging、鉚接(Riveting)以及螺絲連接。搭接之處理搭接之處理z搭接時，金屬面應(yīng)予以清潔，不得有油漆或其它雜物，搭接完成后，可涂以油漆或施以其它之防蝕保護。此外，搭接時應(yīng)考慮不同金屬之電化效應(yīng)，并應(yīng)盡量減少接觸鹽水、汽油等，以防電能作用。z若電能特性相去甚遠的兩金屬欲搭接在一起，應(yīng)以介于其間的金屬為墊圈置于該兩金屬間，金屬電化次序z陽極端（最易受腐蝕）z第一類 鎂(Mg）；z第二類 鋁(AL）或鋁合金；鋅(Zn);鎘(Cd);z第三類 碳鋼；鐵(Fe)；鉛(Pb）；錫(Sn）；z第四類 鎳(Ni）;鉻(Cr）;不銹鋼;z第五類 銅(Cu);銀(

9、Ag);金(Au);白金(Pt);鈦(Ti)。z陰極端(不易受腐蝕）鉚接及螺紋搭接y鉚接鉚接有均勻、省時的優(yōu)點，但其使用彈性不如以螺釘搭接，且防蝕能力不如熔接、軟硬焊。鉚接時鉚孔應(yīng)與鉚釘緊密接合，鉚孔邊不得有油漆。z螺紋搭接螺紋搭接時應(yīng)注意墊圈材料的選擇及安放位置，通常均戴墊圈(Load Distribution Washer)直接置于螺栓頭（Bolt Head）或殼帽之下，而鎖緊墊圈（Lock Washer）則應(yīng)置于螺帽與均戴墊圈之間。此外，千萬別將帶齒鎖緊墊圈置于兩搭接金屬之間。注意注意z 要有效地達到搭接的功能，應(yīng)使搭接的金屬緊密地連接，連接面應(yīng)均勻、干凈，其間不得有非傳導(dǎo)性之物質(zhì)。固定

10、時應(yīng)防止變形、震動、搖擺。應(yīng)盡量將類似金屬相搭接，不得已時可使用墊圈。應(yīng)盡量使用直接搭接，若情況不許可時得使用搭接線，惟使用搭接線時應(yīng)考慮：z 線之長度愈短愈好，電感電容比愈小愈好；z 線之電化次序應(yīng)低于搭接物；z 長寬比應(yīng)小于5；z 應(yīng)直接與搭接物相接；z 不得使用自攻螺紋（Self-Tapping Screw）。屏蔽屏蔽z屏蔽能有效地抑制通過空間傳播的電磁干擾。采用屏蔽的目的有兩個：一是限制內(nèi)部的輻射電磁能越過某一區(qū)域；二是防止外來的輻射進入某一區(qū)域。z屏蔽按其機理可分為電場屏蔽、磁場屏蔽和電磁場屏蔽。電場屏蔽的機理電場屏蔽的機理ABUCCCU211ABUCCCCU4211AABBC1C2

11、UAUBUASC2C3C4圖1：電場感應(yīng)示意圖圖2：電場屏蔽作用的分析BU電場屏蔽的設(shè)計要點電場屏蔽的設(shè)計要點z為了獲得良好的電場屏蔽效果，注意以下幾點是必要的：x 屏蔽板以靠近受保護物為好，而且屏蔽板的接地必須良好。此舉目的是增大C4的值；x 屏蔽板的形狀對屏蔽效能的高低有明顯影響。例如，全封閉的金屬盒可以有最好的電場屏蔽效果，而開孔或帶縫隙的屏蔽盒，其屏蔽效能都會受到不同程度的影響。此舉主要是影響剩余電容C1的值；x 屏蔽板的材料以良導(dǎo)體為好，但對厚度并無要求，只要有足夠強度就可以了。磁場屏蔽的機理磁場屏蔽的機理z磁場屏蔽通常是對直流或甚低頻磁場的屏蔽，其效果比對電場屏蔽和電磁場屏蔽要差得

12、多，因此磁場屏蔽是個棘手的問題。z磁場屏蔽主要是依賴高導(dǎo)磁材料所具有的低磁阻，對磁通起著分路的作用，使得屏蔽體內(nèi)部的磁場大大減弱。H1H0磁場屏蔽的機理磁場屏蔽的設(shè)計要點磁場屏蔽的設(shè)計要點z提高磁場屏蔽效能的主要措施有：x 選用高導(dǎo)磁率的材料，如坡莫合金；x 增加屏蔽體的壁厚；x以上兩條均是為了減少屏蔽體的磁阻；x 被屏蔽的物體不要安排在緊靠屏蔽體的位置上，以盡量減少通過被屏蔽物體體內(nèi)的磁通；x 注意磁屏蔽體的結(jié)構(gòu)設(shè)計，凡接縫、通風孔等均可能增加磁屏蔽體的磁阻，從而降低屏蔽效果。為此，可以讓縫隙或長條形通風孔循著磁場方向分布，這有利于屏蔽體在磁場方向的磁阻減??；磁場屏蔽的設(shè)計要點（續(xù)磁場屏蔽的

13、設(shè)計要點（續(xù)x 對于強磁場的屏蔽可采用雙層磁屏蔽體的結(jié)構(gòu)。對要屏蔽外部強磁場的，則屏蔽體外層要選用不易磁飽和的材料，如硅鋼等；而內(nèi)部可選用容易達到飽和的高導(dǎo)磁材料，如坡莫合金等。反之，如果要屏蔽內(nèi)部強磁場時，則材料排列次序要倒過來。在安裝內(nèi)外兩層屏蔽體時，要注意彼此間的磁絕緣。當沒有接地要求時，可用絕緣材料做支撐件。若需要接地時，可選用非鐵磁材料（如銅、鋁）做支撐件。但從屏蔽體能兼有防止電場感應(yīng)的目的出發(fā)，一般還是要接地的。電磁場屏蔽的機理電磁場屏蔽的機理z電磁屏蔽體對電磁的衰減主要是基于電磁波的反射和電磁波的吸收兩種方式。H1/E1H0/E0電磁場屏蔽的機理電磁場屏蔽的機理（電磁場屏蔽的機理

14、（續(xù)續(xù)z 與前面已講述的電場屏蔽及磁場屏蔽的機理不同，電磁屏蔽對于電磁波的衰減有三種不同的機理：x 當電磁波在到達屏蔽體表面時，由于空氣與金屬的交界面上阻抗的不連續(xù)，對入射波產(chǎn)生的反射。這種反射不要求屏蔽材料必須有一定厚度，只要求交界面上的不連續(xù)；x 未被表面反射掉而進入屏蔽體的能量，在體內(nèi)向前傳播的過程中，被屏蔽材料所衰減。這種物理過程被稱為吸收；x 在屏蔽體內(nèi)尚未衰減掉的剩余能量，傳到材料的另一表面時，在遇到金屬與空氣不連續(xù)的交界面時，會形成再次反射，并重新返回屏蔽體內(nèi)。這種反射在兩個金屬的交界面上可能有多次的反射。屏蔽效能的計算屏蔽效能的計算z屏蔽效能SARB （dB）z上式中A為吸收損

15、耗，R為反射損耗，B為正或負的修正項；當A大于15dB時，B可忽略不計，B是由屏蔽體內(nèi)反射波所引起的。z上式中的各項可以視為相對于銅材料的導(dǎo)電系數(shù)和導(dǎo)磁率，頻率f（Hz）以及所存在的各種物理參數(shù)的函數(shù)。z機柜（或屏蔽盒）之屏蔽機柜（或屏蔽盒）之屏蔽結(jié)構(gòu)材料結(jié)構(gòu)材料x適用于底板和機殼的材料大多數(shù)是良導(dǎo)體，如銅、鋁等，可以屏蔽電場，主要的屏蔽機理是反射而不是吸收。x對磁場的屏蔽需用鐵磁材料，如高導(dǎo)磁率合金和鐵。主要的屏蔽機理是吸收而不是反射。x在強電磁場環(huán)境中，要求材料能屏蔽電場和磁場兩種成分，因此需要結(jié)構(gòu)上完好的鐵磁材料。屏蔽效率直接受材料厚度以及搭接和接地方法好壞的影響。x對于塑料殼體，是在其

16、內(nèi)壁噴涂屏蔽層，或在汽塑時摻入金屬纖維。屏蔽之搭接屏蔽之搭接y清潔y氧化層y面接觸y螺釘?shù)木嚯xy縫隙：導(dǎo)電襯墊y壓力按優(yōu)先等級排列的各種襯墊優(yōu)先等級襯墊種類備注1金屬網(wǎng)射頻襯墊容易變形，壓力為 1.4kg/cm 時，衰減為 54dB。資料表明， 頻率較低時衰減最大。 用于永久密封較好，不適用于開與關(guān)的面板。2銅鍍合金有很高的導(dǎo)電性和很好的抗腐蝕性能。彈性好，最適合用于和活動面板配合?？芍瞥芍感螚l、螺旋和鋸齒面。衰減性能常超過100dB。3導(dǎo)電橡膠適用于只需名義上連接和少量螺釘?shù)牡胤?。實現(xiàn)水汽密封和電氣密封經(jīng)150、48 小時老化后，體電阻率為1020m/cm(max)。變形度限制值為25%。資

17、料表明，頻率較高時衰減為最大。4導(dǎo)電蒙布、泡沫襯墊在泡沫塑料上蒙一塊鍍銀編織物，形成一個軟襯墊，占去大部分疏松空間，主要為民用，適用于機柜和門板。穿孔穿孔x通風x導(dǎo)線插箱的屏蔽處理z面板：金屬U形面板z面板之間加金屬簧片z面板插針：定位ESD泄放z導(dǎo)軌上簧片：配合插針泄放ESDz金屬之間的搭接：簧片/導(dǎo)電襯墊z搭接處導(dǎo)電氧化或電鍍?yōu)V濾 波波濾波器的特性濾波器的特性z插入損耗插入損耗是在裝置濾波器前后負載端所接收能量之差異z頻率特性頻率特性是在裝置濾波器時插入損耗與頻率之對應(yīng)值。z阻抗匹配阻抗匹配z額定電壓、電流額定電壓、電流z絕緣電阻絕緣電阻z尺寸、重量尺寸、重量z使用環(huán)境使用環(huán)境z可靠性可靠

18、性干擾的方式干擾的方式z共模干擾共模干擾是指電源線對大地，或中線對大地之間的電位差。z差模干擾差模干擾存在于電源相線與中線之間。濾波器的種類濾波器的種類常用的電源濾波器常用的電源濾波器濾波器的安裝濾波器的安裝z首先，濾波器的外殼與設(shè)備的金屬機殼要有可靠的接觸。設(shè)備的金屬機殼應(yīng)該接大地。z其次，濾波器引線與安裝位置也是很有講究的問題。信號濾波信號濾波z電容z磁珠z共模電感z三端濾波器印制電路板的電磁兼容性印制電路板的電磁兼容性印制電路板的布局印制電路板的布局z當高速、中速和低速數(shù)字電路混用時，在印制板上要給它們分配不同的布局區(qū)域。z對低電平模擬電路和數(shù)字邏輯電路要盡可能地分離。背板的布局z在各P

19、CB板內(nèi)部模擬地與數(shù)字地要分開，背板上的模擬地和數(shù)字地也要分開AD轉(zhuǎn)換器的接地處理z由于AD轉(zhuǎn)換器的模擬地和數(shù)字地已在轉(zhuǎn)換器內(nèi)匯接，因此PCB的模擬地和數(shù)字地的匯接點應(yīng)在轉(zhuǎn)換器下。接地橋z對于特別敏感的線路或特別高頻的線路，要采用接地橋與周圍線路隔離，同時又可保證參考電平一致。 不同電壓電源的處理z3.3V信號的返回電流通過3.3電源平面；z5V信號的返回電流通過5V電源平面；z3.3V和5V之間的信號的返回電流通過1-2nF的電容；多層印制板的設(shè)計多層印制板的設(shè)計z 在進行多層印制板設(shè)計時，首先要考慮的是帶寬。要強調(diào)的是：數(shù)字電路的電磁兼容設(shè)計中要考慮的是數(shù)字脈沖的上升沿和下降沿所決定的頻帶

20、寬而不是數(shù)字脈沖的重復(fù)頻率。矩形的周期數(shù)字脈沖的傅立葉展開有下面形式，z t0是數(shù)字脈沖寬度，tr是數(shù)字脈沖的上升時問，T是數(shù)字信號的重復(fù)周期。根據(jù)這個結(jié)果可以把方形數(shù)字信號的印制板設(shè)計帶寬定為1tr，通常要考慮這個帶寬的十倍頻。z 選擇恰當?shù)钠骷窃O(shè)計成功的重要因素，特別在選擇邏輯器件時，盡量選上升時間比5ns長的器件，決不要選比電路要求時序快的邏輯器件。TtnTtnTttnTttnTttACrrrrrA/sin/sin2000多層印制板的層間安排原則（電源平面應(yīng)靠近接地平面，并且安排在接地平面之下。這樣可以利用兩金屬平板間的電容作電源的平滑電容，同時接地平面還對電源平面上分布的輻射電流起到

21、屏蔽作用。（布線層應(yīng)安排與整塊金屬平面相鄰。這樣的安排是為了產(chǎn)生通量對消作用。（把數(shù)字電路和模擬電路分開，有條件時將數(shù)字電路和模擬電路安排在不同層內(nèi)。如果一定要安排在同層；可采用開溝、加接地線條、分隔等方法補救。模擬的和數(shù)字的地、電源都要分開，不能混用。數(shù)字信號有很寬的頻譜，是產(chǎn)生干擾的主要來源。（在中間層的印制線條形成平面波導(dǎo)，在表面形成微帶線，兩者傳輸特性不同。（時鐘電路和高頻電路是主要的干擾和輻射源，一定要單獨安排、遠離敏感電路。（不同層所含的雜散電流和高頻輻射電流不同，布線時，不能同等看待。多層PCB的典型布層安排123456789102層S1,GS2,P4層S1GPS26層S1GS2

22、S3PS46層S1S2GPS3S46層S1GS2PGS38層S1S2GS3S4PS5S68層S1GS2GPS3GS410層S1GS2S3GPS4S5GS620-H原則原則z2020H H原則原則 所有的具有一定電壓的印制板都會向空間輻射電磁能量，為減小這個效應(yīng)，印制板的物理尺寸都應(yīng)該比最靠近的接地板的物理尺寸小20H，其中H是兩個印制板面的間距。按照一般典型印制板尺寸，20H一般為3mm左右。印制板接地z首先，要建立分布參數(shù)的概念，高于一定頻率時，任何金屬導(dǎo)線都要看成是由電阻、電感構(gòu)成的器件。所以，接地引線具有一定的阻抗并且構(gòu)成電氣回路，不管是單點接地還是多點接地，都必須構(gòu)成低阻抗回路進入真正

23、的地或機架。25mm長的典型的印制線大約會表現(xiàn)15nH到20nH的電感，加上分布電容的存在，就會在接地板和設(shè)備機架之間構(gòu)成諧振電路。印制板接地（續(xù)z其次，接地電流流經(jīng)接地線時，會產(chǎn)主傳輸線效應(yīng)和天線效應(yīng)。當線條長度為14波長時，可以表現(xiàn)出很高的阻抗，接地線實際上是開路的，接地線反而成為向外輻射的夭線。z最后，接地板上充滿高頻電流和干擾場形成的渦流，因此，在接地點之間構(gòu)成許多回路，這些回路的直徑（或接地點間距）應(yīng)小于最高頻率波長的1/20。印制電路板的布線印制電路板的布線z 專用零伏線和VCC的走線寬度應(yīng)1mm。z 要為模擬電路專門提供一根零伏線。z 單面或雙面板的電源線和地線應(yīng)盡可能靠近，最好

24、的方法是電源線布在印制板的一面，而地線布在印制板的另一面，上下重合，這會使電源的阻抗為最低。另外，整塊印制板上的電源和地線要呈“井”字分布，以便使布線的電流達到均衡。z 印制線路設(shè)計中還要特別注意電流流過電路中的導(dǎo)線環(huán)路尺寸，因為這些回路就相當于正在工作中的小天線，隨時隨地向空間進行輻射。特別是要注意時鐘部分的走線，因為這部分是整個電路中工作頻率最高的。印制電路板的布線印制電路板的布線(續(xù)續(xù)z 信號走線（特別是高頻信號）要盡量短，因為它們是典型的發(fā)射天線；z 晶振要盡量靠近IC，且布線要較粗；z 晶振外殼接地；z PCB板上的線寬不要突變，導(dǎo)線不要突然拐角。y為了減少平行走線時的串擾，必要時可

25、增加印刷線條間的距離；或在走線之間有意識地安插一根零伏線，作為線條之間的隔離；z IC的電源管腳要加旁路電容（一般為104）到地。y如有可能，在PCB板的接口處加RC低通濾波器或EMI抑制元件（如磁珠、信號濾波器等），以消除連接線的干擾；但是要注意不要影響有用信號的傳輸；yPCB板的信號接口要盡可能多地分配一些零伏線的連接腳，并均勻地將信號線分開。旁路電容和退耦電容旁路電容和退耦電容z 加電容器來滿足數(shù)字電路工作時要求的電源平穩(wěn)和潔凈度。z 電路中的電容可分為退耦電容、旁路電容和容納電容三類。z 退耦電容用來濾除高頻器件在電源板上引起的輻射電流，為器件提供一個局域化的直流，還能減低印制電路中的

26、電流沖擊的峰值。z 旁路電容能消除高頻輻射噪聲。噪聲能限制電路的帶寬，產(chǎn)生共模干擾。z 平滑或容納電容是用來解決開關(guān)器件工作時電源電壓會產(chǎn)生突降的問題。電容器的自諧振頻率z 應(yīng)該選擇諧振頻率高的電容器。典型的陶瓷電容器的引線大約有6mm長，會引入15nH的電感，這種類型的電容器對應(yīng)的自諧振頻率列在下表中。z 電容器的電容值（uF） 10.10.01 0.001z 電容器的自諧振頻率（MHz）2.551550z 電源板和接地板之間構(gòu)成的平板電容器也有自諧振頻率，這一諧振頻率如果與時鐘頻率如果與時鐘頻率諧振，就會使整個印制板成為一個電磁輻射器。這一諧振頻率可以達到200MHz400MHz，采用20

27、H原則還可以使這個諧振頻率提高2-3倍。z 采用一個大容量的電容器與一個下容量的電容器并聯(lián)的方法可以有效地改善自諧振頻率特性，當大容量的電容器達到諧振點時，大電容的阻抗開始隨頻率增加而變大；小容量的電容器尚未達到諧振點，仍然隨頻率增加而變小并將對旁路電流起主導(dǎo)作用。時鐘電路之時鐘電路之EMC設(shè)計設(shè)計（阻抗控制阻抗控制：計算各種由印制板線條構(gòu)成的微帶線和微帶波導(dǎo)的波阻抗、相移常數(shù)、衰減常數(shù)等等。許多設(shè)計手冊都可以查到一些典型結(jié)構(gòu)的波阻抗和衰減常數(shù)。特殊結(jié)構(gòu)的微帶線和微帶波導(dǎo)的參數(shù)需要用計算電磁學(xué)的方法求解。（傳輸延遲和阻抗匹配傳輸延遲和阻抗匹配：由印制線條的相移常數(shù)計算時鐘脈沖受到的延遲，當延遲

28、達到一定數(shù)值時，就要進行阻抗匹配以免發(fā)生終端反射使時鐘信號抖動或發(fā)生過沖。阻抗匹配方法有串聯(lián)電阻、并聯(lián)電阻、戴維南網(wǎng)絡(luò)、RC 網(wǎng)絡(luò)、二極管陣等。（印制線條上接入較多容性負載容性負載的影響：接在印制線條上的容性負載對線條的波阻抗有較大的影響。特別是對總線結(jié)構(gòu)的電路容性負載的影響往往是要考慮的關(guān)鍵因素。 時鐘電路電磁兼容設(shè)計技巧z首先要進行恰當?shù)牟季€，布線層應(yīng)安排與整塊金屬平面相鄰。這樣的安排是為了產(chǎn)生通量對消作用。z其次，時鐘電路和高頻電路是主要的干擾和輻射源一定要單獨安排、遠離敏感電路。z選擇恰當?shù)钠骷窃O(shè)計成功的重要因素，特別在選擇邏輯器件時，盡量選上升時間比五納秒長的器件，決不要選比電路要

29、求時序快的邏輯器件。z時鐘輸出布線時不要采用向多個部件直接串行地連接稱為菊花式連接；而應(yīng)該經(jīng)緩存器分別向其它多個部件直接提供時鐘信號。z層間跳線應(yīng)當最小z時鐘布線經(jīng)連接器輸出時，連接器上的插針要在時鐘線插針周圍布滿接地插針邏輯電路的使用邏輯電路的使用z凡是能不用高速邏輯電路的地方就不要用高速邏輯電路。z注意在IC近端的電源和地之間加旁路去耦電容（一般為104）。z注意長線傳輸過程中的波形畸變。線間的電磁耦合線間的電磁耦合z對于磁場耦合磁場耦合來說，兩電路間的耦合情況與干擾信號的頻率、線路上流動的電流、線路間的距離、線路的離地高度、耦合路徑的長度以及屏蔽層的接地方式有關(guān)。z對電容耦合電容耦合來說

30、，電路間的耦合情況同樣也與干擾信號的頻率、線間距離、屏蔽情況、線路上的電壓高低等因素有關(guān)。磁場耦合的抑制方法磁場耦合的抑制方法x 減小干擾源和敏感電路的環(huán)路面積。最好的辦法是使用雙絞線和屏蔽線，讓信號線與接地線（或載流回路）扭絞在一起，以便使信號與接地線（或載流回路）之間的距離最近。x 增大線間的距離，使得干擾源與受感應(yīng)的線路之間的互感盡可能地小。x 如有可能，使得干擾源的線路與受感應(yīng)的線路呈直角（或接近直角）布線，這樣可大大降低兩線路間的耦合電場耦合的抑制方法電場耦合的抑制方法x增大線路間的距離是減小電容耦合的最好辦法。x采用屏蔽層，屏蔽層要接地。x降低敏感線路的輸入阻抗。這對CMOS電路比較有效，這是因為CMOS電路的輸入阻抗很高，與靜電容分壓后，干擾信號加到CMOS電路輸入端子上成分很高。如有可能，在CMOS電路的人口端對地并聯(lián)一個電容或一個阻值較低的電阻，這可以降低線路的輸入阻抗，從而降低因靜電容而引入的干擾。x如有可能，敏感電路采用平衡線路作輸入，平衡線路不接地。這樣干擾源對平衡線路人口所施加的是共模干擾，利用平衡線路固有的共模抑制能力，克服干擾源對敏感線路的干擾。布線方法布線方法z 影響布線間相互干擾的因素是電流、電壓、頻率等，所以在正式布線之前，首要的一點是將線路分類。主要的分類方法是按功率電平來進行，以每30dB功率電平分成若干組