門電路和組合邏輯電路課件

1、下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁二進(jìn)制數(shù)可用二進(jìn)制數(shù)可用iiKB2 表示；表示；N進(jìn)制數(shù)可用進(jìn)制數(shù)可用iiNKN 表示；表示；第第 位系數(shù)位系數(shù)基數(shù)基數(shù)權(quán)權(quán)十進(jìn)制數(shù)可用十進(jìn)制數(shù)可用iiKD10 表示；表示；如：如：210122(101.11)1 20 21 21 21 2 下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁二進(jìn)制與十進(jìn)制間的轉(zhuǎn)換二進(jìn)制與十進(jìn)制間的轉(zhuǎn)換43210BD(11011)1 21 20 21 21 2(27) 二進(jìn)制二進(jìn)制十

2、進(jìn)制十進(jìn)制十進(jìn)制十進(jìn)制二進(jìn)制二進(jìn)制43210D43210(27)22222ddddd27132余余)( 10d2余余)( 11d632余余)( 02d12余余)( 13d20余余)( 14d確定確定 的方法的方法dBB01234D)11011()( )27( ddddd下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 所謂門就是一種開關(guān)，它能按照一定的條件去所謂門就是一種開關(guān)，它能按照一定的條件去控制信號的通過或不通過?？刂菩盘柕耐ㄟ^或不通過。 門電路的輸入和輸出之間存在一定的邏輯關(guān)系門電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系因果關(guān)系)，所以門電路又稱為，所以門電路又稱為邏輯

3、門電路邏輯門電路。 基本邏輯關(guān)系為基本邏輯關(guān)系為三種。三種。 下面通過例子說明邏輯電路的概念及下面通過例子說明邏輯電路的概念及的意義。的意義。下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁220V+- Y = A B000101110100ABYBYA下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁BY220VA+- Y = A + B000111110110ABY下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁101AY0Y220VA+-R下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 電平

4、的高電平的高低一般用低一般用“1”和和“0”兩種狀兩種狀態(tài)區(qū)別，若規(guī)態(tài)區(qū)別，若規(guī)定定高電平為高電平為“1”，低電平，低電平為為“0”則稱為則稱為正邏輯正邏輯。反之。反之則稱為則稱為負(fù)邏輯負(fù)邏輯。若無特殊說明，若無特殊說明，均采用正邏輯。均采用正邏輯。100VUCC高電平高電平低電平低電平下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁輸入輸入A、B、C全為高電平全為高電平“1”，輸出輸出 Y 為為“1”。輸入輸入A、B、C不全為不全為“1”，輸出輸出 Y 為為“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V0000001010101100100001

5、1001001111ABYC0V3V下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 邏輯邏輯即：有即：有“0”出出“0”， 全全“1”出出“1”Y=A B C&ABYC00000010101011001000011001001111ABYC下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3V3V-U 12VRDADCABYDBC輸入輸入A、B、C全為低電平全為低電平“0”，輸出輸出 Y 為為“0”。輸入輸入A、B、C有一個為有一個為“1”，輸出輸出 Y

6、為為“1”。下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁（3）邏輯關(guān)系：）邏輯關(guān)系：邏輯邏輯即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B+CABYC 100000011101111011001011101011111ABYC下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁+UCC-UBBARKRBRCYT 1 0飽和飽和邏輯表達(dá)式：邏輯表達(dá)式：Y=A“0”10“1”“0”“1”AY邏輯符號邏輯符號1AY下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁有有“0”出出“1”，全，全“1”出出“0”&ABCY&ABC00010011

7、101111011001011101011110ABYCY=A B C1Y下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁有有“1”出出“0”，全，全“0”出出“1”1Y00010010101011001000011001001110ABYCABC 1YABC 1Y=A+B+C下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁&AB&CD1Y 1YABC 1DY=A B + C D下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁ABY1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABY1 1ABY2Y

8、2下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁&ABY1 1ABY3 1ABY4&ABY2ABY1Y2Y3Y4信號輸入端信號輸入端控制端控制端控制端為控制端為高電平高電平時，與門、與非時，與門、與非門開門門開門控制端為控制端為低電平低電平時，或門、或非時，或門、或非門開門門開門下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 T4Y R3AB CR4R2R1 T3T2+5V T1D3E2E3E1BC下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁000100111011110110010

9、11101011110ABYCY=A B CY&ABC下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁如如: 74LS00(四四2輸入與非門輸入與非門 )GNDTTL門電路芯片簡介門電路芯片簡介&1413121110 9 8 1 2 3 4 5 6 7 &管腳管腳UCC下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁常用常用TTL邏輯門電路邏輯門電路名稱名稱國際常用國際常用系列型號系列型號國產(chǎn)部標(biāo)型號國產(chǎn)部標(biāo)型號說明說明四四2輸入與非門輸入與非門74LS00T1000四四2輸入或門輸入或門四四2異或門異或門四四2輸入或非門輸入或非門四四2輸入與門輸入

10、與門雙雙4輸入與非門輸入與非門雙雙4輸入與門輸入與門六反相器六反相器8輸入與非門輸入與非門74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一個組件內(nèi)部一個組件內(nèi)部有四個門，每有四個門，每個門有兩個輸個門有兩個輸入端一個輸出入端一個輸出端。端。一個組件內(nèi)有一個組件內(nèi)有兩個門，每個兩個門，每個門有門有4個輸入端。個輸入端。只一個門，只一個門，8個個輸入端。輸入端。有有6個反相器。個反相器。下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁

11、下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 門電路門電路 符符 號號 表示式表示式與門與門&ABYABY1或門或門非門非門1YAY=ABY=A+BY= A與非門與非門&ABYY= AB或非門或非門ABY1Y= A+B異或門異或門=1ABYY= A B下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁1. A 0 =0 A=0 2. A 1=1 A=A0 A 3. A A=A1 A A A A A 5. A+0=A 0 A 4.0 AA下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁1 A

12、 7. .A+ A = A6. A+1=18.1 AAAA A A AA 9.下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁交換律交換律結(jié)合律結(jié)合律10. A+B=B+A11. A B=B A13. A+B+C=A+ ( B+C ) =(A+B)+C12. ABC=(AB) C =A (BC) 分配律分配律14. A(B+C )=AB+AC15. A+BC=(A+B)(A+C)A+1=1 A A=A.下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁16. A(A+B)=A吸收律吸收律17.ABBAA )(18.AABA 19.BABAA 20.ABAAB 21.ABABA

13、 )(BABAAABAA )(下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁反演律（摩根定律）反演律（摩根定律）21.ABABA )(BAAB 22.證明：證明：23.110011111100列狀態(tài)表證明：列狀態(tài)表證明：AB00011011111001000000ABBA 下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下面舉例說明這四種表示方法。下面舉例說明這四種表示方法。 任何一件具體事物的因果關(guān)系都可以用一個邏輯任何一件具體事物的因果關(guān)系都可以用一個邏輯函數(shù)描述函數(shù)描述 下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 設(shè)：開關(guān)閉合其狀態(tài)為設(shè)：開關(guān)閉合其狀

14、態(tài)為“1”，斷開為，斷開為“0”燈亮狀態(tài)為燈亮狀態(tài)為“1”，燈滅為，燈滅為“0” 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁取取 Y=“1”( 或或Y=“0” ) 列邏輯式列邏輯式取取 Y = “1”(1) 由邏輯狀態(tài)表寫出邏輯式由邏輯狀態(tài)表寫出邏輯式對應(yīng)于對應(yīng)于Y=1，一種組合中輸入變量一種組合中輸入變量之間是之間是“與與”關(guān)系關(guān)系 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一頁下一

15、頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁YCBA1&111CBA下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁例例1：化簡化簡應(yīng)用應(yīng)用ABAAB 和和1 AA例例2：化簡化簡應(yīng)用應(yīng)用),(AABB 將將AA 與某乘積項相乘，后展開，合并化簡與某乘積項相乘，后展開，合并化簡下一頁

16、下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁例例3：化簡化簡例例4:化簡化簡利用利用AABA 可將可將AB項消去。項消去。利用利用AAA 加入相同項后，合并化簡。加入相同項后，合并化簡。下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁例例5：化簡化簡下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁BA0101BCA0010011110AB00011110CD00011110下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁ABC00100111101111 0 0 0 0 C 0 0 1 10 1 0

17、 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁ABC00100111101111下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁ABC00100111101111用卡諾圖表示并化簡。用卡諾圖表示并化簡。解：解：1.卡諾圖卡諾圖2.合并最小項合并最小項3.寫出最簡寫出最簡“與或與或”邏輯式邏輯式下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁ABC00100111101111解：解：三個圈最小項分別為：三個圈最小項分別為：合并最小項合并最小項下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一

18、頁上一頁00ABC100111101111解：解：AB00011110CD000111101111(1)(2)下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁解：解：AB00011110CD000111101111111111下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁(2) 應(yīng)用應(yīng)用“與非與非”門構(gòu)成門構(gòu)成“或或”門電路門電路(1) 應(yīng)用應(yīng)用“與非與非”門構(gòu)成門構(gòu)成“與與”門電路門電路AY&B&BAY&由邏輯代數(shù)運(yùn)算法則：由邏輯代數(shù)運(yùn)算法則：由邏輯代數(shù)運(yùn)算法則：由邏輯代數(shù)運(yùn)算法則：下一頁

19、下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁&YAYBA&由邏輯代數(shù)運(yùn)算法則：由邏輯代數(shù)運(yùn)算法則：下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁確定確定下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.G1G2G3G4下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁反演律反演律反演律反演律下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁ABY001 100111001=

20、A B下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁.A B.Y = AB AB .AB.BAYA B = AB +AB下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁=A B =1ABY邏輯符號邏輯符號=A BABY001 100100111下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁BAACDDBADCBAY解解：首先把：首先把Y化成最小項之和的形式化成最小項之和的形式)()()(CCBACDBBADCCBADCBAY)()( DDCBADDCBACDBAABCDDCBADBCADCBADCBAD

21、CBADCBACDBACDBAABCDDCBADBCADCBAmmmmmmm下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 1 1 1 1 0 1 0 0 1 0 0 1 0 0 1 00001111000011110CDAB 畫出四變量的卡諾圖，在對應(yīng)于函數(shù)式中各最畫出四變量的卡諾圖，在對應(yīng)于函數(shù)式中各最小小 的位置上填入的位置上填入1 ，其余位置上填入，其余位置上填入0 ，就得到，就得到如下如下Y 的卡諾圖的卡諾圖下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁用卡諾圖化簡的思想就是利用基本定律用卡諾圖化簡的思想就是利用基本定律把互反的變量消

22、去把互反的變量消去,使兩個乘積項合并為一個乘積項。使兩個乘積項合并為一個乘積項。1. 將取值為將取值為 “1”的相鄰小方格圈成矩形，相鄰小方格的相鄰小方格圈成矩形，相鄰小方格包括最上行與最下行及最左列與最右列同列或同行包括最上行與最下行及最左列與最右列同列或同行兩端的兩個小方格，圈內(nèi)小方格個數(shù)應(yīng)為兩端的兩個小方格，圈內(nèi)小方格個數(shù)應(yīng)為 2n 個個;2. 圈的個數(shù)應(yīng)最少，圈內(nèi)小方格個數(shù)應(yīng)盡可能多圈的個數(shù)應(yīng)最少，圈內(nèi)小方格個數(shù)應(yīng)盡可能多;3. 每圈一個新的圈時，必須包含至少一個從未圈過的最每圈一個新的圈時，必須包含至少一個從未圈過的最小項小項; 每一個取值為每一個取值為 “1” 的小方格可被圈多次的

23、小方格可被圈多次;4. 相鄰的兩項可合并為一項，并消去一個因子；化簡后相鄰的兩項可合并為一項，并消去一個因子；化簡后的邏輯式是各化簡項的邏輯和。的邏輯式是各化簡項的邏輯和。下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁00CDAB01101110110100000000000BDDCCBA例：用卡諾圖化簡邏輯函數(shù)例：用卡諾圖化簡邏輯函數(shù)畫出四變量的卡諾圖111 1把函數(shù) 所具有的最小項為的填入相應(yīng)的小方格中1 1111 11 11 1將函數(shù)式中沒有出現(xiàn)最小項的位置填圈取值為圈取值為1的小方格的小方格,個數(shù)為個數(shù)為n,小方格盡可能地多取。小方格盡可能地多取。消去取值不同的變量消去取值

24、不同的變量將得到的三個最小項相加，得將得到的三個最小項相加，得下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁ABCD0001 11 1000010000010 0011 10 00100 001110下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁例：化簡例：化簡Y(A,B,C,D)= (0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001 11 10000111101111111111111000DCBDBCBDCA下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁Y&1.BA&C101AA=AC +BCY=AC BC

25、 設(shè)：設(shè)：C=1封鎖封鎖打開打開選通選通A信號信號下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁Y&1.BA&C001設(shè)：設(shè)：C=0選通選通B信號信號B=AC +BCY=AC BC下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 (取取 Y=“1”( 或或Y=“0” ) 列邏輯式列邏輯式取取 Y = “1” 對應(yīng)于對應(yīng)于Y=1， 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上

26、一頁ABC00100111101111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁YCBA011001111101&11&1010下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 開工為開工為“1”，不開工為，不開工為“0”； G1和和 G2運(yùn)行為運(yùn)行為“1”，不運(yùn)行為，不運(yùn)行為“0”。下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1

27、 0 0 1 1 01 1 10 0 0A B C G1 G2下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁ABC001001111011111 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 1下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 ABC00100111101111下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁A BCA BC&G1G2G1下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁試用與非門和反相器設(shè)計一個試用與非門和反相

28、器設(shè)計一個3輸入輸入(I0、I1、I2)，3輸出輸出(L0、L1、L2) 的信號排隊電路。它的功能是：的信號排隊電路。它的功能是：1. 用邏輯狀態(tài)表表示上述邏輯關(guān)系；用邏輯狀態(tài)表表示上述邏輯關(guān)系；2. 寫出各輸出的邏輯關(guān)系式寫出各輸出的邏輯關(guān)系式; 3. 設(shè)計出邏輯電路。設(shè)計出邏輯電路。下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁210210100IIILIILIL 下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁0 0 0 0 11+10101010不考慮低位不考慮低位來的進(jìn)位來的進(jìn)位半加器實現(xiàn)半加器實現(xiàn)全加器實現(xiàn)全加器實現(xiàn)6.6.1 加法器加法器6.6 常用組合邏輯

29、集成器件常用組合邏輯集成器件下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁A B S C0 0 0 00 1 1 01 0 1 01 1 0 1下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁.ABSC下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁ABABCABBABA ABBABA BABBAA BBBABAAABABAS)()()()(&ABSC下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁輸入輸入-1表示低位來的進(jìn)位表示低位來的進(jìn)位下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁0 0 0 0 00 0 1 1 00 1 0

30、 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 1下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁&=11CiSi&AiBiCi-1SiCi下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁四位全加器邏輯四位全加器邏輯圖：圖：0C0A0S1BCICOCICOCICOCICO2A1A3B0B2B3A3S2S1S4C3C2C1C 下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 n 位二進(jìn)制代碼有位二進(jìn)制代碼有 2n 種組合，可以表示種組合，可以表示 2n 個個信息。信息。下一頁下一頁總目錄總目錄 章目錄章目錄返回返

31、回上一頁上一頁編碼器編碼器下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁0 0 01 0 0I0I1I2I3I5I6I輸入輸入輸輸 出出Y2 Y1 Y0下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I7下一

32、頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁10000000111I7I6I5I4I3I1I2Y2Y1Y0下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁表示十進(jìn)制數(shù)表示十進(jìn)制數(shù)10個個編碼器編碼器下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 00011101000011110001101100000000111下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁Y3 = I8+I9下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁10000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7

33、 I8 I9下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁十鍵十鍵8421碼編碼器的邏輯圖碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y01K 10S001S12S23S34S45S56S67S78S89S9I474LS147I5I3I9I8I7I6I2I1下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁16 15 14 13 12 11 10 91 2 3 4 5 6

34、7 8下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁Y0=A B CY1=A

35、B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁常用的二進(jìn)制譯碼器有常用的二進(jìn)制譯碼器有3/8線譯碼器是線譯碼器是CT74LS138 為擴(kuò)大使用功能，為擴(kuò)大使用功能，CT74LS138 除了三個輸入端外，除了三個輸入端外， 增加了使能端增加了使能端S1、S2 、S3 。 當(dāng)當(dāng) S11 且且S2 S3 0 時譯碼器進(jìn)行譯碼工作，時

36、譯碼器進(jìn)行譯碼工作，不滿足此條件，輸出端輸出高電平。不滿足此條件，輸出端輸出高電平。下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁CT74LS139型譯碼器型譯碼器(a) 外引線排列圖；外引線排列圖；(b) 邏輯圖邏輯圖(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 輸輸 入入 輸輸 出出SA0A1Y01100000110011

37、01110 Y1Y2Y3111011101110111CT74LS139型型譯碼器譯碼器013012011010ASAYASAYAASYAASY S = 0時譯碼器工作時譯碼器工作輸出低電平有效輸出低電平有效下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁 將輸入變量將輸入變量A、B、C分別分別對應(yīng)地接到譯碼器器的輸入對應(yīng)地接到譯碼器器的輸入端端A2 、A1 、 A0。由狀態(tài)表或由狀態(tài)表或邏輯式得出邏輯式得出BCAY 3CBAY 5CABY 6ABCY 7下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁二二 十十進(jìn)進(jìn)制制代代碼碼下一頁下一頁總目錄總目錄 章目錄章目錄返回返回

38、上一頁上一頁gfedcba 由七段發(fā)光二極管構(gòu)成由七段發(fā)光二極管構(gòu)成例：例： 共陰極接法共陰極接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低電電平平時時發(fā)發(fā)光光高高電電平平時時發(fā)發(fā)光光共陽極接法共陽極接法abcgdefdgfecbagfedcba共陰極接法共陰極接法abcdefg下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁A3 A2A1A0agfedcb譯譯碼碼器器二二 十十進(jìn)進(jìn)制制代代碼碼100101111117個個4位位功能：功能：把把8421二十進(jìn)制代碼譯成對應(yīng)于數(shù)碼管的七二十進(jìn)制代碼譯成對應(yīng)于數(shù)碼管的七個字段信號，驅(qū)動數(shù)碼管，顯示

39、出相應(yīng)的十進(jìn)制數(shù)碼個字段信號，驅(qū)動數(shù)碼管，顯示出相應(yīng)的十進(jìn)制數(shù)碼常用的器件為常用的器件為CT74LS247下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁gfedcbaA3 A2 A1 A0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71

40、0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁RI為為0時時，使使a-g=0，全滅全滅。RBI 為為0且且A3A00時時，使使a-g=0，全滅全滅。為為0時時，使使a-g=1, 亮亮“8”，說明工作正常說明工作正常。LT控制端控制端：測試端，用來檢測數(shù)碼管的七段是否正常測試端，用來檢測數(shù)碼管的七段是否正常LTBI：滅燈輸入滅燈輸入RBI：滅零輸入端滅零輸入端控制端功能控制端功能下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁BS204A0A1A2A3CT74LS247+5V來來自自計計

41、數(shù)數(shù)器器七段譯碼器和數(shù)碼管的連接圖七段譯碼器和數(shù)碼管的連接圖5107abcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT 74LS247CT74LS247型譯碼型譯碼器的外引線排列圖器的外引線排列圖abcdefg下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁IYD0D1D2D3SA1A0A0A1D0D1D2D3S下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁從從多路多路數(shù)據(jù)中選擇其中所需要的數(shù)據(jù)中選擇其中所需要的一路一路數(shù)據(jù)輸出。數(shù)據(jù)輸出。例：例：四選一數(shù)據(jù)選擇器四選一數(shù)據(jù)選擇器輸輸入入數(shù)數(shù)據(jù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)使能端使能端D0D1D2D3WSA1A0控制信號控制信號下一頁下一頁總目錄總目錄 章目錄章目錄返回返回上一頁上一頁11&111&1YD0D1D