電子技術(shù)基礎(chǔ) 數(shù)字部分(第六版) 康華光第2章邏輯代數(shù)與硬件描述語言基礎(chǔ)共5節(jié)

1、2 .邏輯代數(shù)與硬件描述語言基礎(chǔ)邏輯代數(shù)與硬件描述語言基礎(chǔ)2.1 2.1 邏輯代數(shù)的基本定理和恒等式邏輯代數(shù)的基本定理和恒等式2.2 2.2 邏輯函數(shù)表達式的形式邏輯函數(shù)表達式的形式2.3 2.3 邏輯函數(shù)的代數(shù)化簡法邏輯函數(shù)的代數(shù)化簡法 2.42.4 邏輯函數(shù)的卡諾圖化簡法邏輯函數(shù)的卡諾圖化簡法2.5 2.5 硬件描述語言硬件描述語言Verilog HDLVerilog HDL基礎(chǔ)基礎(chǔ) 教學基本要求教學基本要求1 1、熟悉邏輯代數(shù)常用基本定律、恒等式熟悉邏輯代數(shù)常用基本定律、恒等式和規(guī)則。和規(guī)則。4 4、熟悉硬件描述語言、熟悉硬件描述語言Verilog HDL2 2、掌握邏輯代數(shù)的表示方法；

2、、掌握邏輯代數(shù)的表示方法；3 3、掌握邏輯代數(shù)的變換和卡諾圖化簡法；、掌握邏輯代數(shù)的變換和卡諾圖化簡法； 2.1.1 邏輯代數(shù)的基本定律和恒等式邏輯代數(shù)的基本定律和恒等式2.1 邏輯代數(shù)的基本定理和規(guī)則邏輯代數(shù)的基本定理和規(guī)則2.1.2 邏輯代數(shù)的基本規(guī)則邏輯代數(shù)的基本規(guī)則2.1 邏輯代數(shù)的基本定理和規(guī)則邏輯代數(shù)的基本定理和規(guī)則 邏輯代數(shù)又稱布爾代數(shù)邏輯代數(shù)又稱布爾代數(shù)。它是分析和設(shè)計現(xiàn)代數(shù)字邏輯電路它是分析和設(shè)計現(xiàn)代數(shù)字邏輯電路不可缺少的數(shù)學工具。邏輯代數(shù)有一系列的定律、定理和規(guī)則，不可缺少的數(shù)學工具。邏輯代數(shù)有一系列的定律、定理和規(guī)則，用于對表達式進行處理，以完成對邏輯電路的化簡、變換、分

3、用于對表達式進行處理，以完成對邏輯電路的化簡、變換、分析和設(shè)計。析和設(shè)計。 邏輯關(guān)系指的是事件產(chǎn)生的條件和結(jié)果之間的因果關(guān)系。在數(shù)邏輯關(guān)系指的是事件產(chǎn)生的條件和結(jié)果之間的因果關(guān)系。在數(shù)字電路中往往是將事情的條件作為輸入信號，而結(jié)果用輸出信號字電路中往往是將事情的條件作為輸入信號，而結(jié)果用輸出信號表示。條件和結(jié)果的兩種對立狀態(tài)分別用邏輯表示。條件和結(jié)果的兩種對立狀態(tài)分別用邏輯“1” 和和“0”表示。表示。1 1、基本公式基本公式交換律：交換律： A + B = B + AA B = B A結(jié)合律：結(jié)合律：A + B + C = (A + B) + C A B C = (A B) C 分配律：分配

4、律：A + BC = ( A + B )( A + C )A ( B + C ) = AB + AC A 1 = AA 0 = 0A + 0 = AA + 1 = 10 0、1 1律：律：A A = 0A + A = 1互補律：互補律：2.2.1.11.1邏輯代數(shù)的基本定律和恒等式邏輯代數(shù)的基本定律和恒等式重疊律重疊律：A + A = AA A = AAA BAB() ()ABACABCABAAAABA()吸收律吸收律 其它常用恒等式其它常用恒等式 ABACBCAB + ACABACBCDAB + AC反演律反演律(摩根定理摩根定理)：AB = A + B A + B = A B2、基本公式的

5、證明基本公式的證明列出等式、右邊的函數(shù)值的真值表列出等式、右邊的函數(shù)值的真值表( (真值表證明法真值表證明法) )100 1 1100 1 0111 0 100+0=001 0 0A+ABA BA A B0+1=11+0=11+0=1A+B例例 證明證明BABAA例例：試化簡下列邏輯函數(shù)試化簡下列邏輯函數(shù)L L= =(A + B)(A + B)(分配律BBABABAAL) , 0( 0AAAAABABAB)0( AABABAB)( ) 1(CBAACABAAB)1 ,1( 1AAAABB 2.1.2 邏輯代數(shù)的基本規(guī)則邏輯代數(shù)的基本規(guī)則 代入規(guī)則代入規(guī)則 ： 在包含變量在包含變量A邏輯等式中，

6、如果用另一邏輯等式中，如果用另一個函數(shù)式代入式中所有個函數(shù)式代入式中所有A的位置，則等式仍然成立。這一規(guī)的位置，則等式仍然成立。這一規(guī)則稱為代入規(guī)則。則稱為代入規(guī)則。例例：B (A + C) = BA+BC，用用A + D代替代替A A，得得B (A +D) +C = B(A +D) + BC = BA + BD + BC代入規(guī)則可以擴展所有基本公式或定律的應(yīng)用范圍代入規(guī)則可以擴展所有基本公式或定律的應(yīng)用范圍對于任意一個邏輯表達式對于任意一個邏輯表達式L，若將其中所有的與（，若將其中所有的與（ ）換成）換成或（或（+），或（），或（+）換成與（）換成與（）；原變量換為反變量，反變）；原變量換為

7、反變量，反變量換為原變量；將量換為原變量；將1換成換成0，0換成換成1；則得到的結(jié)果就是原；則得到的結(jié)果就是原函數(shù)的反函數(shù)。函數(shù)的反函數(shù)。2. 2. 反演規(guī)則：反演規(guī)則：)(1)(DCBADCB)(AL 0 CDBAL例例2.1.1 試求試求 的非函數(shù)的非函數(shù)解：按照反演規(guī)則，得解：按照反演規(guī)則，得 LABAC 對于任何邏輯函數(shù)式，若將其中的與（對于任何邏輯函數(shù)式，若將其中的與（ ）換成或（）換成或（+），或（），或（+）換成與（換成與（）；并將）；并將1換成換成0，0換成換成1；那么，所得的新的函數(shù)式就；那么，所得的新的函數(shù)式就是是L的對偶式，記作的對偶式，記作 。 L()()LAB A C

8、例例: 邏輯函數(shù)邏輯函數(shù) 的對偶式為的對偶式為3. 3. 對偶規(guī)則：對偶規(guī)則：當某個邏輯恒等式成立時，則該恒等式兩側(cè)的對偶式也相等。當某個邏輯恒等式成立時，則該恒等式兩側(cè)的對偶式也相等。這就是對偶規(guī)則。利用對偶規(guī)則，可從已知公式中得到更多的這就是對偶規(guī)則。利用對偶規(guī)則，可從已知公式中得到更多的運算公式，例如，吸收律運算公式，例如，吸收律2.2 邏輯函數(shù)表達式的形式邏輯函數(shù)表達式的形式2.2.2 最小項與最小項表達式最小項與最小項表達式2.2.1 邏輯函數(shù)表達式的形式邏輯函數(shù)表達式的形式2.2.3 最大項與最大項表達式最大項與最大項表達式2.2 邏輯函數(shù)表達式的形式邏輯函數(shù)表達式的形式1、與、與

9、-或或表達式表達式2.2.1邏輯函數(shù)表達式的基本形式邏輯函數(shù)表達式的基本形式 若干與項進行或邏輯運算構(gòu)成的表達式。由與運算若干與項進行或邏輯運算構(gòu)成的表達式。由與運算符符和或和或運算符連接起來。運算符連接起來。LA CC D2、或、或-與與表達式表達式 若干或項進行與邏輯運算構(gòu)成的表達式。由或運算若干或項進行與邏輯運算構(gòu)成的表達式。由或運算符符和與和與運算符連接起來。運算符連接起來。 () ()LACBC D通常表達式為混合形式通常表達式為混合形式經(jīng)過變換可轉(zhuǎn)換為上述兩種基本形式經(jīng)過變換可轉(zhuǎn)換為上述兩種基本形式()()LA B CB CA B CB Cn個變量個變量X1, X2, , Xn的最

10、小項是的最小項是n個因子的乘積，每個變量個因子的乘積，每個變量都以它的原變量或非變量的形式在乘積項中出現(xiàn)，且僅出都以它的原變量或非變量的形式在乘積項中出現(xiàn)，且僅出現(xiàn)一次。一般現(xiàn)一次。一般n個變量的最小項應(yīng)有個變量的最小項應(yīng)有2n個。個。 BAACBA、 、A(B+C)等則不是最小項。等則不是最小項。例如，例如，A、B、C三個邏輯變量的最小項有（三個邏輯變量的最小項有（23）8個，即個，即 CBACBACBABCACBACBACABABC、1. 最小項的定義和性質(zhì)最小項的定義和性質(zhì)2.2 .2 最小項與最小項表達式最小項與最小項表達式l全體最小項之和為全體最小項之和為1 1。l對于任意一個最小項

11、，只有一組變量取值使得它的值為對于任意一個最小項，只有一組變量取值使得它的值為1 1；l任意兩個最小項的乘積為任意兩個最小項的乘積為0 0；CBABCACBACBACBACABABCCBAABC0 00 00 01 10 00 00 00 00 00 00 00 00 01 10 01 10 00 00 00 00 00 00 01 10 00 00 01 10 00 00 00 00 01 10 00 00 00 00 00 01 10 00 00 00 01 11 10 00 00 01 10 00 00 00 01 10 01 10 00 00 00 00 01 10 00 01 11

12、10 00 00 00 00 00 00 01 10 01 11 11 10 00 00 00 00 00 00 01 1三個變量的所有最小項的真值表三個變量的所有最小項的真值表 2、最小項的性質(zhì)最小項的性質(zhì) 3、最小項的編號最小項的編號 三個變量的所有最小項的真值表三個變量的所有最小項的真值表 m0m1m2m3m4m5m6m7最小項的表示：通常用最小項的表示：通常用mi表示最小項，表示最小項，m 表示最小項表示最小項, ,下標下標i為為最小項號。最小項號。 ABC0 00 00 01 10 00 00 00 00 00 00 00 00 01 10 01 10 00 00 00 00 00

13、00 01 10 00 00 01 10 00 00 00 00 01 10 00 00 00 00 00 01 10 00 00 00 01 11 10 00 00 01 10 00 00 00 01 10 01 10 00 00 00 00 01 10 00 01 11 10 00 00 00 00 00 00 01 10 01 11 11 10 00 00 00 00 00 00 01 1CBABCACBACBACBACABABCCBA 2. 最小項表達式最小項表達式 ( ,)()()L A B CAB CCA BB Cl 為為“與或與或”邏輯表達式；邏輯表達式； l 在在“與或與或”式

14、中的每個乘積項都是最小項。式中的每個乘積項都是最小項。例例1 1 將將( , ,)L A B CABAC化成最小項表達式化成最小項表達式ABCABCABCABC= m7m6m3m5 (7, 6 3 5)m, ,由若干最小項相或構(gòu)成的表達式，也稱為標準與由若干最小項相或構(gòu)成的表達式，也稱為標準與- -或式?；蚴?。( , ,)()L A B CABABC AB 例例2 將將 化成最小項表達式化成最小項表達式 a.去掉非號去掉非號()()L A,B,CABABCAB()AB AB CAB()()AB AB CABb.去括號去括號ABCABCAB()ABCABCAB CCABCABCABCABC357

15、6(3,5,6,7)mmmmmn個變量個變量X1, X2, , Xn的最大項是的最大項是n個因子或相，每個變量個因子或相，每個變量都以它的原變量或非變量的形式在或項中出現(xiàn)，且僅出都以它的原變量或非變量的形式在或項中出現(xiàn)，且僅出現(xiàn)一次。一般現(xiàn)一次。一般n個變量的最大項應(yīng)有個變量的最大項應(yīng)有2n個。個。 1. 最大項的定義和性質(zhì)最大項的定義和性質(zhì)2.2.2 最大項與最大項表達式最大項與最大項表達式例如，例如，A、B、C三個邏輯變量的最大項有（三個邏輯變量的最大項有（23）8個，即個，即 、)( )( )( )(CBACBACBACBA)( )( )( )(CBACBACBACBA、1. 最大項的定

16、義和性質(zhì)最大項的定義和性質(zhì)最大項的表示：通常用最大項的表示：通常用Mi表示最大項，表示最大項，M 表示最大項表示最大項, ,下標下標i為最大項號。為最大項號。 l全體最大項之積為全體最大項之積為0 0。l對于任意一個最大項，只有一組變量取值使得它的值為對于任意一個最大項，只有一組變量取值使得它的值為0 0；l任意兩個最大項的之和為任意兩個最大項的之和為1 1；最大項的性質(zhì)：最大項的性質(zhì)：2. 最小項和最大項的關(guān)系最小項和最大項的關(guān)系兩者之間為互補關(guān)系：兩者之間為互補關(guān)系： mi = Mi ，或者，或者Mi = mi 例例: 邏輯電路的真值表如右，寫出最小項和最大項表達式。邏輯電路的真值表如右，

17、寫出最小項和最大項表達式。最小項表達式：最小項表達式：將將L L1 1的各個最小項的各個最小項相加相加 A B CL00000010 0100 0111 m31000 1011 m51101 m61110 356( , ,)= (3,5,6)L A B CmmmmA B CA B CA B C最大項表達式：最大項表達式：將將L L0 0的各個最大項的各個最大項相乘相乘 01247( , ,) = (0,1,2,4,7)A B CLMMMMMM()() () ()()ABCABCABCABCABC2.3 邏輯函數(shù)的代數(shù)化簡法邏輯函數(shù)的代數(shù)化簡法2.3.2 邏輯函數(shù)的代數(shù)化簡法邏輯函數(shù)的代數(shù)化簡法

18、2.3.1 邏輯函數(shù)的最簡形式邏輯函數(shù)的最簡形式 2.3 邏輯函數(shù)的代數(shù)法化簡邏輯函數(shù)的代數(shù)法化簡化簡的目的：降低電路實現(xiàn)的成本，以較少的門實現(xiàn)電路?；喌哪康模航档碗娐穼崿F(xiàn)的成本，以較少的門實現(xiàn)電路。 A B A B L L （a a）標標準準積積之之和和的的電電路路 （b b）成成本本最最低低的的電電路路 圖（圖（a a）和圖（）和圖（b b）的電路邏輯功能相同，但圖）的電路邏輯功能相同，但圖 （b b）電）電路簡單可靠性高，成本低。路簡單可靠性高，成本低?！盎蚧?與與”表達式表達式“與非與非-與非與非”表達式表達式 “與與- -或或- -非非”表達式表達式“或非或非或非或非” 表達表達式

19、式“與與- -或或” 表達式表達式 2.3.1 邏輯函數(shù)的最簡形式邏輯函數(shù)的最簡形式 DCACL DC A C = )DC)(CA( )C+D()CA( DCCA 邏輯函數(shù)有不同形式，如與邏輯函數(shù)有不同形式，如與- -或表達式、與非或表達式、與非- -與非表達式、與非表達式、或或- -與表達式、或非與表達式、或非- -或非表達式以及與或非表達式以及與- -或或- -非表達式等。非表達式等。 將其中包含的與項數(shù)最少，且每個與項中變量數(shù)最少的將其中包含的與項數(shù)最少，且每個與項中變量數(shù)最少的與與- -或表達式稱為最簡與或表達式稱為最簡與- -或表達式?；虮磉_式。1、邏輯函數(shù)的化簡、邏輯函數(shù)的化簡 化

20、簡的主要方法：化簡的主要方法：公式法（代數(shù)法）公式法（代數(shù)法）圖解法（卡諾圖法）圖解法（卡諾圖法）代數(shù)化簡法：代數(shù)化簡法： 運用邏輯代數(shù)的基本定律和恒等式進行化簡的方法。運用邏輯代數(shù)的基本定律和恒等式進行化簡的方法。 1AA并項法并項法: : CBA CBAL BA)CC(BA 2.3.2 邏輯函數(shù)的代數(shù)化簡法邏輯函數(shù)的代數(shù)化簡法1 AAABBA 吸收法：吸收法： A + AB = A 消去法消去法： BABAA CABAB CAB 配項法配項法： CA=AB BAFEBCDABAL )(CBAAB)( CBCAABL A+AB=A+BCBCAABL CBAACAAB)( CBACABCA=A

21、B )()(BCACACABAB 通常在一片集成電路芯片中只有一種門電路，為了減少通常在一片集成電路芯片中只有一種門電路，為了減少門電路的種類，需要對邏輯函數(shù)表達式進行變換。門電路的種類，需要對邏輯函數(shù)表達式進行變換。 2、邏輯函數(shù)形式的變化、邏輯函數(shù)形式的變化（1）求最簡的與）求最簡的與-或式，并畫出相應(yīng)的邏輯圖；或式，并畫出相應(yīng)的邏輯圖；（2）畫出僅用與非門實現(xiàn)的電路。）畫出僅用與非門實現(xiàn)的電路。解：解：)CC(DBADBA)DD(ABL DBADBA=AB )(DDBAAB BAAB BAAB BAAB B A L AB BA (b) CDBADCBAABDDBADABL 例：已知例：已

22、知 A B (a) A B 2.4 邏輯函數(shù)的卡諾圖化簡法邏輯函數(shù)的卡諾圖化簡法2.4.2 用卡諾圖化簡邏輯函數(shù)用卡諾圖化簡邏輯函數(shù)2.4.1 用卡諾圖表示邏輯函數(shù)用卡諾圖表示邏輯函數(shù)1.邏輯代數(shù)與普通代數(shù)的公式易混淆，化簡過程要求對所邏輯代數(shù)與普通代數(shù)的公式易混淆，化簡過程要求對所有公式熟練掌握；有公式熟練掌握；2.代數(shù)法化簡無一套完善的方法可循，它依賴于人的經(jīng)驗代數(shù)法化簡無一套完善的方法可循，它依賴于人的經(jīng)驗和靈活性；和靈活性；3.用這種化簡方法技巧強，較難掌握。特別是對代數(shù)化簡用這種化簡方法技巧強，較難掌握。特別是對代數(shù)化簡后得到的邏輯表達式是否是最簡式判斷有一定困難。后得到的邏輯表達式

23、是否是最簡式判斷有一定困難?？ㄖZ圖法可以比較簡便地得到最簡的邏輯表達式。卡諾圖法可以比較簡便地得到最簡的邏輯表達式。代數(shù)法化簡在使用中遇到的困難：代數(shù)法化簡在使用中遇到的困難：2.2.3 用卡諾圖表示邏輯函數(shù)用卡諾圖表示邏輯函數(shù)1、卡諾圖的引出卡諾圖的引出卡諾圖：將卡諾圖：將n變量的全部最小項都用小方塊表示，并使具有變量的全部最小項都用小方塊表示，并使具有邏輯相鄰的最小項在幾何位置上也相鄰地排列起來，這樣邏輯相鄰的最小項在幾何位置上也相鄰地排列起來，這樣, ,所得到的圖形叫所得到的圖形叫n變量的卡諾圖。變量的卡諾圖。邏輯相鄰的最小項：如果兩個最小項只有一個變量互為反變邏輯相鄰的最小項：如果兩個

24、最小項只有一個變量互為反變量，那么，就稱這兩個最小項在邏輯上相鄰。量，那么，就稱這兩個最小項在邏輯上相鄰。如最小項如最小項m6=ABC、與與m7 =ABC 在邏輯上相在邏輯上相鄰鄰m7m6AB10100100011110 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m110001111000011110ABCD三變量卡諾圖三變量卡諾圖四變量卡諾圖四變量卡諾圖BABABAAB兩變量卡諾圖兩變量卡諾圖m0m1m2m3ACCCBABCACBABCACBACBACBAABCCAB m0 m1 m2 m3 m4 m5 m6 m7ADBB2、卡諾圖的

25、特點卡諾圖的特點:各小方格對應(yīng)于各變量不同的組合，而且上下各小方格對應(yīng)于各變量不同的組合，而且上下左右在幾何上相鄰的方格內(nèi)只有一個因子有差別，這個重要特左右在幾何上相鄰的方格內(nèi)只有一個因子有差別，這個重要特點成為卡諾圖化簡邏輯函數(shù)的主要依據(jù)點成為卡諾圖化簡邏輯函數(shù)的主要依據(jù)。 3. 已知邏輯函數(shù)畫卡諾圖已知邏輯函數(shù)畫卡諾圖當邏輯函數(shù)為最小項表達式時，在卡諾圖中找出和表達式中當邏輯函數(shù)為最小項表達式時，在卡諾圖中找出和表達式中最小項對應(yīng)的小方格填上最小項對應(yīng)的小方格填上1，其余的小方格填上，其余的小方格填上0（有時也可（有時也可用空格表示），就可以得到相應(yīng)的卡諾圖。任何邏輯函數(shù)都用空格表示），就

26、可以得到相應(yīng)的卡諾圖。任何邏輯函數(shù)都等于其卡諾圖中為等于其卡諾圖中為1的方格所對應(yīng)的最小項之和。的方格所對應(yīng)的最小項之和。例例1：畫出邏輯函數(shù)：畫出邏輯函數(shù)L(A, B, C, D)= m(0, 1, 2, 3, 4, 8, 10, 11, 14, 15)的卡諾圖的卡諾圖 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 11 01 00 CD 00 01 11 10 AB L ( ,)()()()L A B C DABCD ABCD ABCD()()ABCD ABCDLABCDABCDABCDABCDABCD例例2 畫出下式的卡諾圖畫出下式的卡諾圖 10 11 01 00

27、 CD 00 01 11 10 AB L 0 00 00 00 00 0 1 1 1 1 1 1 1 1 1 1 1 解解1. 1. 將邏輯函數(shù)化為最小項表達式將邏輯函數(shù)化為最小項表達式2. 2. 填寫卡諾圖填寫卡諾圖 ),(m15131060 2.4.2 用卡諾圖化簡邏輯函數(shù)用卡諾圖化簡邏輯函數(shù) 1、化簡的依據(jù)、化簡的依據(jù)DABDADBA DBACDBADCBA BDABCDADCBA m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 AB CD 00 01 11 10 00 01 11 10 ADABDDBA DADDA 2、化簡的

28、步驟、化簡的步驟用卡諾圖化簡邏輯函數(shù)的步驟如下：用卡諾圖化簡邏輯函數(shù)的步驟如下：(4) 將所有包圍圈對應(yīng)的乘積項相加。將所有包圍圈對應(yīng)的乘積項相加。(1) 將邏輯函數(shù)寫成最小項表達式將邏輯函數(shù)寫成最小項表達式(2) 按最小項表達式填卡諾圖，凡式中包含了的最小項，按最小項表達式填卡諾圖，凡式中包含了的最小項，其對應(yīng)方格填其對應(yīng)方格填1，其余方格填，其余方格填0。(3) 合并最小項，即將相鄰的合并最小項，即將相鄰的1方格圈成一組方格圈成一組(包圍圈包圍圈)，每一組含每一組含2n個方格，對應(yīng)每個包圍圈寫成一個新的乘積個方格，對應(yīng)每個包圍圈寫成一個新的乘積項。本書中包圍圈用虛線框表示。項。本書中包圍圈

29、用虛線框表示。畫包圍圈時應(yīng)遵循的原則：畫包圍圈時應(yīng)遵循的原則： （1 1）包圍圈內(nèi)的方格數(shù)一定是）包圍圈內(nèi)的方格數(shù)一定是2n個，且包圍圈必須呈矩形。個，且包圍圈必須呈矩形。（2）循環(huán)相鄰特性包括上下底相鄰，左右邊相鄰和四角相鄰。循環(huán)相鄰特性包括上下底相鄰，左右邊相鄰和四角相鄰。（3）同一方格可以被不同的包圍圈重復(fù)包圍多次，但新增同一方格可以被不同的包圍圈重復(fù)包圍多次，但新增的包圍圈中一定要有原有包圍圈未曾包圍的方格。的包圍圈中一定要有原有包圍圈未曾包圍的方格。（4） 一個包圍圈的方格數(shù)要盡可能多一個包圍圈的方格數(shù)要盡可能多, ,包圍圈的數(shù)目要可能少。包圍圈的數(shù)目要可能少。 m0 m1 m3 m

30、2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 00 01 11 10 AB CD 00 01 11 10 m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 00 01 11 10 AB CD 00 01 11 10 DBBDL BD 例例 :用卡諾圖法化簡下列邏輯函數(shù)用卡諾圖法化簡下列邏輯函數(shù)（2）畫包圍圈合并最小項，得最簡與）畫包圍圈合并最小項，得最簡與-或表達式或表達式 解：解：(1) 由由L 畫出卡諾圖畫出卡諾圖 m)D,C,B,A(L(0，2，5，7，8，10，13，15) L C 1

31、0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 D A B DB 1 1 1 00 AB L 01 10 11 CD 11 00 00 01 10 011 1 11 1 1 111111 10( , , ,)(03,57,811,1315)L A B C DmLDCBB例例: : 用卡諾圖化簡用卡諾圖化簡 1 1 1 00 AB L 01 10 11 CD 11 00 00 01 10 011 1 11 1 1 111111 10CD圈圈0LBCDLDCB圈圈13、具有無關(guān)項的化簡具有無關(guān)項的化簡（1 1）什么叫無關(guān)項：）什么叫無關(guān)項： 在真值表內(nèi)對應(yīng)于變量的某些取值下，函數(shù)的值可

32、以是任在真值表內(nèi)對應(yīng)于變量的某些取值下，函數(shù)的值可以是任意的，或者這些變量的取值根本不會出現(xiàn)，這些變量取值所意的，或者這些變量的取值根本不會出現(xiàn)，這些變量取值所對應(yīng)的最小項稱為無關(guān)項或任意項。對應(yīng)的最小項稱為無關(guān)項或任意項。 在含有無關(guān)項邏輯函數(shù)的卡諾圖化簡中，它的值可以取在含有無關(guān)項邏輯函數(shù)的卡諾圖化簡中，它的值可以取0 0或或取取1 1，具體取什么值，可以根據(jù)使函數(shù)盡量得到簡化而定。，具體取什么值，可以根據(jù)使函數(shù)盡量得到簡化而定。例例: 要求設(shè)計一個邏輯電路，能夠判斷一位十要求設(shè)計一個邏輯電路，能夠判斷一位十進制數(shù)是奇數(shù)還是偶數(shù)，當十進制數(shù)為奇數(shù)進制數(shù)是奇數(shù)還是偶數(shù)，當十進制數(shù)為奇數(shù)時，電

33、路輸出為時，電路輸出為1，當十進制數(shù)為偶數(shù)時，電，當十進制數(shù)為偶數(shù)時，電路輸出為路輸出為0。 1111 1110 1101 1100 1011 101011001010001011100110101010010010011000101000100000LABCD解解:(1)列出真值表列出真值表(2)畫出卡諾圖畫出卡諾圖 0 1 1 0 0 1 1 0 0 1 L C D A B (3) 卡諾圖化簡卡諾圖化簡 D DL 2.5.1 Verilog語言的基本語法規(guī)則語言的基本語法規(guī)則 2.5.2 變量的數(shù)據(jù)類型變量的數(shù)據(jù)類型 2.5.3 運算符及其優(yōu)先級運算符及其優(yōu)先級 2.5.4 Verilog

34、內(nèi)部的基本門級元件內(nèi)部的基本門級元件 2.5.5 Verilog程序的基本結(jié)構(gòu)程序的基本結(jié)構(gòu) 2.5.6 邏輯功能的仿真與測試邏輯功能的仿真與測試2.5 硬件描述語言硬件描述語言Verilog HDL基礎(chǔ)基礎(chǔ)硬件描述語言硬件描述語言HDL(Hardware Description Languag )類似于高級程序設(shè)計語言類似于高級程序設(shè)計語言. .它是一種以文本形式來描它是一種以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言, ,用它可以表示用它可以表示邏輯電路圖、邏輯表達式，復(fù)雜數(shù)字邏輯系統(tǒng)完成的邏輯電路圖、邏輯表達式，復(fù)雜數(shù)字邏輯系統(tǒng)完成的邏輯功能。邏輯功能。

35、HDL是高層次自動化設(shè)計的起點和基礎(chǔ)是高層次自動化設(shè)計的起點和基礎(chǔ).2.5 硬件描述語言硬件描述語言Verilog HDL基礎(chǔ)基礎(chǔ)計算機對計算機對HDL的處理的處理: :邏輯綜合邏輯綜合 是指從是指從HDL描述的數(shù)字邏輯電路模型中導出電路基描述的數(shù)字邏輯電路模型中導出電路基本元件列表以及元件之間的連接關(guān)系（常稱為門級網(wǎng)表）的過本元件列表以及元件之間的連接關(guān)系（常稱為門級網(wǎng)表）的過程。類似對高級程序語言設(shè)計進行編譯產(chǎn)生目標代碼的過程程。類似對高級程序語言設(shè)計進行編譯產(chǎn)生目標代碼的過程. .產(chǎn)產(chǎn)生門級元件及其連接關(guān)系的數(shù)據(jù)庫，根據(jù)這個數(shù)據(jù)庫可以制作生門級元件及其連接關(guān)系的數(shù)據(jù)庫，根據(jù)這個數(shù)據(jù)庫可以

36、制作出集成電路或印刷電路板出集成電路或印刷電路板PCB。邏輯仿真邏輯仿真 是指用計算機仿真軟件對數(shù)字邏輯電路的結(jié)構(gòu)和行為是指用計算機仿真軟件對數(shù)字邏輯電路的結(jié)構(gòu)和行為進行預(yù)測進行預(yù)測. .仿真器對仿真器對HDL描述進行解釋，以文本形式或時序波形描述進行解釋，以文本形式或時序波形圖形式給出電路的輸出。在仿真期間如發(fā)現(xiàn)設(shè)計中存在錯誤，就圖形式給出電路的輸出。在仿真期間如發(fā)現(xiàn)設(shè)計中存在錯誤，就再要對再要對HDL描述進行及時的修改。描述進行及時的修改。2.5.1 Verilog語言的基本語法規(guī)則語言的基本語法規(guī)則 為對數(shù)字電路進行描述（常稱為建模），為對數(shù)字電路進行描述（常稱為建模），Verilog語

37、言規(guī)定語言規(guī)定了一套完整的語法結(jié)構(gòu)。了一套完整的語法結(jié)構(gòu)。1間隔符間隔符: Verilog 的間隔符主要起分隔文本的作用，可以的間隔符主要起分隔文本的作用，可以使文本錯落有致，便于閱讀與修改。使文本錯落有致，便于閱讀與修改。間隔符包括空格符（間隔符包括空格符（bb）、）、TAB 鍵（鍵（tt）、換行符（）、換行符（nn）及）及換頁符。換頁符。2注釋符注釋符: :注釋只是為了改善程序的可讀性注釋只是為了改善程序的可讀性, ,在編譯時不起作用。在編譯時不起作用。多行注釋符多行注釋符( (用于寫多行注釋用于寫多行注釋): /): /* * - - * */ /；單行注釋符單行注釋符 : :以以/開始

38、到行尾結(jié)束為注釋文字。開始到行尾結(jié)束為注釋文字。為了表示數(shù)字邏輯電路的邏輯狀態(tài)，為了表示數(shù)字邏輯電路的邏輯狀態(tài)，Verilog語言規(guī)定了語言規(guī)定了4 4種基本的邏輯值。種基本的邏輯值。 0邏輯邏輯0、邏輯假、邏輯假 1邏輯邏輯1、邏輯真、邏輯真 x或或X不確定的值（未知狀態(tài)）不確定的值（未知狀態(tài)） z或或Z高阻態(tài)高阻態(tài)標識符標識符: :給對象（如模塊名、電路的輸入與輸出端口、變量等）給對象（如模塊名、電路的輸入與輸出端口、變量等）取名所用的字符串。以英文字母或下劃線開始取名所用的字符串。以英文字母或下劃線開始如如，clk、counter8、_net、bus_A 。關(guān)鍵詞關(guān)鍵詞: :是是Veri

39、log語言本身規(guī)定的特殊字符串，用來定義語言語言本身規(guī)定的特殊字符串，用來定義語言的結(jié)構(gòu)。例如，的結(jié)構(gòu)。例如，module、endmodule、input、output、wire、reg、and等都是關(guān)鍵詞。等都是關(guān)鍵詞。關(guān)鍵詞都是小寫，關(guān)鍵詞都是小寫，關(guān)鍵詞不能作為標關(guān)鍵詞不能作為標識符使用識符使用 。4邏輯值集合邏輯值集合3標識符和關(guān)鍵詞標識符和關(guān)鍵詞5常量及其表示常量及其表示實數(shù)型常量實數(shù)型常量十進制記數(shù)法十進制記數(shù)法 如：如： 0.10.1、2.02.0、5.675.67科學記數(shù)法科學記數(shù)法 如如: : 23_5.1e2、5E4 23510.0、 0.0005Verilog允許用參數(shù)定

40、義語句定義一個標識符來代表一個常量，稱允許用參數(shù)定義語句定義一個標識符來代表一個常量，稱為符號常量。定義的格式為：為符號常量。定義的格式為：parameter 參數(shù)名參數(shù)名1 1常量表達式常量表達式1 1，參數(shù)名，參數(shù)名2 2常量表達式常量表達式2 2，；如如 parameter BIT=1, BYTE=8, PI=3.14;6字符串字符串: :字符串是雙撇號內(nèi)的字符序列字符串是雙撇號內(nèi)的字符序列常量常量十進制數(shù)的形式的表示方法十進制數(shù)的形式的表示方法: :表示有符號表示有符號常量常量例如：例如：3030、2 2帶基數(shù)的形式的表示方法帶基數(shù)的形式的表示方法: : 表示表示常量常量格式為：格式為

41、： 整數(shù)型整數(shù)型例如：例如：3b101、5o37、8he3，8b1001_0011 2.5.2 變量的數(shù)據(jù)類型變量的數(shù)據(jù)類型1 1線網(wǎng)類型線網(wǎng)類型: :是指輸出始終根據(jù)輸入的變化而更新其值的是指輸出始終根據(jù)輸入的變化而更新其值的變量變量, ,它一般指的是硬件電路中的各種物理連接它一般指的是硬件電路中的各種物理連接. . 例例:wire L; / /將上述電路的輸出信號將上述電路的輸出信號L L聲明為網(wǎng)絡(luò)型變量聲明為網(wǎng)絡(luò)型變量 wire 7:0 data bus; / /聲明一個聲明一個8-bit8-bit寬的網(wǎng)絡(luò)型總線變量寬的網(wǎng)絡(luò)型總線變量常用的網(wǎng)絡(luò)類型由關(guān)鍵詞常用的網(wǎng)絡(luò)類型由關(guān)鍵詞wire定

42、義定義wire型變量的定義格式如下：型變量的定義格式如下：wire n-1:0 n-1:0 變量名變量名1 1，變量名，變量名2 2，變量名，變量名n；變量寬度變量寬度例例: :網(wǎng)絡(luò)型變量網(wǎng)絡(luò)型變量L的值由與門的驅(qū)動信號的值由與門的驅(qū)動信號a a和和b b所決定，即所決定，即La&b。a、b的值發(fā)的值發(fā)生變化，線網(wǎng)生變化，線網(wǎng)L L的值會立即跟著變化。的值會立即跟著變化。 a b L 寄存器型變量對應(yīng)的是具有狀態(tài)保持作用的電等路元件寄存器型變量對應(yīng)的是具有狀態(tài)保持作用的電等路元件, ,如觸如觸發(fā)器寄存器。寄存器型變量只能在發(fā)器寄存器。寄存器型變量只能在initial或或always內(nèi)部

43、被賦值。內(nèi)部被賦值。2、寄存器類型寄存器類型寄存器類型寄存器類型功能說明功能說明reg常用的寄存器型變量常用的寄存器型變量integer32位帶符號的整數(shù)型變量位帶符號的整數(shù)型變量real64位帶符號的實數(shù)型變量，位帶符號的實數(shù)型變量，time64位無符號的時間變量位無符號的時間變量4種種寄存器類型的變量寄存器類型的變量例：例： reg clock；/定義一個定義一個1位寄存器變量位寄存器變量 reg 3:0 counter; /定義一個定義一個4位位寄存器變量寄存器變量抽象描述抽象描述, ,不對應(yīng)具不對應(yīng)具體硬件體硬件1. 運算符運算符2.5.3 運算符及其優(yōu)先級運算符及其優(yōu)先級類型類型符號

44、符號功能說明功能說明類型類型符號符號功能說明功能說明算術(shù)運算符算術(shù)運算符+-*/二進制加二進制加二進制減二進制減2的補碼的補碼二進制乘二進制乘二進制除二進制除關(guān)系運算符關(guān)系運算符（雙目運算符）（雙目運算符）= 關(guān)系關(guān)系 =等于等于= !=縮位縮位& & | |邏輯邏輯&|條件條件?:最低優(yōu)先級最低優(yōu)先級一般用法：一般用法：condition_expr?expr1:expr2;條件運算符條件運算符是三目運算符，運算時根據(jù)條件表達式的值選擇表達式。是三目運算符，運算時根據(jù)條件表達式的值選擇表達式。首先計算第一個操作數(shù)首先計算第一個操作數(shù)condition_expr的值，如果

45、結(jié)果為邏輯的值，如果結(jié)果為邏輯1，則選擇第二個操作數(shù)則選擇第二個操作數(shù)expr1的值作為結(jié)果返回，結(jié)果為邏輯的值作為結(jié)果返回，結(jié)果為邏輯0，選擇第三個操作數(shù)選擇第三個操作數(shù)expr2的值作為結(jié)果返回。的值作為結(jié)果返回?；鹃T級元件模型基本門級元件模型 元件符號元件符號功能說明功能說明元件符號元件符號功能說明功能說明andand多輸入端的與門多輸入端的與門nandnand多輸入端的與非門多輸入端的與非門oror多輸入端的或門多輸入端的或門nornor多輸入端的或非門多輸入端的或非門xorxor多輸入端的異或門多輸入端的異或門xnorxnor多輸入端的異或非門多輸入端的異或非門bufbuf多輸出端

46、的緩沖器多輸出端的緩沖器notnot多輸出端的反相器多輸出端的反相器bufif1bufif1控制信號高電平有效的三態(tài)緩沖控制信號高電平有效的三態(tài)緩沖器器notif1notif1控制信號高電平有效的控制信號高電平有效的三態(tài)反相器三態(tài)反相器bufif0bufif0控制信號低電平有效的三態(tài)緩沖控制信號低電平有效的三態(tài)緩沖器器notif0notif0控制信號低電平有效的控制信號低電平有效的三態(tài)反相器三態(tài)反相器多輸入門多輸入門多輸出門多輸出門三態(tài)門三態(tài)門2.5.4 Verilog內(nèi)部的基本門級元件內(nèi)部的基本門級元件門級建模門級建模:將邏輯電路圖用將邏輯電路圖用HDL規(guī)定的文本語言表示出來。規(guī)定的文本語言

47、表示出來。1 1、多輸入門、多輸入門只允許有一個輸出，但可以有多個輸入。只允許有一個輸出，但可以有多個輸入。 and A1（out，in1，in2，in3）；）； X- 不確定狀態(tài)不確定狀態(tài)Z- 高阻態(tài)高阻態(tài) and真值表真值表x0zx0 xx10100000zX10 輸入輸入1and輸輸入入2xxxxx調(diào)用名調(diào)用名XX1XZXX1XX11111XX100ZX10輸入輸入1or輸輸入入2 or真值表真值表輸輸入入2XXXXZXXXXXXX011XX X1 10 00 0ZX X1 10 0輸入輸入1 1xorxorxor真值表真值表2 2、多輸出門、多輸出門允許有多個輸出，但只有一個輸入。允許

48、有多個輸出，但只有一個輸入。 not N1（out1，out2，in）；）；xx10zx10輸輸 入入buf輸輸 出出 buf真值表真值表 輸輸 出出xx01zx10輸輸 入入notnot真值表真值表 buf B1（out1，out2，in）；）；out1inout2outNout1inout2outNbufif1真值表真值表xxxzzxxxzx1/z1/z1z10/z0/z0z0zx10控制輸入控制輸入bufif1數(shù)數(shù)據(jù)據(jù)輸輸入入xxxzzxxxzx0/z0/z0z11/z1/z10zzx10控制輸入控制輸入notif1數(shù)數(shù)據(jù)據(jù)輸輸入入notif1真值表真值表3、三態(tài)門、三態(tài)門有一個輸出、一

49、個數(shù)據(jù)輸入和一個輸入控制。有一個輸出、一個數(shù)據(jù)輸入和一個輸入控制。如果輸入控制信號無效，則三態(tài)門的輸出為高阻態(tài)如果輸入控制信號無效，則三態(tài)門的輸出為高阻態(tài)z。 圖圖 4.6.3 三三態(tài)態(tài)門門元元件件模模型型 （a）bufif1 （b）notif1 （a） （b） in out ctrl in out ctrl 2、每個模塊先要進行端口的定義，并說明輸入每個模塊先要進行端口的定義，并說明輸入（input)和輸出和輸出（output),然后對模塊功能進行描述。然后對模塊功能進行描述。2.5.5 Verilog程序的基本結(jié)構(gòu)程序的基本結(jié)構(gòu) 模塊是模塊是Verilog描述電路的基本單元。對數(shù)字電路建模時，描述電路的基本單元。對數(shù)字電路建模時，用一個或多個模塊。不同模塊之間通過端口進行連接。用一個或多個模塊。不同模塊之間通過端口進行連接。1、每個模塊以關(guān)鍵詞