CCD芯片的靜電防護(hù)設(shè)計(jì)本科畢業(yè)設(shè)計(jì)

1、 西南科技大學(xué)本科生畢業(yè)論文 ivccd芯片的靜電防護(hù)設(shè)計(jì)摘要：ccd芯片tcd1208ap由半導(dǎo)體工藝制成，所以存在著靜電防護(hù)的問(wèn)題，靜電是造成產(chǎn)品失效的首要因素。本論文對(duì)ccd芯片tcd1208ap片上人體模型的靜電防護(hù)做了一些研究，以消除人體模型的靜電對(duì)其的破壞。 本論文著重從理論上解決了od與ss之間傳統(tǒng)偵測(cè)電路的一個(gè)共同的缺點(diǎn)：熱插播事件和esd(靜電泄放)的快速瞬變都會(huì)使nmos管導(dǎo)通。在完成各個(gè)管腳的esd保護(hù)電路的版圖設(shè)計(jì)時(shí)，主要介紹了自己的布局布線技巧。另外研究了esd保護(hù)電路對(duì)ccd高頻時(shí)鐘脈沖信號(hào)輸入時(shí)所產(chǎn)生的rc延時(shí)，首先建立esd保護(hù)電路的理想等效電路，建立ccd芯片

2、加載esd保護(hù)電路后產(chǎn)生rc延時(shí)的數(shù)學(xué)模型，然后用數(shù)學(xué)軟件matlab計(jì)算出了esd保護(hù)電路對(duì)高頻信號(hào)所產(chǎn)生的rc延時(shí),根據(jù)設(shè)計(jì)要求這個(gè)延時(shí)不能超過(guò)20納秒。關(guān)鍵詞 ： ccd芯片靜電防護(hù)設(shè)計(jì) i/o延時(shí)數(shù)學(xué)模型的建立the electrostatic protection design of the ccd chipabstract：ccd chip tcd1208ap is made by the semiconductor technology, therefore electrostatic protection problem exists on this chip. static

3、electricity is the primary cause of failure of the product, this paper studies hbm electrostatic protection design on the ccd chip tcd1208ap, some design has been carried out to eliminate the static electricity damage to the ccd chip tcd1208ap.this paper primarily solves the problem of traditional d

4、etection circuits between the od and ss in a theory level: the power-on and the fast transient of esd(electro-static discharge ) will both turn the nmos on. in addition this paper also carries out the layout design of the esd protection circuit for each pin, and introduces the layout design skills.

5、we also focuses on studying the delay of esd protection circuit under ccd high-frequency signals input. firstly, we completed the establishment of equivalent circuit . then establishing the mathematical model of the rc delay when the ccd chip esd protection is loaded on it . lastly, calculating the

6、rc delay by using mathematical software matlab. according to the design requirements, this delay can not be more than 20 ns.key words: ccd chip electrostatic protection design the establishment of the mathematical model of i/o delay目錄第1章 緒言.1 1.1 研究背景及意義.1 1.2 國(guó)內(nèi)外的研究現(xiàn)狀.1 1.3 本論文研究的問(wèn)題.2第2章 ccd芯片tcd12

7、08ap的原理.3 2.1 tcd1208ap的管腳介紹. 3 2.1.1 和的功能介紹. 4 2.1.2 sh管腳的功能介紹. 5 2.1.3 rs管腳的功能介紹. 5 2.1.4 os和dos管腳的功能介紹.6 2.1.5 od和ss以及nc管腳的功能介紹. 6 2.2 tcd1208ap的技術(shù)指標(biāo). 7 2.3 tcd1208ap的面積參數(shù). 8 2.4 本章小結(jié).9第3章 ccd芯片tcd1208ap的靜電防護(hù)設(shè)計(jì). 9 3.1 靜電防護(hù)的方法 . 9 3.1.1 靜電的產(chǎn)生. 9 3.1.2 靜電保護(hù)的原理. 9 3.1.3 片上esd單元設(shè)計(jì)的幾種方法. 11 3.2 片上esd保

8、護(hù)電路的設(shè)計(jì).12 3.2.1 ccd芯片esd保護(hù)電路的設(shè)計(jì)考量. 12 3.2.2 、sh、rs管腳保護(hù)電路的設(shè)計(jì).12 3.2.3 ss與od以及nc管腳的esd偵測(cè)保護(hù)電路的設(shè)計(jì). 13 3.2.4 dos和os的esd保護(hù)電路的設(shè)計(jì).22 3.3 esd保護(hù)電路的版圖設(shè)計(jì). 23 3.3.1 片上esd電路的制造流程.23 3.3.2 esd基礎(chǔ)器件的版圖介紹. 23 3.3.3 ccd芯片各個(gè)管腳的esd電路的版圖設(shè)計(jì).29 3.4 本章小結(jié).32第4章 寄生參數(shù)的提取及分析.334.1 esd等效rc濾波電路的建立.33 4.1.1 pn結(jié)電容介紹. 33 4.1.2 pn節(jié)勢(shì)壘

9、電容的計(jì)算.33 4.1.3 esd等效電路的建立 . 34 4.2 rc延時(shí)的估算.37 4.2.1 esd電路產(chǎn)生的rc延時(shí)公式的推導(dǎo). 37 4.2.2 esd電路版圖寄生參數(shù)的提取和計(jì)算. 39 4.3 ccd全芯片esd保護(hù)的版圖設(shè)計(jì). 40 4.4 esd保護(hù)電路版圖的驗(yàn)證 .42 4.4.1 版圖的設(shè)計(jì)規(guī)則驗(yàn)證.42 4.4.2 版圖的lvs驗(yàn)證.42 4.5本章小結(jié). 43總結(jié). . 47 致謝. . 48參考文獻(xiàn). .49 西南科技大學(xué)本科生畢業(yè)論文 第一章 緒 言1.1 研究背景及意義 靜電泄放有四種類型：人體放電模式、機(jī)器放電模式、器件充電模式、電場(chǎng)感應(yīng)模式，本論文探討的

10、是人體放電模型，以下所提到的靜電都是人體模型，其安全值取的是4000v。它廣泛存在于我們?nèi)粘５纳钪校谛酒闹圃?、運(yùn)輸和使用過(guò)程中芯片的內(nèi)外會(huì)積累一定的電荷，這些電荷會(huì)瞬間進(jìn)入芯片內(nèi)部，超過(guò)的電子元件是由esd引起的，很多ic設(shè)計(jì)公司已經(jīng)把靜電防護(hù)上升到戰(zhàn)略的高度。當(dāng)我們的人體或者其它的物體觸碰到光電集成器件ccd芯片tcd1208ap的管腳時(shí)就會(huì)產(chǎn)生esd現(xiàn)象，tcd1208ap的管腳連接著復(fù)位柵、轉(zhuǎn)移柵、時(shí)鐘脈沖等結(jié)構(gòu)，靜電防護(hù)顯得尤為重要。如圖11所示：溝阻溝阻p-si柵氧圖11 mos電容器 這些結(jié)構(gòu)中柵氧的厚度很薄且脆弱，所以極易受到靜電的沖擊，在靜電發(fā)生過(guò)程中瞬間的高壓會(huì)對(duì)光電

11、集成器件薄弱的柵氧產(chǎn)生不可恢復(fù)性的破壞作用，從而使芯片失效淪為廢品，給企業(yè)帶來(lái)巨大的損失。這個(gè)時(shí)候?yàn)槠湓O(shè)計(jì)可消耗esd事件產(chǎn)生的能量的保護(hù)機(jī)構(gòu)成為一個(gè)重要的課題，保護(hù)ccd芯片免受靜電的影響，提高ccd芯片的成品率。1.2 靜電防護(hù)的國(guó)內(nèi)外研究現(xiàn)狀 當(dāng)今集成電路發(fā)展突飛猛進(jìn)，隨著特征尺寸的減少，柵氧層厚度越來(lái)越薄，而外部環(huán)境的esd電壓并沒(méi)有發(fā)生變化，所以芯片的成品率受到了威脅，面對(duì)這個(gè)問(wèn)題國(guó)內(nèi)外很多科研機(jī)構(gòu)和高等院校對(duì)這個(gè)問(wèn)題進(jìn)行了研究，包括臺(tái)灣交通大學(xué)、中國(guó)清華大學(xué)、美國(guó)中佛羅里達(dá)大學(xué)、美國(guó)ibm公司、美國(guó)intel公司等。美國(guó)加州大學(xué)河畔分校主要研究的方向是硅基射頻片上esd防護(hù)技術(shù)，美

12、國(guó)中佛羅里達(dá)大學(xué)主要研究的是高壓工藝下的esd防護(hù)技術(shù)，中國(guó)清華大學(xué)研究的是基本esd防護(hù)器件的電路級(jí)建模，美國(guó)ibm公司主要研究的是納米工藝上的片上esd防護(hù)技術(shù)，ccd芯片是由集成電路工藝制造而來(lái)，所以面對(duì)同樣的一個(gè)問(wèn)題，針對(duì)esd對(duì)ccd芯片tcd1208ap的影響，本論文從理論上提出消除靜電的方案。1.3 本論文研究問(wèn)題 本論文主要研究的是人體模型的靜電防護(hù)，針對(duì)此種靜電對(duì)ccd芯片tcd1208ap的破壞作用，本論文研究的對(duì)象是片上防護(hù)技術(shù)，本論文設(shè)計(jì)出可消耗esd事件產(chǎn)生的能量保護(hù)的機(jī)構(gòu)，主要研究以下幾個(gè)問(wèn)題： 第三章：完成ccd芯片tcd1208ap的esd保護(hù)電路的設(shè)計(jì)及其版圖

13、設(shè)計(jì)，著重從理論上解決電源和地之間的esd偵測(cè)電路中的一個(gè)共同的缺點(diǎn)：任何快速瞬變（包括電源這樣的瞬變）都可以觸發(fā)導(dǎo)通進(jìn)而損壞含有連接電源管腳的ggnmos結(jié)構(gòu)的集成電路。 第四章：從版圖上提取寄生參數(shù)，建立數(shù)學(xué)模型分析esd保護(hù)電路產(chǎn)生的rc延時(shí)，看是否設(shè)計(jì)達(dá)到了ccd芯片的技術(shù)指標(biāo)。第二章 ccd芯片tcd1208ap的原理日本toshiba公司生產(chǎn)的線陣ccd產(chǎn)品tcd1208ap。它具有2160個(gè)像元，像元尺寸及間距為14m×14m，靈敏度高，暗電流低，工作電壓為單一的5v，為二相輸出的線陣ccd器件，是早期tcd142d的改進(jìn)型。主要用于通信傳真、圖像掃描、光學(xué)字符閱讀機(jī)等

14、場(chǎng)合。tcd1208ap采用二相驅(qū)動(dòng)脈沖(5v)工作，時(shí)序脈沖驅(qū)動(dòng)電路提供四路工作脈沖(5v)：光積分脈沖sh，電荷轉(zhuǎn)移脈沖f11、f12，輸出復(fù)位脈沖rs ，下面介紹一下它的原理。 2.1 tcd1208ap各個(gè)管腳的功能介紹圖 2-1 tcd1208ap的管腳其管腳功能如表2-1所示：pin腳功能工作電壓 （6）時(shí)鐘脈沖15v （19）時(shí)鐘脈沖25v sh （21）轉(zhuǎn)移柵5vrs （4）復(fù)位柵5vos （1）信號(hào)輸出3v-4.5vdos （2）補(bǔ)償輸出3v-4.5vod （3）電源5vss （22）地0vnc未連接0v表2-1：tcd1208ap的管腳介紹2.1.1 和的功能介紹和是時(shí)鐘脈

15、沖和它們的時(shí)序關(guān)系如圖2-2所示圖 2-2: 和的時(shí)鐘脈沖關(guān)系和管腳連接的是轉(zhuǎn)移脈沖，在它們的配合之下就可以完成對(duì)信號(hào)電荷的轉(zhuǎn)移，當(dāng)為高電位時(shí)為低電位，此時(shí)信號(hào)電荷存儲(chǔ)在下的勢(shì)阱中。當(dāng)由高電位變?yōu)榈碗娢?，由低電位變?yōu)楦唠娢粫r(shí)，由于的勢(shì)阱比下的勢(shì)阱高，所以下的電荷就會(huì)向下的勢(shì)阱轉(zhuǎn)移，最終電荷儲(chǔ)存在了勢(shì)阱下，這就完成了對(duì)電荷的轉(zhuǎn)移，經(jīng)過(guò)一個(gè)時(shí)鐘周期信號(hào)電荷就向右移動(dòng)一個(gè)位置。2.1.2 sh管腳的功能介紹sh的管腳是連接的轉(zhuǎn)移柵，轉(zhuǎn)移柵的作用是將光敏元中的信號(hào)電荷轉(zhuǎn)移到模擬移位寄存器中，當(dāng)sh為低電位時(shí)光敏元和移位寄存器之間由溝阻隔開(kāi)，當(dāng)sh為高電位是溝阻才能導(dǎo)通，電荷才能轉(zhuǎn)移到移位寄存器中，其過(guò)

16、程如2-3所示模擬移位寄存器電荷輸出電荷注入轉(zhuǎn)移柵轉(zhuǎn)移脈沖光敏元圖 2-3 線陣ccd器件的構(gòu)成2.1.3 rs管腳的功能介紹rs管腳連接的復(fù)位柵，該ccd芯片采用“浮置擴(kuò)散輸出結(jié)構(gòu)”，其原理結(jié)構(gòu)如圖2-4所示：電容圖2-4 信號(hào)電荷的檢測(cè)gndp-sifdrdr輸出vdd復(fù)位柵就是圖2-4中的，其所起的作用如下：當(dāng)為一定值的正電壓，在下面形成了耗盡層，使得于fd之間建立導(dǎo)電溝道，當(dāng)為高電位期間，點(diǎn)荷包存儲(chǔ)的電極下面，隨后復(fù)位柵rs加正的復(fù)位脈沖，使得fd區(qū)于rd區(qū)溝通，因?yàn)檎龓资闹绷髌珗?zhí)電壓，則fd區(qū)的電荷被rd區(qū)抽走，復(fù)位脈沖過(guò)后，兩區(qū)成夾斷狀態(tài)。之后轉(zhuǎn)變?yōu)榈碗娢黄湎旅娴碾姾砂ㄟ^(guò)og

17、下的溝道轉(zhuǎn)移到fd區(qū)，此時(shí)fd區(qū)的電位變化量為： ）2.1.4 os和dos管腳的功能介紹圖2-5： os和dos的補(bǔ)償放大電路0s為ccd芯片信號(hào)的輸出，dos為補(bǔ)償輸出，為什么要補(bǔ)償輸出勒？os和dos的外圍電路如圖2-5所示，os與dos的外圍電路是由差分運(yùn)算放大器組成，os和dos從外圍電路的柵極輸入，根據(jù)差分運(yùn)放的性質(zhì)：對(duì)于完全對(duì)稱的差分放大電路來(lái)說(shuō)，r1=r2，r3=r4，顯然兩管得漏極電位變化相同，因而輸出電壓為零，所以對(duì)共模信號(hào)沒(méi)有放大能力。利用此性質(zhì)可以消除共模噪聲（溫度噪聲）對(duì)信號(hào)的影響，另外os和dos的信號(hào)輸出中疊加有復(fù)位期間的高電平脈沖和浮置電平，dos的補(bǔ)償輸出通過(guò)

18、差分運(yùn)放可以讓我們抑制浮置電平和復(fù)位高脈沖對(duì)信號(hào)的影響。2.1.5 od和ss以及nc管腳的功能介紹od為芯片的電源，ss為芯片的地，所有的nc都連接到ss電位上。在對(duì)這些管腳有了一定的了解之后，才能更好的為芯片提供靜電保護(hù)設(shè)計(jì)。提出了我們對(duì)ccd芯片tcd1208ap的esd保護(hù)電路的設(shè)計(jì)考量2.2 tcd1208ap的技術(shù)指標(biāo)首先我們來(lái)看一下電壓指標(biāo)要求，如下表所示符號(hào)最小值典型值最大值單位 4.555.5v4.555.5v4.555.5v4.555.5v表2-2：ccd的電壓技術(shù)指標(biāo)接下來(lái)我們看一下對(duì)各種時(shí)序脈沖如2-6圖所示圖 2-6 ccd芯片的各種時(shí)序脈沖對(duì)各種脈沖時(shí)間參數(shù)要求如下

19、表所示符號(hào)最小值典型值最大值單位t1 t5 0100-nst2 t4050-nst35001000-nst6 t7 060100nst8 t10020-nst9 40250-nst11230-nst12 t13-150-ns表2-3 ccd芯片各種脈沖的時(shí)間指標(biāo) 在對(duì)芯片進(jìn)行靜電防護(hù)設(shè)計(jì)時(shí)，由于寄生rc的存在組成了rc濾波電路，會(huì)產(chǎn)生一個(gè)rc延時(shí)，在進(jìn)行靜電防護(hù)設(shè)計(jì)時(shí)這個(gè)rc延時(shí)不能超過(guò)t2、t4、t6 t7、t8、t10的最大值，否則會(huì)對(duì)ccd芯片性能產(chǎn)生較大的影響，所以這是我們?cè)谶M(jìn)行靜電防護(hù)設(shè)計(jì)時(shí)特別需要關(guān)注的。2.3 tcd1208ap 芯片面積參數(shù)圖2-7芯片的面積參數(shù) 由圖可知該tc

20、d1208ap的長(zhǎng)度是30.3mm，寬度為9.65mm，芯片管腳與管腳之間的距離為2.54mm。了解了面積參數(shù)之后，為接下來(lái)我們進(jìn)行版圖設(shè)計(jì)提供了參考。2.4 本章小結(jié) 本章介紹了ccd芯片tcd1208ap的原理，包括電荷的存儲(chǔ)、轉(zhuǎn)移、檢測(cè)。也得到了芯片的面積資料和技術(shù)指標(biāo)：電壓要求和時(shí)序脈沖的時(shí)間要求。從而提出了我們?cè)赾cd芯片靜電防護(hù)設(shè)計(jì)上i/o延時(shí)和面積的要求。第三章 ccd芯片tcd1208ap的靜電防護(hù)設(shè)計(jì)3.1 靜電防護(hù)的方法集成電路中esd問(wèn)題的解決主要有三種方法：1、避免esd的發(fā)生2、片外專用器件3、片上esd防護(hù)單元設(shè)計(jì)。在我們自然界中基本上不能避免靜電的發(fā)生，而第二種方

21、法要占用系統(tǒng)級(jí)資源，所以我們采用第三種方法。即設(shè)計(jì)片上esd防護(hù)單元。3.1.1 靜電的產(chǎn)生靜電廣泛的存在于我們的生活之中，人們?cè)谝苿?dòng)、搬運(yùn)等過(guò)程中會(huì)產(chǎn)生摩擦，在摩擦的過(guò)程中會(huì)改變正、負(fù)電子量，這些正、負(fù)電子量在累計(jì)到適當(dāng)量時(shí)，當(dāng)兩對(duì)象接近其電位或能量不同即會(huì)有釋放的動(dòng)作，這就是靜電釋放。靜電可以說(shuō)是無(wú)處不在，任何兩個(gè)物體摩擦都可能產(chǎn)生靜電，而帶有靜電的物體接觸到金屬管腳會(huì)產(chǎn)生瞬間的高壓放電，會(huì)經(jīng)金屬管腳影響內(nèi)部電路，靜電放電所引起的損害，是造成電子系統(tǒng)失效的最大的潛在原因。本論文探討的是人體模型的靜電，以下所提到的靜電都是人體模型，其安全值取的是4000v。3.1.2 靜電保護(hù)的原理首先介紹

22、一下芯片tcd1208ap（如圖2-1所示）的若干種esd放電路徑：1、ss接地，正或負(fù)的esd電壓出現(xiàn)在該i/o腳對(duì)ss腳放電，此時(shí)od與其它腳皆懸空。2、od接地，正或負(fù)的esd電壓出現(xiàn)在該i/o腳對(duì)od腳放電，此時(shí)ss與其它腳皆懸空。3、i/o腳接地，正或負(fù)的esd電壓出現(xiàn)在某一i/o腳，此時(shí)所有的od腳和ss腳皆懸空。針對(duì)esd的放電特點(diǎn)提出了esd保護(hù)電路，其必須全方位的考慮如上所述的esd放電的各種組合，一個(gè)全芯片的esd防護(hù)電路如3-1所示：圖3-1：全芯片的esd保護(hù)電路圖它由input 的esd保護(hù)電路和output 的esd保護(hù)電路和vdd以及gnd的esd保護(hù)電路組成。當(dāng)

23、從inputpad來(lái)一個(gè)正的esd電壓時(shí)，esd電路會(huì)導(dǎo)通從而提供了esd放電路徑，以免esd電流流入ic內(nèi)部電路造成損傷，但當(dāng)芯片正常工作時(shí)這些esd保護(hù)電路又處于不工作狀態(tài)，不影響芯片的正常工作。esd電路的原理如3-2圖所示圖3-2 esd保護(hù)電路的原理 esd保護(hù)電路運(yùn)用了二極管的反向擊穿特性如3-3圖所示，圖 3-3 ：一個(gè)普通二極管的伏安特性曲線 當(dāng)pad來(lái)一個(gè)信號(hào)電壓時(shí)，由于信號(hào)電壓不可能比vdd大比gnd小，所以二極管都不會(huì)導(dǎo)通，當(dāng)pad來(lái)一個(gè)esd電壓時(shí)，由于電壓比較大，二極管被反向擊穿（擊穿電壓一般為負(fù)幾伏到幾十伏之間）而導(dǎo)通，避免電流在芯片內(nèi)部流過(guò)，因?yàn)槎O管的正向?qū)?/p>

24、壓為0.7伏左右，所以其電位會(huì)被鉗位在gnd-0.7到vdd+0.7伏之間，從而保護(hù)了芯片內(nèi)部電路。3.1.3 片上esd單元設(shè)計(jì)的幾種方法 下面介紹esd設(shè)計(jì)主要幾種方法： 1、齊納箝位：理想的齊納管施加的正箝位電壓應(yīng)等于其反向擊穿電壓，大大多數(shù)齊納二極管包含足夠的內(nèi)部串聯(lián)電阻，從而使得箝位電壓遠(yuǎn)大于理想值，這些電阻能將esd能量分散到大量的硅中，實(shí)際增加了齊納管的穩(wěn)定性。 2、兩級(jí)齊納箝位：?jiǎn)渭?jí)齊納箝位可以使esd的瞬間值從幾百伏甚至上千伏降低到幾十伏，在第一級(jí)保護(hù)后面串聯(lián)第二級(jí)保護(hù)可以提供足夠的箝位保護(hù)柵氧薄氧層，第一級(jí)和第二級(jí)之間的電阻限制了流過(guò)d2的電流，使第二級(jí)齊納管將柵氧電壓限制

25、在安全水平，但該電阻的加入會(huì)限制柵電壓的轉(zhuǎn)換速率，可能影響某些高速應(yīng)用。 3、 箝位：這種結(jié)構(gòu)使用npn晶體管集電結(jié)擊穿箝位正esd瞬變的esd電路，重?fù)诫s發(fā)射結(jié)的雪崩擊穿電壓比輕摻雜集電極低很多，因?yàn)閾舸╇妷旱退怨ぷ髟诜聪蚍糯竽Ｊ降木w管是極佳的低壓esd器件。這種結(jié)構(gòu)除了具有相對(duì)較高的擊穿電壓，還能夠輕松承受2kv的esd電壓，但是此種結(jié)構(gòu)具有回跳特性不能安全地保護(hù)工作在等于或大于其維持電壓條件下的低阻管腳。 4、柵接地nmos箝位：使用gcnmos結(jié)構(gòu)，esd事件過(guò)程中快速上升的電壓將能量耦合到電容上，從而開(kāi)啟nmos晶體管，這個(gè)過(guò)程減小了觸發(fā)晶體管導(dǎo)通所需的峰值電壓并且確保了器件所有

26、部分相對(duì)均勻的導(dǎo)通。但任何的快速瞬變觸發(fā)導(dǎo)通，只要電源和電路連接，電源線就會(huì)發(fā)生這樣的瞬變，可以輕易的損壞含有連接電源管腳gcnmos結(jié)構(gòu)的集成電路。 5、橫向scr箝位：這種結(jié)構(gòu)極其穩(wěn)定，esd包含的能量不足以破壞典型scr結(jié)構(gòu)。但這種結(jié)構(gòu)的觸發(fā)電壓通常太大而不能有效保護(hù)低電壓cmos電路，速率觸發(fā)scr箝位可以提供絕佳的保護(hù)，但是與所有的速率觸發(fā)機(jī)構(gòu)相同，它們不能用于正常工作過(guò)程中經(jīng)歷瞬變的管腳。3.2 片上esd保護(hù)電路的設(shè)計(jì) esd靜電防護(hù)設(shè)計(jì)我們選擇smic的0.35um工藝。我們把tcd1208ap管腳分為三類： 1、連接到柵端的、sh、rs管腳。 2、信號(hào)輸出的os和dos連接到

27、槽區(qū)的管腳。3、電源od和地ss以及連接到ss的nc管腳。同類的管腳我們采用相同的esd保護(hù)電路。3.2.1 ccd芯片esd電路的設(shè)計(jì)考量 我們根據(jù)第二章ccd芯片tcd1208ap的技術(shù)資料提出了三點(diǎn)靜電防護(hù)時(shí)的設(shè)計(jì)考量。 1、為芯片提供高效的放電路徑傳遞任何靜電放電esd保護(hù)的壓力 2、在正常工作時(shí)（即傳遞信號(hào)時(shí)）保持非活動(dòng)狀態(tài)，即esd電路結(jié)構(gòu)不影響正常的芯片功能 3、esd設(shè)計(jì)要產(chǎn)生可接受的i/o延時(shí)3.2.2 、sh、rs管腳保護(hù)電路的設(shè)計(jì) 首先來(lái)看第一類、sh、rs管腳（管腳是連接在柵端）的esd保護(hù)電路如圖3-4，即使很大的保護(hù)二極管內(nèi)部串聯(lián)電阻也會(huì)超高10歐姆。一個(gè)2kv的h

28、bm（人體模型的靜電）其所示沖擊產(chǎn)生的峰值大約為1.3a，進(jìn)而在二極管的串聯(lián)電阻上產(chǎn)生幾十伏的壓降，這些esd誘發(fā)瞬變可以毀壞一個(gè)薄柵氧化層。雖然二極管自身不能保護(hù)柵極介質(zhì)，但它可以使esd的瞬間峰值電壓從幾百伏甚至上千伏降低到幾十伏，在第一級(jí)保護(hù)機(jī)構(gòu)后面串聯(lián)第二級(jí)保護(hù)機(jī)構(gòu)可以提供足夠的箝位保護(hù)柵氧層。 如圖3-4中的電路原理顯示了兩級(jí)esd箝位的設(shè)計(jì)，第一級(jí)保護(hù)機(jī)構(gòu)將焊盤電壓箝位在可能是100v的最大電壓，第二級(jí)保護(hù)機(jī)構(gòu)通過(guò)串聯(lián)限流的電阻r連接到焊盤上，r的存在限制了流過(guò)第二級(jí)保護(hù)機(jī)構(gòu)的電流，使第二級(jí)保護(hù)機(jī)構(gòu)將柵氧電壓限制在安全水平。所以我們、sh、rs管腳選擇如圖3-4的esd保護(hù)電路結(jié)構(gòu)

29、，源端和柵連接，襯底和漏端就構(gòu)成了一個(gè)二極管，esd電流通過(guò)漏端流向襯底。圖3-4： 、sh、rs管腳的esd保護(hù)電路圖 esd保護(hù)電路參數(shù)的確定：r 我們選取200歐姆左右，采用的是n型電阻，管子的尺寸：根據(jù)工藝庫(kù)的design ruler可知：上面的兩個(gè)p管t1和t2都是由20個(gè)管子并聯(lián)而成，它們每個(gè)管子的尺寸如下：w=40um, l=0.55um，下面兩個(gè)n管t3和t4是由20個(gè)管子并聯(lián)而成，它們每個(gè)管子的尺寸如下：w=40um, l=0.55um。這些尺寸是foundry廠提供可以承受4000v esd電壓的最小尺寸。3.2.3 ss與od以及nc管腳esd保護(hù)電路的設(shè)計(jì)接下來(lái)是ss和

30、od以及nc管腳的esd保護(hù)電路，這三個(gè)管腳的靜電保護(hù)比較重要，如圖3-5所示圖3-5：腳對(duì)腳的esd電壓放電路徑圖 一正 esd電壓加到ccd的某一輸入腳，而 ccd 的另一輸出腳相對(duì)接地，這 esd 電壓在輸入腳上可能造成該輸入腳上的 esd 防護(hù)用二極管 dn1 擊穿來(lái)旁通 esd 電流到懸空中的 ss 電源線上，該 esd 電流再經(jīng)由輸出腳nmos 的寄生二極管 dn2 而流出 ic 到地去。但是，在dn1 擊穿前，該 esd 電流會(huì)先經(jīng)由該輸入腳的另一esd 防護(hù)用二極管 dp1 而對(duì)懸空中的 od 電源線充電，而懸空中的ss 也會(huì)因輸出腳接地而被 dn2 偏壓在接近地的電壓準(zhǔn)位。因

31、此，發(fā)生在一輸入腳對(duì)另一輸出腳的 esd電壓會(huì)轉(zhuǎn)變成跨在 od 與 ss 電源線間的esd 過(guò)壓壓迫(overstress)。如果這個(gè)電壓不能有效且快速的進(jìn)行泄放，這 esd 電流會(huì)隨著od 與 ss 電源線而進(jìn)入 ccd的內(nèi)部電路中，而造成 ccd內(nèi)部損傷，但輸入腳與輸出腳的 esd 防護(hù)電路仍完好無(wú)缺。 esd 造成 ccd 的內(nèi)部損傷可能會(huì)使od 對(duì) ss 的漏電增加，這內(nèi)部損傷要藉由反復(fù)的 functiontest 才有可能找到被 esd 破壞的地方，而且esd 造成內(nèi)部破壞的地方是一非常隨機(jī)的現(xiàn)象，很難去防范。為了有效的防上述的情況，我們必須在od和ss之間做一個(gè)有效的esd電路。其

32、電路圖如3-6所示圖 3-6 ：od和ss之間加入偵測(cè)電路如虛線框所示一靜電放電偵測(cè)電路被加入，一基于rc常數(shù)的的控制電路被設(shè)計(jì)用來(lái)控制該 nmos器件的柵極。當(dāng)有 esd 過(guò)壓壓迫出現(xiàn)跨在od 與ss 電源線上時(shí)，該靜電放電偵測(cè)電路會(huì)送出一正電壓把nmos 器件導(dǎo)通來(lái)旁通掉 esd 放電電流。由于該 nmos 元件是藉由其柵極控制而導(dǎo)通，因而具有極低的導(dǎo)通電壓。當(dāng)內(nèi)部電路器件尚未因 esd電壓而擊穿之前，該 nmos 器件就早已導(dǎo)通來(lái)旁通 esd 放電電流了。這導(dǎo)通的 nmos 器件在 od 與 ss 之間成一暫時(shí)性的低阻抗?fàn)顟B(tài)，因 此跨在 od 與 ss 之間的 esd 電壓能夠很有效地被

33、箝制住，不會(huì)再造成內(nèi)部電路的損傷，但如圖3-6所示的偵測(cè)電路有一個(gè)共同的缺點(diǎn)：因?yàn)樗鼈兛梢员浑娐分腥魏慰焖偎沧冇|發(fā)導(dǎo)通，只要將電源與電路連接，電源線就會(huì)發(fā)生這樣的瞬變，這種情況稱為熱插撥事件，可以輕易的損壞含有連接電源管腳的ggnmos結(jié)構(gòu)的集成電路，因?yàn)闊岵鍝苁录械霓D(zhuǎn)換速率同esd瞬變產(chǎn)生的轉(zhuǎn)換速率相似，針對(duì)上述的傳統(tǒng)的esd偵測(cè)電路結(jié)構(gòu)的缺點(diǎn)進(jìn)行改進(jìn)以區(qū)分熱插撥事件和esd瞬變。我們對(duì)虛線框內(nèi)的esd偵測(cè)電路進(jìn)行改進(jìn)如圖3-7所示。圖3-7 改進(jìn)后的esd偵測(cè)電路該電路的優(yōu)點(diǎn)： 1、esd事件過(guò)程中快速上升的電壓將能量耦合到電容上，從而開(kāi)啟nmos晶體管，這個(gè)過(guò)程減小了觸發(fā)晶體管導(dǎo)通所需

34、要的峰值電壓并且確保了器件所有部分相對(duì)均勻的導(dǎo)通 2、當(dāng)power on 的時(shí)候不會(huì)觸發(fā)nmos管的導(dǎo)通，esd電壓時(shí)卻能觸發(fā)nmos管的導(dǎo)通，能對(duì)esd電壓進(jìn)行有效的泄放。 因?yàn)槿梭w模型的esd的放電過(guò)程會(huì)短到幾百豪微妙（ns），它會(huì)產(chǎn)生數(shù)安培的瞬間放電電流。一般mos管的閾值電壓為0.7v，mos管的柵氧擊穿電壓為20-40v。根據(jù)我們對(duì)esd電壓要快速且有效的進(jìn)行泄放，我們提出的設(shè)計(jì)要求如下： 1、當(dāng)power on 的時(shí)候，不會(huì)使mos管導(dǎo)通（導(dǎo)通電壓為0.7v）。 2、當(dāng)esd電壓來(lái)時(shí)使mos管開(kāi)啟但不能把mos管的柵氧擊穿（smic 0.35um工藝晶體管的擊穿電壓為20v-40v

35、左右）。 3、無(wú)論是從od端還是從ss端來(lái)一個(gè)正的或負(fù)的靜電都能進(jìn)行有效的泄放。 4、mos管的過(guò)電流能力要大于3安培左右。 5、mos管得開(kāi)啟時(shí)間要短到納秒級(jí)別，保證esd電流快速?gòu)氐仔狗拧?6、電容要不能被esd電壓擊穿。我們首現(xiàn)要建立數(shù)學(xué)模型，圖3-7的電阻電容部分等效電路為如圖3-8所示圖 3-8： 等效電路圖r1r2這點(diǎn)的電位為u+e電容ssss接下來(lái)我們要進(jìn)行復(fù)頻率分析，電容的時(shí)域?yàn)槿鐖D3-9所示圖3-9：電容的時(shí)域圖3-10 ：電容的復(fù)頻率（電壓源型）電容原件的電壓于電流的時(shí)域關(guān)系為式3-1： （3-1）將上式兩邊取拉式變換得3-2式： （3-2）因?yàn)槌跏茧妷簽榱闼?所以其復(fù)頻

36、率模型為圖3-10所示電阻的時(shí)域?yàn)槿鐖D3-11，其復(fù)頻率模型如圖3-12所示。圖 3-11 ：電阻的時(shí)域rr圖 3-12： 電阻的復(fù)頻域最后我們得到3-8所示電路的復(fù)頻域模型為圖3-13所示:r=r1+r2=+圖3-13： esd偵測(cè)電路的復(fù)頻率模型我們先考慮熱插撥事件偵測(cè)電路的影響，=所以=由圖3-13可知可得式3-3和3-4：-= （3-3） =r （3-4）所以上兩式解得式3-5：= （3-5）反解得： （3-6）在進(jìn)行拉不拉斯反變換：=，mos管柵端的電壓為式3-7： （3-7）同理當(dāng)考慮esd瞬變時(shí)=，所以= ，mos管柵端的電壓為式3-8： （3-8）(3-9)(3-10)根據(jù)我們

37、的設(shè)計(jì)要求所以滿足下面兩個(gè)公式： =時(shí)一個(gè)減函數(shù)，隨著時(shí)間的推移其值會(huì)成指數(shù)減小，所以我們考慮當(dāng)達(dá)到最大值時(shí)都不能把mos管擊穿，那么mos管的柵端就是安全的。 1、對(duì)于熱插播事件=，即u最大電壓為5v，我們?cè)O(shè)計(jì)r2為200歐姆，在柵端加一個(gè)r3=200歐姆的電阻（當(dāng)從ss來(lái)一個(gè)esd電壓時(shí)mos管柵端也能夠承受靜電的沖擊），r1設(shè)計(jì)為39800歐姆，如圖3-7此時(shí)mos管柵端的電壓為，低于mos管得開(kāi)啟電壓0.7v，所以不會(huì)使電源和地短路。當(dāng)電源穩(wěn)定時(shí)一直是5v由于電容的存在不會(huì)有電流通過(guò)，mos管柵端的電壓變?yōu)榱?。到達(dá)了第個(gè)一設(shè)計(jì)要求。2、 如圖3-13由=，的最大電壓為4000v，最大電

38、流為，我們?nèi)2為200歐姆，此時(shí)mos管柵端的最大電壓為,所以不會(huì)把管子?xùn)叛鯎舸?。而且mos管子會(huì)開(kāi)啟，會(huì)瞬間把od和ss導(dǎo)通從而把兩者之間的電位基本拉平。保護(hù)了ccd芯片內(nèi)部的電路。達(dá)到了第二個(gè)設(shè)計(jì)要求。 3、當(dāng)從vdd端來(lái)一個(gè)4000v的靜電時(shí)或者ss端來(lái)一個(gè)負(fù)的4000v靜電電壓時(shí)，如第二點(diǎn)所述，mos管會(huì)開(kāi)啟能把od和ss之間的靜電電壓拉平。當(dāng)從od端來(lái)一個(gè)4000v的負(fù)的靜電時(shí)或者ss端來(lái)一個(gè)正的4000v的靜電電壓時(shí)，n型mos管得p型襯底和mos管n型漏端構(gòu)成了一個(gè)正向?qū)ǖ亩O管，二極管的正向?qū)妷阂话銥?.7v左右，所以在od和ss之間產(chǎn)生0.7v的電壓，但是不會(huì)破壞cc

39、d芯片里面的器件，所以該結(jié)構(gòu)能夠抵御各種類型的靜電。 4、mos管的過(guò)電流能力要大于3安培，我們查工藝庫(kù)的資料可知，如果按照最小尺寸0.5um來(lái)做的話，過(guò)電流能力為，所以我們就可以推出管子的寬度為：um。所以管子的尺寸為w=um，l=0.5um,可以把管子分割成20個(gè)w=240um,l=0.5um的nmos管并聯(lián)。 5、mos管得開(kāi)啟時(shí)間主要受到mos電容的影響，mos管電容模型為如圖3-14所示nn圖3-14 ：mos管的電容模型柵和溝道之間的氧化層電容,襯底和溝道之間的耗盡層電容兩個(gè)電容都是串聯(lián)，所以總的電容為,一般是一個(gè)很小的值，所以我們可以把總的電容，我們查閱smic的0.35工藝文件

40、即可知道，從而計(jì)算出，最后我們要計(jì)算如圖3-7中當(dāng)來(lái)一個(gè)4000v的esd電壓時(shí)，mos管柵端到達(dá)0.7v時(shí)所需要的時(shí)間，其電路等效模型為如圖3-15所示：圖3-15：所示 esd放電時(shí)的等效電路圖由圖3-15所示的電路可以得出三個(gè)公式： （3-11） （3-12） （3-13）由這三個(gè)公式可以解出得到式3-14： （3-14）經(jīng)過(guò)變換可得式3-15： （3-15） 對(duì)兩邊同時(shí)積分可得：,因?yàn)閠=0時(shí)候，u1=0所以m=反解得到t為式3-16：t= （3-16）u1=0.7v,帶入可得：t=0.009c=，遠(yuǎn)遠(yuǎn)小于幾百毫微秒，達(dá)到了第五個(gè)要求。 6、我們確定電容的值，由，可知在隨著時(shí)間的推移電

41、容兩端的電壓，經(jīng)過(guò)我們的計(jì)算esd的泄放電流的時(shí)間t是ns級(jí)別的數(shù)值，smic的0.35um集成電路工藝中大多數(shù)的不會(huì)超過(guò)幾百pf，考慮到面積問(wèn)題，所以電容我們?nèi)?0pf,那么，所以，所以電容兩邊的電壓趨近于零，電容在此種狀態(tài)下相當(dāng)于一根導(dǎo)線，不會(huì)有被esd電壓擊穿的危險(xiǎn)，達(dá)到了六個(gè)要求。3.2.4 dos與os以及nc管腳的esd偵測(cè)保護(hù)電路的設(shè)計(jì) 接下來(lái)是dos和os管腳的esd保護(hù)電路，因?yàn)樗鼈兌紱](méi)連接在柵端，所以我們可以采用一級(jí)保護(hù)結(jié)構(gòu)，如果小型槽區(qū)（或者特別易受硅化影響的槽）可能需要一個(gè)50-200歐姆的串聯(lián)限流電阻。如圖3-16所示：圖3-16： os和dos的esd保護(hù)電路圖 根

42、據(jù)design ruler可知，它們的尺寸如下：上面的一個(gè)p管是由20個(gè)管子尺寸如下：w=40um, l=0.55um并聯(lián)而成，下面的n管是由20個(gè)管子尺寸如下：w=40um, l=0.55um并聯(lián)而成，由第二章圖2-5可知od和dos連接到差分運(yùn)放的柵極不會(huì)產(chǎn)生電流，所以r的基本不會(huì)影響信號(hào)的輸出，r的值我們?nèi)?00歐姆。這些尺寸是foundry廠提供可以承受esd電壓的最小尺寸。3.3 esd保護(hù)電路的版圖設(shè)計(jì)3.3.1 片上esd電路的制造流程集成電路制造的流程如下： 根據(jù)用途要求確定系統(tǒng)總體方案電路設(shè)計(jì)工藝設(shè)計(jì)版圖設(shè)計(jì)（產(chǎn)生gdsii數(shù)據(jù)）生成pg帶制作掩模版工藝流片版圖設(shè)計(jì)是連接電路

43、設(shè)計(jì)和制造兩個(gè)環(huán)節(jié)的橋梁。3.3.2 esd基礎(chǔ)器件的版圖介紹 我們運(yùn)用candence軟件所畫(huà)的版圖，其實(shí)際意義代表的是掩膜版，然后運(yùn)用半導(dǎo)體工藝把我們的電路集成到硅上。 1、基礎(chǔ)器件pmos管的版圖介紹 pmos管的版圖及其剖面圖如圖3-17所示：圖3-17 esd器件中pmos管的版圖及對(duì)應(yīng)的剖面圖由圖可知pmos管的版圖由nw（注入層）、aa（有源區(qū)層）、sp（注入層）、gate(多晶硅層)、m1(第一層金屬)、ct(接觸空)、sab層（硅化阻擋層）組成。漏端的寬度比源端寬得多因?yàn)閑sd電流主要通過(guò)漏端和襯底之間構(gòu)成的反偏pn二極管泄放。 2、基礎(chǔ)器件nmos管的版圖介紹 nmos管的

44、版圖及其剖面圖如圖3-18所示：圖3-18 esd器件中pmos管及對(duì)應(yīng)的剖面圖nmos管由aa（有源區(qū)層）、sn（注入層）、gate(多晶硅層)、m1(第一層金屬)、ct(接觸空)、sab層（硅化阻擋層）組成。漏端的寬度比源端寬得多因?yàn)閑sd電流主要通過(guò)漏端和襯底之間構(gòu)成的反偏pn二極管泄放。在制造esd的mos管器件過(guò)程中有一個(gè)步驟叫做硅化，其步驟如圖3-19所示：圖3-19：硅化工藝的步驟 硅多晶硅氧化層第一步：接觸孔氧化物去除鉑第二步：淀結(jié)鉑硅化物第三步：燒結(jié)第四步：刻蝕鉑氧化層硅化物 如上所示的步驟可知硅元素可以和很多金屬發(fā)生反應(yīng)，包括鉑、鈦、鈷和鎳，形成成分確定的化合物，這些硅化物

45、能形成低阻歐姆接觸，硅化會(huì)把所有的多晶體變成低阻材料，這在esd電路中是不希望的，如3-4圖所示，mos管要抵抗高的esd電壓，在管子的漏端必須有一定的電阻才能抵擋，所以我們的mos管的漏端是不需要硅化的以增加電阻。所以在mos管的漏端增加了sab層，阻止該區(qū)域被硅化。這就是sab掩膜層的作用。3、基礎(chǔ)器件n型電阻的版圖介紹圖3-20 esd器件n型電阻版圖及其剖面圖 由圖可知，n型電阻由端頭的aa(有源區(qū))、sn（注入層）、resaa(電阻的標(biāo)示層)、ct(接觸空)、m1（第一層金屬）、v1(連接第一層金屬和第二層金屬之間的通孔)、m2（第二次金屬），由剖面圖可知它是運(yùn)用了n型硅作為電阻。n

46、型電阻運(yùn)用于esd器件，因?yàn)樗鼈兣c襯底構(gòu)成了寄生二極管也可以起到箝位的作用。4、基礎(chǔ)器件nw型電阻的介紹 n阱電阻的版圖如圖3-21所示：圖3-21 n阱電阻的版圖及其剖面圖 由圖可知，nw電阻由nw（注入層）、resnw(電阻的標(biāo)示層)、ct(接觸空)、m1（第一層金屬），端頭由nmoat 區(qū)域構(gòu)成以減小電阻的誤差。由剖面圖可知nw作為它的電阻，在smic 0.35工藝中nw的方塊電阻是很大的，所以在制作較大的電阻時(shí)我們采用nw電阻。在繪制n阱電阻版圖時(shí)候，要記住除非繪制圖形至少是阱深的兩倍寬，否則阱不能達(dá)到全部結(jié)深，由于被夾的阱區(qū)太薄，基區(qū)收縮n阱電阻尤其容易受這種效應(yīng)的影響，極端情況下，基區(qū)可能會(huì)成功地穿通整個(gè)狹窄的n阱電阻，使之開(kāi)路。 5、基礎(chǔ)器件pip電容的版圖的介紹圖3-22：pip電容及其剖面圖由圖可知pip電容由gate(第一層poly)、p2（第二層ploly），中間是由二氧化硅構(gòu)成