第2 ARM微處理器硬件結(jié)構(gòu)第5 6節(jié)PPT課件

1、ARM7TDMIARM7TDMI功能信號(hào)圖功能信號(hào)圖第1頁(yè)/共39頁(yè)二、二、ARM9ARM9微處理器系列微處理器系列 ARM9系列微處理器在高性能和低功耗特性方面提供最佳的性能。 5級(jí)整數(shù)流水線(xiàn)， 哈佛體系結(jié)構(gòu)。 支持32位ARM指令集和16位Thumb指令集。 全性能的MMU，支持Windows CE、Linux、Palm OS等多種主流嵌入式操作系統(tǒng)。 支持?jǐn)?shù)據(jù)Cache和指令Cache，具有更高的指令和數(shù)據(jù)處理能力。 主要應(yīng)用：無(wú)線(xiàn)設(shè)備、儀器儀表、安全系統(tǒng)、機(jī)頂盒、高端打印機(jī)、數(shù)碼照相機(jī)和數(shù)碼攝像機(jī)。 3種類(lèi)型：ARM920T、ARM922T和ARM940T。 第2頁(yè)/共39頁(yè)ARM9E

2、ARM9E微處理器系列微處理器系列 單一處理器內(nèi)核提供微控制器、DSP、Java應(yīng)用系統(tǒng)的解決方案。 支持DSP指令集。 5級(jí)整數(shù)流水線(xiàn)，指令執(zhí)行效率更高。 支持32位ARM指令集和16位Thumb指令集。 支持VFP9浮點(diǎn)處理協(xié)處理器。 全性能的MMU，支持Windows CE、Linux、Palm OS等多種主流嵌入式操作系統(tǒng)。 MPU支持實(shí)時(shí)操作系統(tǒng)。 支持?jǐn)?shù)據(jù)Cache和指令Cache， 主頻最高可達(dá)300MIPS。 主要應(yīng)用：下一代無(wú)線(xiàn)設(shè)備、數(shù)字消費(fèi)品、成像設(shè)備、工業(yè)控制、存儲(chǔ)設(shè)備和網(wǎng)絡(luò)設(shè)備等領(lǐng)域。 3種類(lèi)型：ARM926EJ-S、ARM946E-S和ARM966E-S。 第3頁(yè)/共

3、39頁(yè)ARM10EARM10E微處理器系列微處理器系列 與同等的ARM9比較，在同樣的時(shí)鐘頻率下，性能提高了近50%，功耗極低。 支持DSP指令集。 6級(jí)整數(shù)流水線(xiàn)，指令執(zhí)行效率更高。 支持32位ARM指令集和16位Thumb指令集。 支持VFP10浮點(diǎn)處理協(xié)處理器。 全性能的MMU，支持Windows CE、Linux、Palm OS等多種主流嵌入式操作系統(tǒng)。 支持?jǐn)?shù)據(jù)Cache和指令Cache。 主頻最高可達(dá)400MIPS。 內(nèi)嵌并行讀/寫(xiě)操作部件。 主要應(yīng)用：下一代無(wú)線(xiàn)設(shè)備、數(shù)字消費(fèi)品、成像設(shè)備、工業(yè)控制、通信和信息系統(tǒng)等領(lǐng)域。 3種類(lèi)型：ARM1020E、ARM1022E和ARM102

4、6EJ-S。 第4頁(yè)/共39頁(yè)SecurCoreSecurCore微處理器系列微處理器系列 專(zhuān)為安全需要而設(shè)計(jì)，提供了完善的32位RISC技術(shù)的安全解決方案。 靈活的保護(hù)單元，以確保操作系統(tǒng)和應(yīng)用數(shù)據(jù)的安全。 采用軟內(nèi)核技術(shù)，防止外部對(duì)其進(jìn)行掃描探測(cè)。 可集成用戶(hù)自己的安全特性和其他協(xié)處理器。 主要應(yīng)用：對(duì)安全性要求較高的應(yīng)用產(chǎn)品及應(yīng)用系統(tǒng)，如電子商務(wù)、電子政務(wù)、電子銀行業(yè)務(wù)、網(wǎng)絡(luò)和認(rèn)證系統(tǒng)等領(lǐng)域。 4種類(lèi)型：SecurCore SC100、SecurCore SC110、SecurCore SC200和SecurCore SC210。 第5頁(yè)/共39頁(yè)XscaleXscale處理器處理器 基

5、于A(yíng)RMv5TE體系結(jié)構(gòu)的解決方案，是一款全性能、高性?xún)r(jià)比、低功耗的處理器。 支持16位的Thumb指令和DSP指令集。 已使用在數(shù)字移動(dòng)電話(huà)、個(gè)人數(shù)字助理和網(wǎng)絡(luò)產(chǎn)品等場(chǎng)合。 Xscale處理器是Intel目前主要推廣的一款A(yù)RM微處理器。 第6頁(yè)/共39頁(yè)三、三、ARMARM系列流水線(xiàn)比較系列流水線(xiàn)比較 預(yù)取預(yù)取（Fetch）譯碼譯碼（Decode）執(zhí)行執(zhí)行（Execute）預(yù)取預(yù)?。‵etch）譯碼譯碼（Decode）執(zhí)行執(zhí)行（Execute）訪(fǎng)存訪(fǎng)存（Memory）寫(xiě)入寫(xiě)入（Write）預(yù)取預(yù)?。‵etch）譯碼譯碼（Decode）發(fā)送發(fā)送（Issue）預(yù)取預(yù)?。‵etch）預(yù)取預(yù)取（F

6、etch）執(zhí)行執(zhí)行（Execute）訪(fǎng)存訪(fǎng)存（Memory）寫(xiě)入寫(xiě)入（Write）譯碼譯碼（Decode）發(fā)送發(fā)送（Issue）執(zhí)行執(zhí)行（Execute）轉(zhuǎn)換轉(zhuǎn)換（Snny）訪(fǎng)存訪(fǎng)存（Memory）寫(xiě)入寫(xiě)入（Write）ARM7ARM9ARM10ARM11第7頁(yè)/共39頁(yè)四、四、ARMARM系列性能比較系列性能比較 項(xiàng)目項(xiàng)目ARM7ARM9ARM10ARM11流水線(xiàn)流水線(xiàn)3568典型頻率典型頻率（MHz）80150260335功耗功耗（mW/MHz）0.060.19（+cache）0.5（+cache）0.4（+cache）性能性能MIPS*/MHz0.971.11.31.2架構(gòu)架構(gòu)馮馮 諾伊

7、曼諾伊曼哈佛哈佛哈佛哈佛哈佛哈佛第8頁(yè)/共39頁(yè)2.3 ARM2.3 ARM處理器結(jié)構(gòu)處理器結(jié)構(gòu) ARM和Thumb狀態(tài) RISC技術(shù) 流水線(xiàn)技術(shù) 超標(biāo)量技術(shù)第9頁(yè)/共39頁(yè)一、一、ARMARM和和ThumbThumb狀態(tài)狀態(tài) V4版以后有：（1）32位ARM指令集（2）16位Thumb指令集，功能是ARM指令集的功能子集。 ARM7TDMI核以后，T變種的ARM微處理器有兩種工作狀態(tài)：（1）ARM狀態(tài)（2）Thumb狀態(tài)。 當(dāng)ARM微處理器執(zhí)行32位的ARM指令集時(shí)，工作在A(yíng)RM狀態(tài)； 當(dāng)ARM微處理器執(zhí)行16位的Thumb指令集時(shí)，工作在Thumb狀態(tài)。 第10頁(yè)/共39頁(yè)二、二、Thum

8、bThumb技術(shù)介紹技術(shù)介紹 ARM7體系結(jié)構(gòu)被廣泛應(yīng)用的時(shí)候，嵌入式控制器的市場(chǎng)仍然由8位、16位處理器占領(lǐng)。這些產(chǎn)品不能滿(mǎn)足高端應(yīng)用。這些應(yīng)用需要32位RISC處理器的性能和更優(yōu)于16位CISC處理器的代碼密度。 為了解決代碼密度的問(wèn)題，ARM增加了T變種。 Thumb從32位ARM指令集中抽出來(lái)的36條指令格式，可重新編成16位的操作碼。 在運(yùn)行時(shí)，16位的Thumb指令又由處理器解壓成32位指令。第11頁(yè)/共39頁(yè)二、二、ThumbThumb技術(shù)介紹技術(shù)介紹 Thumb核有2套獨(dú)立的指令集，它使設(shè)計(jì)者得到ARM32位指令性能的同時(shí)，又能享有Thumb指令集產(chǎn)生的代碼方面的優(yōu)勢(shì)，在性能和

9、代碼大小之間取得平衡。 和ARM指令集相比，Thumb指令集具有以下的局限： 完成相同的操作，Thumb指令通常需要更多的指令，因此在對(duì)系統(tǒng)運(yùn)行時(shí)間要求苛刻的場(chǎng)合，ARM指令集更為合適。 Thumb指令集沒(méi)有包含進(jìn)行異常處理時(shí)需要的一些指令，因此在異常中斷時(shí)，還是需要使用ARM指令，這種限制決定了Thumb指令需要與ARM指令配合使用。第12頁(yè)/共39頁(yè)三、三、ARMARM與與ThumbThumb狀態(tài)轉(zhuǎn)換狀態(tài)轉(zhuǎn)換 在程序的執(zhí)行過(guò)程中，微處理器可以隨時(shí)在兩種工作狀態(tài)之間切換，并且該轉(zhuǎn)變不影響處理器的工作模式和相應(yīng)寄存器中的內(nèi)容。 進(jìn)入Thumb狀態(tài)：當(dāng)操作數(shù)寄存器的狀態(tài)位（位0）為1時(shí)，執(zhí)行BX

10、指令。 進(jìn)入ARM狀態(tài)：當(dāng)操作數(shù)寄存器的狀態(tài)位（位0）為0時(shí)，執(zhí)行BX指令。第13頁(yè)/共39頁(yè)四、四、RISCRISC技術(shù)技術(shù) 嵌入式微處理器可以分為兩類(lèi)：CISC和RISC； CISC（Complex Instruction Set Computer）：復(fù)雜指令系統(tǒng)計(jì)算機(jī)；隨著計(jì)算機(jī)技術(shù)的發(fā)展而不斷引入新的復(fù)雜的指令集，計(jì)算機(jī)的體系結(jié)構(gòu)會(huì)越來(lái)越復(fù)雜。 大約有20的指令會(huì)被反復(fù)使用，占整個(gè)程序代碼的80，而余下的80的指令卻不經(jīng)常使用，在程序設(shè)計(jì)中只占20 。 RISC（Reduced Instruction Set Computer）：精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)； 采用固定長(zhǎng)度的指令格式 使用單周期

11、指令 大量使用寄存器 可用加載/存儲(chǔ)指令批量傳輸數(shù)據(jù) 在循環(huán)處理中使用地址的自動(dòng)增減 第14頁(yè)/共39頁(yè)RISCRISC技術(shù)與技術(shù)與CISCCISC技術(shù)比較技術(shù)比較CISCRISC價(jià)格價(jià)格硬件復(fù)雜，芯片成硬件復(fù)雜，芯片成本高本高硬件較簡(jiǎn)單，芯片硬件較簡(jiǎn)單，芯片成本低成本低性能性能減少代碼尺寸，增減少代碼尺寸，增加指令的執(zhí)行周期加指令的執(zhí)行周期數(shù)數(shù)使用流水線(xiàn)降低指使用流水線(xiàn)降低指令的執(zhí)行周期數(shù)，令的執(zhí)行周期數(shù)，增加代碼尺寸增加代碼尺寸指令集指令集大量的混雜型指令大量的混雜型指令集，有專(zhuān)用指令完集，有專(zhuān)用指令完成特殊功能成特殊功能 簡(jiǎn)單的單周期指令簡(jiǎn)單的單周期指令，不常用的功能由，不常用的功能由組

12、合指令完成組合指令完成應(yīng)用范圍應(yīng)用范圍 通用機(jī)通用機(jī)專(zhuān)用機(jī)專(zhuān)用機(jī)功耗與面功耗與面積積含有豐富的電路單含有豐富的電路單元，功能強(qiáng)、面積元，功能強(qiáng)、面積大、功耗大大、功耗大處理器結(jié)構(gòu)簡(jiǎn)單，處理器結(jié)構(gòu)簡(jiǎn)單，面積小，功耗小面積小，功耗小設(shè)計(jì)周期設(shè)計(jì)周期 長(zhǎng)長(zhǎng)短短第15頁(yè)/共39頁(yè)四、四、RISCRISC技術(shù)技術(shù) ARM處理器采用加載/存儲(chǔ)（Load/Store）體系結(jié)構(gòu)是典型的RISC處理器，即只有Load/Store的存/取指令可以訪(fǎng)問(wèn)存儲(chǔ)器，其余指令都不允許進(jìn)行存儲(chǔ)器操作。 RISC體系結(jié)構(gòu)基本特點(diǎn)：（1）大多數(shù)指令只需要執(zhí)行簡(jiǎn)單和基本的功能，其執(zhí)行過(guò)程在一個(gè)機(jī)器周期內(nèi)完成。（2）只保留加載/存儲(chǔ)

13、指令。操作數(shù)由加載/存儲(chǔ)指令從存儲(chǔ)器取出放寄存器內(nèi)操作。（3）芯片邏輯不采用或少采用微碼技術(shù)，而采用硬布線(xiàn)邏輯。（4）減少指令數(shù)和尋址方式。 （5）指令格式固定，指令譯碼簡(jiǎn)化。（6）優(yōu)化編譯。第16頁(yè)/共39頁(yè)四、四、RISCRISC技術(shù)技術(shù) ARM體系結(jié)構(gòu)還采用了一些特別的技術(shù)： 所有的指令都可根據(jù)前面的執(zhí)行結(jié)果決定是否被執(zhí)行，提高了指令的執(zhí)行效率。 可用Load/Store指令批量傳輸數(shù)據(jù)，以提高數(shù)據(jù)的傳輸效率。 可在一條數(shù)據(jù)處理指令中同時(shí)完成邏輯處理和移位處理。 RISC和CISC各有優(yōu)勢(shì)，界限并不那么明顯。 現(xiàn)代的CPU往往采用CISC的外圍，內(nèi)部加入了RISC的特性，如超常指令集CP

14、U就是融合了RISC和CISC的優(yōu)勢(shì)，成為未來(lái)的CPU發(fā)展方向之一。 第17頁(yè)/共39頁(yè)五、流水線(xiàn)技術(shù)五、流水線(xiàn)技術(shù) 是一種將每條指令分解為多步，并讓各步操作重疊，從而實(shí)現(xiàn)幾條指令并行處理的技術(shù)； 程序中的指令仍是一條條順序執(zhí)行，但可以預(yù)先取若干條指令，并在當(dāng)前指令尚未執(zhí)行完時(shí)，提前啟動(dòng)后續(xù)指令的另一些操作步驟，從而可加快程序的運(yùn)行速度；第18頁(yè)/共39頁(yè)五、流水線(xiàn)技術(shù)五、流水線(xiàn)技術(shù)幾個(gè)指令可以并行執(zhí)行提高了CPU的運(yùn)行效率第19頁(yè)/共39頁(yè)五、流水線(xiàn)技術(shù)五、流水線(xiàn)技術(shù) 開(kāi)發(fā)和設(shè)計(jì)嵌入式系統(tǒng)的過(guò)程中，CPU的性能是一個(gè)非常重要的考慮因素。 流水線(xiàn)技術(shù)是在本質(zhì)上影響程序執(zhí)行速度的因素。 由于計(jì)算

15、機(jī)中一條指令的各個(gè)執(zhí)行階段相對(duì)獨(dú)立，因此，現(xiàn)代CPU大多設(shè)計(jì)成流水線(xiàn)型的機(jī)器，在這種類(lèi)型機(jī)器中幾個(gè)指令可以并行執(zhí)行。采用流水線(xiàn)的重疊技術(shù)大大提高了CPU的運(yùn)行效率。 當(dāng)流水線(xiàn)內(nèi)部的信息通暢流動(dòng)時(shí)，CPU流水線(xiàn)能夠工作得最好。 但實(shí)際應(yīng)用中，指令各執(zhí)行階段的操作時(shí)間長(zhǎng)短不同，有一些指令序列可能會(huì)打斷流水線(xiàn)內(nèi)的信息流，所以有時(shí)流水線(xiàn)操作不十分通暢，會(huì)暫時(shí)降低CPU的執(zhí)行速度。 第20頁(yè)/共39頁(yè)ARMARM的的3 3級(jí)流水線(xiàn)級(jí)流水線(xiàn) ARM7架構(gòu)采用了一個(gè)3段的流水線(xiàn)：（1）取指：將指令從內(nèi)存中取出來(lái)。（2）譯碼：操作碼和操作數(shù)被譯碼以決定執(zhí)行什么功能。（3）執(zhí)行：執(zhí)行已譯碼的指令。 第21頁(yè)/共

16、39頁(yè)ARMARM的的3 3級(jí)流水線(xiàn)級(jí)流水線(xiàn) 第22頁(yè)/共39頁(yè)多周期多周期A(yíng)RMARM指令的指令的3 3級(jí)流水線(xiàn)操作級(jí)流水線(xiàn)操作 取指的存儲(chǔ)器訪(fǎng)問(wèn)和執(zhí)行的數(shù)據(jù)路徑占用都是不可同時(shí)共享的資源，對(duì)于多周期指令來(lái)說(shuō)，如果指令復(fù)雜以至于不能在單個(gè)時(shí)鐘周期內(nèi)完成執(zhí)行階段，就會(huì)產(chǎn)生流水線(xiàn)阻塞。 第23頁(yè)/共39頁(yè)ARMARM的流水線(xiàn)設(shè)計(jì)問(wèn)題的流水線(xiàn)設(shè)計(jì)問(wèn)題（1）縮短程序執(zhí)行時(shí)間: Tprog：執(zhí)行一個(gè)程序所需時(shí)間；Ninst：執(zhí)行該程序的指令條數(shù)； CPI：執(zhí)行每條指令的平均時(shí)鐘周期數(shù)；Fclk：處理器的時(shí)鐘頻率。 縮短程序執(zhí)行時(shí)間的措施：提高時(shí)鐘頻率fclk（導(dǎo)致流水線(xiàn)的級(jí)數(shù)增加 ）。減少每條指令的平

17、均時(shí)鐘周期數(shù)CPI（需要解決流水線(xiàn)的相關(guān)問(wèn)題 ）第24頁(yè)/共39頁(yè)ARMARM的流水線(xiàn)設(shè)計(jì)問(wèn)題的流水線(xiàn)設(shè)計(jì)問(wèn)題（2）解決流水線(xiàn)相關(guān): 結(jié)構(gòu)相關(guān)：某些指令在流水線(xiàn)中重疊執(zhí)行時(shí)，產(chǎn)生資源沖突 。 措施：1）采用分離式指令Cache和數(shù)據(jù)Cache。2）ALU中采用單獨(dú)加法器來(lái)完成地址計(jì)算。 數(shù)據(jù)相關(guān)：當(dāng)一條指令需要前面指令的執(zhí)行結(jié)果，而這些指令均在流水線(xiàn)中重疊執(zhí)行時(shí)，就可能引起流水線(xiàn)的數(shù)據(jù)相關(guān)。 數(shù)據(jù)相關(guān)有“寫(xiě)后讀”、“寫(xiě)后寫(xiě)”和“讀后寫(xiě)”等。 措施：1）旁路技術(shù)。2）流水線(xiàn)互鎖技術(shù)。 控制相關(guān)：當(dāng)流水線(xiàn)遇到分支指令和其他會(huì)改變PC值的指令時(shí)，就會(huì)發(fā)生控制相關(guān)。 措施：1）引入延時(shí)分支。2）盡早計(jì)

18、算出分支轉(zhuǎn)移成功時(shí)的PC值（即分支的目標(biāo)地址）。第25頁(yè)/共39頁(yè)六、六、ARMARM的的5 5級(jí)流水線(xiàn)級(jí)流水線(xiàn) ARM9和StrongARM架構(gòu)都采用了5級(jí)流水線(xiàn). 增加了I-Cache和D-Cache，把存儲(chǔ)器的取指與數(shù)據(jù)存取分開(kāi)； 增加了數(shù)據(jù)寫(xiě)回的專(zhuān)門(mén)通路和寄存器； 第26頁(yè)/共39頁(yè)ARMARM的的5 5級(jí)流水線(xiàn)級(jí)流水線(xiàn) 把指令的執(zhí)行過(guò)程分割為5部分:取指：將指令從指令存儲(chǔ)器中取出，放入指令流水線(xiàn)中。指令譯碼：對(duì)指令進(jìn)行譯碼，從寄存器堆中讀取寄存器操作數(shù)。執(zhí)行：把一個(gè)操作數(shù)移位，產(chǎn)生ALU結(jié)果。如果指令是Load或Store，在A(yíng)LU中計(jì)算存儲(chǔ)器的地址。數(shù)據(jù)緩存：如果需要，訪(fǎng)問(wèn)數(shù)據(jù)存儲(chǔ)

19、器；否則，ALU的結(jié)果只是簡(jiǎn)單地緩沖一個(gè)時(shí)鐘周期，以便使所有指令具有同樣地流水線(xiàn)流程。寫(xiě)回 ：將指令產(chǎn)生地結(jié)果寫(xiě)回到寄存器堆。第27頁(yè)/共39頁(yè)七、超標(biāo)量執(zhí)行七、超標(biāo)量執(zhí)行 通過(guò)重復(fù)設(shè)置多套指令執(zhí)行部件，同時(shí)處理并完成多條指令，實(shí)現(xiàn)并行操作，來(lái)達(dá)到提高處理速度的目的。 所有ARM內(nèi)核，包括流行的ARM7、ARM9和ARM11等，都是單周期指令機(jī)。 ARM公司下一代處理器將是每周期能處理多重指令的超標(biāo)量機(jī)。 超標(biāo)量處理機(jī)：一個(gè)時(shí)鐘周期內(nèi)同時(shí)執(zhí)行多條指令的處理機(jī)。 第28頁(yè)/共39頁(yè)超標(biāo)量處理器中的多指令單元超標(biāo)量處理器中的多指令單元 超標(biāo)量與流水線(xiàn)技術(shù)是兼容的，為了能夠在一個(gè)時(shí)鐘周期內(nèi)同時(shí)發(fā)射多

20、條指令，超標(biāo)量處理機(jī)必須有兩條或兩條以上能夠同時(shí)工作的指令流水線(xiàn)。但與此同時(shí)，也帶來(lái)了多流水線(xiàn)的調(diào)度問(wèn)題和操作部件的資源沖突問(wèn)題。 超標(biāo)量處理器在執(zhí)行的過(guò)程中必須動(dòng)態(tài)地檢查指令相關(guān)性。 如果代碼中有分支指令,必須將分支被執(zhí)行和分支不被執(zhí)行這兩種情況分開(kāi)考慮。 精確計(jì)算指令執(zhí)行時(shí)間幾乎是不可能的。第29頁(yè)/共39頁(yè)超標(biāo)量處理器中的多指令單元超標(biāo)量處理器中的多指令單元 第30頁(yè)/共39頁(yè)八、存儲(chǔ)系統(tǒng)機(jī)制八、存儲(chǔ)系統(tǒng)機(jī)制 存儲(chǔ)器就是用來(lái)存儲(chǔ)信息的部件，存儲(chǔ)器是嵌入式系統(tǒng)硬件中的重要組成部分。 設(shè)計(jì)嵌入式系統(tǒng)的存儲(chǔ)器時(shí)需要考慮：是否需要擴(kuò)展； 整個(gè)嵌入式系統(tǒng)的存儲(chǔ)器是由片內(nèi)和片外兩部分組成。 為了解決

21、速度和內(nèi)存容量的問(wèn)題，在系統(tǒng)中采用虛擬地址空間和高速緩存來(lái)提高內(nèi)存的平均性能。 存儲(chǔ)管理單元（MMU）進(jìn)行地址轉(zhuǎn)換，它在一個(gè)小的物理內(nèi)存中提供相對(duì)較大的虛擬存儲(chǔ)空間。 第31頁(yè)/共39頁(yè)存儲(chǔ)器部件的分類(lèi)存儲(chǔ)器部件的分類(lèi) 按在系統(tǒng)中的地位分類(lèi)： （1）主存儲(chǔ)器(Main Memory, 簡(jiǎn)稱(chēng)內(nèi)存或主存) （2）輔助存儲(chǔ)器(Auxiliary Memory,Secondary Memory,簡(jiǎn)稱(chēng)輔存或外存) 按存儲(chǔ)介質(zhì)分類(lèi)：（1）磁存儲(chǔ)器(Magnetic Memory)，（2）半導(dǎo)體集成電路存儲(chǔ)器(通常稱(chēng)為半導(dǎo)體存儲(chǔ)器)，（3）光存儲(chǔ)器(Optical Memory)，（4）激光光盤(pán)存儲(chǔ)器(Laser Optical Disk) 按信息存取方式分類(lèi)：（1）隨機(jī)存取存儲(chǔ)器RAM（2）只讀存儲(chǔ)器ROM 接口方式： （1）并行存儲(chǔ)器 （2）串行存儲(chǔ)器第32頁(yè)/共39頁(yè)存儲(chǔ)器的組織和結(jié)構(gòu)存儲(chǔ)器的組織和結(jié)構(gòu) 嵌入式存儲(chǔ)器一般采用存儲(chǔ)密度較大的存儲(chǔ)器芯片，典型的嵌入式存儲(chǔ)器系統(tǒng)由ROM、RAM、E