第2 ARM微處理器硬件結(jié)構(gòu)第5 6節(jié)PPT課件

1、ARM7TDMIARM7TDMI功能信號圖功能信號圖第1頁/共39頁二、二、ARM9ARM9微處理器系列微處理器系列 ARM9系列微處理器在高性能和低功耗特性方面提供最佳的性能。 5級整數(shù)流水線， 哈佛體系結(jié)構(gòu)。 支持32位ARM指令集和16位Thumb指令集。 全性能的MMU，支持Windows CE、Linux、Palm OS等多種主流嵌入式操作系統(tǒng)。 支持數(shù)據(jù)Cache和指令Cache，具有更高的指令和數(shù)據(jù)處理能力。 主要應用：無線設備、儀器儀表、安全系統(tǒng)、機頂盒、高端打印機、數(shù)碼照相機和數(shù)碼攝像機。 3種類型：ARM920T、ARM922T和ARM940T。 第2頁/共39頁ARM9E

2、ARM9E微處理器系列微處理器系列 單一處理器內(nèi)核提供微控制器、DSP、Java應用系統(tǒng)的解決方案。 支持DSP指令集。 5級整數(shù)流水線，指令執(zhí)行效率更高。 支持32位ARM指令集和16位Thumb指令集。 支持VFP9浮點處理協(xié)處理器。 全性能的MMU，支持Windows CE、Linux、Palm OS等多種主流嵌入式操作系統(tǒng)。 MPU支持實時操作系統(tǒng)。 支持數(shù)據(jù)Cache和指令Cache， 主頻最高可達300MIPS。 主要應用：下一代無線設備、數(shù)字消費品、成像設備、工業(yè)控制、存儲設備和網(wǎng)絡設備等領(lǐng)域。 3種類型：ARM926EJ-S、ARM946E-S和ARM966E-S。 第3頁/共

3、39頁ARM10EARM10E微處理器系列微處理器系列 與同等的ARM9比較，在同樣的時鐘頻率下，性能提高了近50%，功耗極低。 支持DSP指令集。 6級整數(shù)流水線，指令執(zhí)行效率更高。 支持32位ARM指令集和16位Thumb指令集。 支持VFP10浮點處理協(xié)處理器。 全性能的MMU，支持Windows CE、Linux、Palm OS等多種主流嵌入式操作系統(tǒng)。 支持數(shù)據(jù)Cache和指令Cache。 主頻最高可達400MIPS。 內(nèi)嵌并行讀/寫操作部件。 主要應用：下一代無線設備、數(shù)字消費品、成像設備、工業(yè)控制、通信和信息系統(tǒng)等領(lǐng)域。 3種類型：ARM1020E、ARM1022E和ARM102

4、6EJ-S。 第4頁/共39頁SecurCoreSecurCore微處理器系列微處理器系列 專為安全需要而設計，提供了完善的32位RISC技術(shù)的安全解決方案。 靈活的保護單元，以確保操作系統(tǒng)和應用數(shù)據(jù)的安全。 采用軟內(nèi)核技術(shù)，防止外部對其進行掃描探測。 可集成用戶自己的安全特性和其他協(xié)處理器。 主要應用：對安全性要求較高的應用產(chǎn)品及應用系統(tǒng)，如電子商務、電子政務、電子銀行業(yè)務、網(wǎng)絡和認證系統(tǒng)等領(lǐng)域。 4種類型：SecurCore SC100、SecurCore SC110、SecurCore SC200和SecurCore SC210。 第5頁/共39頁XscaleXscale處理器處理器 基

5、于ARMv5TE體系結(jié)構(gòu)的解決方案，是一款全性能、高性價比、低功耗的處理器。 支持16位的Thumb指令和DSP指令集。 已使用在數(shù)字移動電話、個人數(shù)字助理和網(wǎng)絡產(chǎn)品等場合。 Xscale處理器是Intel目前主要推廣的一款ARM微處理器。 第6頁/共39頁三、三、ARMARM系列流水線比較系列流水線比較 預取預?。‵etch）譯碼譯碼（Decode）執(zhí)行執(zhí)行（Execute）預取預取（Fetch）譯碼譯碼（Decode）執(zhí)行執(zhí)行（Execute）訪存訪存（Memory）寫入寫入（Write）預取預?。‵etch）譯碼譯碼（Decode）發(fā)送發(fā)送（Issue）預取預?。‵etch）預取預?。‵

6、etch）執(zhí)行執(zhí)行（Execute）訪存訪存（Memory）寫入寫入（Write）譯碼譯碼（Decode）發(fā)送發(fā)送（Issue）執(zhí)行執(zhí)行（Execute）轉(zhuǎn)換轉(zhuǎn)換（Snny）訪存訪存（Memory）寫入寫入（Write）ARM7ARM9ARM10ARM11第7頁/共39頁四、四、ARMARM系列性能比較系列性能比較 項目項目ARM7ARM9ARM10ARM11流水線流水線3568典型頻率典型頻率（MHz）80150260335功耗功耗（mW/MHz）0.060.19（+cache）0.5（+cache）0.4（+cache）性能性能MIPS*/MHz0.971.11.31.2架構(gòu)架構(gòu)馮馮 諾伊

7、曼諾伊曼哈佛哈佛哈佛哈佛哈佛哈佛第8頁/共39頁2.3 ARM2.3 ARM處理器結(jié)構(gòu)處理器結(jié)構(gòu) ARM和Thumb狀態(tài) RISC技術(shù) 流水線技術(shù) 超標量技術(shù)第9頁/共39頁一、一、ARMARM和和ThumbThumb狀態(tài)狀態(tài) V4版以后有：（1）32位ARM指令集（2）16位Thumb指令集，功能是ARM指令集的功能子集。 ARM7TDMI核以后，T變種的ARM微處理器有兩種工作狀態(tài)：（1）ARM狀態(tài)（2）Thumb狀態(tài)。 當ARM微處理器執(zhí)行32位的ARM指令集時，工作在ARM狀態(tài)； 當ARM微處理器執(zhí)行16位的Thumb指令集時，工作在Thumb狀態(tài)。 第10頁/共39頁二、二、Thum

8、bThumb技術(shù)介紹技術(shù)介紹 ARM7體系結(jié)構(gòu)被廣泛應用的時候，嵌入式控制器的市場仍然由8位、16位處理器占領(lǐng)。這些產(chǎn)品不能滿足高端應用。這些應用需要32位RISC處理器的性能和更優(yōu)于16位CISC處理器的代碼密度。 為了解決代碼密度的問題，ARM增加了T變種。 Thumb從32位ARM指令集中抽出來的36條指令格式，可重新編成16位的操作碼。 在運行時，16位的Thumb指令又由處理器解壓成32位指令。第11頁/共39頁二、二、ThumbThumb技術(shù)介紹技術(shù)介紹 Thumb核有2套獨立的指令集，它使設計者得到ARM32位指令性能的同時，又能享有Thumb指令集產(chǎn)生的代碼方面的優(yōu)勢，在性能和

9、代碼大小之間取得平衡。 和ARM指令集相比，Thumb指令集具有以下的局限： 完成相同的操作，Thumb指令通常需要更多的指令，因此在對系統(tǒng)運行時間要求苛刻的場合，ARM指令集更為合適。 Thumb指令集沒有包含進行異常處理時需要的一些指令，因此在異常中斷時，還是需要使用ARM指令，這種限制決定了Thumb指令需要與ARM指令配合使用。第12頁/共39頁三、三、ARMARM與與ThumbThumb狀態(tài)轉(zhuǎn)換狀態(tài)轉(zhuǎn)換 在程序的執(zhí)行過程中，微處理器可以隨時在兩種工作狀態(tài)之間切換，并且該轉(zhuǎn)變不影響處理器的工作模式和相應寄存器中的內(nèi)容。 進入Thumb狀態(tài)：當操作數(shù)寄存器的狀態(tài)位（位0）為1時，執(zhí)行BX

10、指令。 進入ARM狀態(tài)：當操作數(shù)寄存器的狀態(tài)位（位0）為0時，執(zhí)行BX指令。第13頁/共39頁四、四、RISCRISC技術(shù)技術(shù) 嵌入式微處理器可以分為兩類：CISC和RISC； CISC（Complex Instruction Set Computer）：復雜指令系統(tǒng)計算機；隨著計算機技術(shù)的發(fā)展而不斷引入新的復雜的指令集，計算機的體系結(jié)構(gòu)會越來越復雜。 大約有20的指令會被反復使用，占整個程序代碼的80，而余下的80的指令卻不經(jīng)常使用，在程序設計中只占20 。 RISC（Reduced Instruction Set Computer）：精簡指令系統(tǒng)計算機； 采用固定長度的指令格式 使用單周期

11、指令 大量使用寄存器 可用加載/存儲指令批量傳輸數(shù)據(jù) 在循環(huán)處理中使用地址的自動增減 第14頁/共39頁RISCRISC技術(shù)與技術(shù)與CISCCISC技術(shù)比較技術(shù)比較CISCRISC價格價格硬件復雜，芯片成硬件復雜，芯片成本高本高硬件較簡單，芯片硬件較簡單，芯片成本低成本低性能性能減少代碼尺寸，增減少代碼尺寸，增加指令的執(zhí)行周期加指令的執(zhí)行周期數(shù)數(shù)使用流水線降低指使用流水線降低指令的執(zhí)行周期數(shù)，令的執(zhí)行周期數(shù)，增加代碼尺寸增加代碼尺寸指令集指令集大量的混雜型指令大量的混雜型指令集，有專用指令完集，有專用指令完成特殊功能成特殊功能 簡單的單周期指令簡單的單周期指令，不常用的功能由，不常用的功能由組

12、合指令完成組合指令完成應用范圍應用范圍 通用機通用機專用機專用機功耗與面功耗與面積積含有豐富的電路單含有豐富的電路單元，功能強、面積元，功能強、面積大、功耗大大、功耗大處理器結(jié)構(gòu)簡單，處理器結(jié)構(gòu)簡單，面積小，功耗小面積小，功耗小設計周期設計周期 長長短短第15頁/共39頁四、四、RISCRISC技術(shù)技術(shù) ARM處理器采用加載/存儲（Load/Store）體系結(jié)構(gòu)是典型的RISC處理器，即只有Load/Store的存/取指令可以訪問存儲器，其余指令都不允許進行存儲器操作。 RISC體系結(jié)構(gòu)基本特點：（1）大多數(shù)指令只需要執(zhí)行簡單和基本的功能，其執(zhí)行過程在一個機器周期內(nèi)完成。（2）只保留加載/存儲

13、指令。操作數(shù)由加載/存儲指令從存儲器取出放寄存器內(nèi)操作。（3）芯片邏輯不采用或少采用微碼技術(shù)，而采用硬布線邏輯。（4）減少指令數(shù)和尋址方式。 （5）指令格式固定，指令譯碼簡化。（6）優(yōu)化編譯。第16頁/共39頁四、四、RISCRISC技術(shù)技術(shù) ARM體系結(jié)構(gòu)還采用了一些特別的技術(shù)： 所有的指令都可根據(jù)前面的執(zhí)行結(jié)果決定是否被執(zhí)行，提高了指令的執(zhí)行效率。 可用Load/Store指令批量傳輸數(shù)據(jù)，以提高數(shù)據(jù)的傳輸效率。 可在一條數(shù)據(jù)處理指令中同時完成邏輯處理和移位處理。 RISC和CISC各有優(yōu)勢，界限并不那么明顯。 現(xiàn)代的CPU往往采用CISC的外圍，內(nèi)部加入了RISC的特性，如超常指令集CP

14、U就是融合了RISC和CISC的優(yōu)勢，成為未來的CPU發(fā)展方向之一。 第17頁/共39頁五、流水線技術(shù)五、流水線技術(shù) 是一種將每條指令分解為多步，并讓各步操作重疊，從而實現(xiàn)幾條指令并行處理的技術(shù)； 程序中的指令仍是一條條順序執(zhí)行，但可以預先取若干條指令，并在當前指令尚未執(zhí)行完時，提前啟動后續(xù)指令的另一些操作步驟，從而可加快程序的運行速度；第18頁/共39頁五、流水線技術(shù)五、流水線技術(shù)幾個指令可以并行執(zhí)行提高了CPU的運行效率第19頁/共39頁五、流水線技術(shù)五、流水線技術(shù) 開發(fā)和設計嵌入式系統(tǒng)的過程中，CPU的性能是一個非常重要的考慮因素。 流水線技術(shù)是在本質(zhì)上影響程序執(zhí)行速度的因素。 由于計算

15、機中一條指令的各個執(zhí)行階段相對獨立，因此，現(xiàn)代CPU大多設計成流水線型的機器，在這種類型機器中幾個指令可以并行執(zhí)行。采用流水線的重疊技術(shù)大大提高了CPU的運行效率。 當流水線內(nèi)部的信息通暢流動時，CPU流水線能夠工作得最好。 但實際應用中，指令各執(zhí)行階段的操作時間長短不同，有一些指令序列可能會打斷流水線內(nèi)的信息流，所以有時流水線操作不十分通暢，會暫時降低CPU的執(zhí)行速度。 第20頁/共39頁ARMARM的的3 3級流水線級流水線 ARM7架構(gòu)采用了一個3段的流水線：（1）取指：將指令從內(nèi)存中取出來。（2）譯碼：操作碼和操作數(shù)被譯碼以決定執(zhí)行什么功能。（3）執(zhí)行：執(zhí)行已譯碼的指令。 第21頁/共

16、39頁ARMARM的的3 3級流水線級流水線 第22頁/共39頁多周期多周期ARMARM指令的指令的3 3級流水線操作級流水線操作 取指的存儲器訪問和執(zhí)行的數(shù)據(jù)路徑占用都是不可同時共享的資源，對于多周期指令來說，如果指令復雜以至于不能在單個時鐘周期內(nèi)完成執(zhí)行階段，就會產(chǎn)生流水線阻塞。 第23頁/共39頁ARMARM的流水線設計問題的流水線設計問題（1）縮短程序執(zhí)行時間: Tprog：執(zhí)行一個程序所需時間；Ninst：執(zhí)行該程序的指令條數(shù)； CPI：執(zhí)行每條指令的平均時鐘周期數(shù)；Fclk：處理器的時鐘頻率。 縮短程序執(zhí)行時間的措施：提高時鐘頻率fclk（導致流水線的級數(shù)增加 ）。減少每條指令的平

17、均時鐘周期數(shù)CPI（需要解決流水線的相關(guān)問題 ）第24頁/共39頁ARMARM的流水線設計問題的流水線設計問題（2）解決流水線相關(guān): 結(jié)構(gòu)相關(guān)：某些指令在流水線中重疊執(zhí)行時，產(chǎn)生資源沖突 。 措施：1）采用分離式指令Cache和數(shù)據(jù)Cache。2）ALU中采用單獨加法器來完成地址計算。 數(shù)據(jù)相關(guān)：當一條指令需要前面指令的執(zhí)行結(jié)果，而這些指令均在流水線中重疊執(zhí)行時，就可能引起流水線的數(shù)據(jù)相關(guān)。 數(shù)據(jù)相關(guān)有“寫后讀”、“寫后寫”和“讀后寫”等。 措施：1）旁路技術(shù)。2）流水線互鎖技術(shù)。 控制相關(guān)：當流水線遇到分支指令和其他會改變PC值的指令時，就會發(fā)生控制相關(guān)。 措施：1）引入延時分支。2）盡早計

18、算出分支轉(zhuǎn)移成功時的PC值（即分支的目標地址）。第25頁/共39頁六、六、ARMARM的的5 5級流水線級流水線 ARM9和StrongARM架構(gòu)都采用了5級流水線. 增加了I-Cache和D-Cache，把存儲器的取指與數(shù)據(jù)存取分開； 增加了數(shù)據(jù)寫回的專門通路和寄存器； 第26頁/共39頁ARMARM的的5 5級流水線級流水線 把指令的執(zhí)行過程分割為5部分:取指：將指令從指令存儲器中取出，放入指令流水線中。指令譯碼：對指令進行譯碼，從寄存器堆中讀取寄存器操作數(shù)。執(zhí)行：把一個操作數(shù)移位，產(chǎn)生ALU結(jié)果。如果指令是Load或Store，在ALU中計算存儲器的地址。數(shù)據(jù)緩存：如果需要，訪問數(shù)據(jù)存儲

19、器；否則，ALU的結(jié)果只是簡單地緩沖一個時鐘周期，以便使所有指令具有同樣地流水線流程。寫回 ：將指令產(chǎn)生地結(jié)果寫回到寄存器堆。第27頁/共39頁七、超標量執(zhí)行七、超標量執(zhí)行 通過重復設置多套指令執(zhí)行部件，同時處理并完成多條指令，實現(xiàn)并行操作，來達到提高處理速度的目的。 所有ARM內(nèi)核，包括流行的ARM7、ARM9和ARM11等，都是單周期指令機。 ARM公司下一代處理器將是每周期能處理多重指令的超標量機。 超標量處理機：一個時鐘周期內(nèi)同時執(zhí)行多條指令的處理機。 第28頁/共39頁超標量處理器中的多指令單元超標量處理器中的多指令單元 超標量與流水線技術(shù)是兼容的，為了能夠在一個時鐘周期內(nèi)同時發(fā)射多

20、條指令，超標量處理機必須有兩條或兩條以上能夠同時工作的指令流水線。但與此同時，也帶來了多流水線的調(diào)度問題和操作部件的資源沖突問題。 超標量處理器在執(zhí)行的過程中必須動態(tài)地檢查指令相關(guān)性。 如果代碼中有分支指令,必須將分支被執(zhí)行和分支不被執(zhí)行這兩種情況分開考慮。 精確計算指令執(zhí)行時間幾乎是不可能的。第29頁/共39頁超標量處理器中的多指令單元超標量處理器中的多指令單元 第30頁/共39頁八、存儲系統(tǒng)機制八、存儲系統(tǒng)機制 存儲器就是用來存儲信息的部件，存儲器是嵌入式系統(tǒng)硬件中的重要組成部分。 設計嵌入式系統(tǒng)的存儲器時需要考慮：是否需要擴展； 整個嵌入式系統(tǒng)的存儲器是由片內(nèi)和片外兩部分組成。 為了解決

21、速度和內(nèi)存容量的問題，在系統(tǒng)中采用虛擬地址空間和高速緩存來提高內(nèi)存的平均性能。 存儲管理單元（MMU）進行地址轉(zhuǎn)換，它在一個小的物理內(nèi)存中提供相對較大的虛擬存儲空間。 第31頁/共39頁存儲器部件的分類存儲器部件的分類 按在系統(tǒng)中的地位分類： （1）主存儲器(Main Memory, 簡稱內(nèi)存或主存) （2）輔助存儲器(Auxiliary Memory,Secondary Memory,簡稱輔存或外存) 按存儲介質(zhì)分類：（1）磁存儲器(Magnetic Memory)，（2）半導體集成電路存儲器(通常稱為半導體存儲器)，（3）光存儲器(Optical Memory)，（4）激光光盤存儲器(Laser Optical Disk) 按信息存取方式分類：（1）隨機存取存儲器RAM（2）只讀存儲器ROM 接口方式： （1）并行存儲器 （2）串行存儲器第32頁/共39頁存儲器的組織和結(jié)構(gòu)存儲器的組織和結(jié)構(gòu) 嵌入式存儲器一般采用存儲密度較大的存儲器芯片，典型的嵌入式存儲器系統(tǒng)由ROM、RAM、E