組合邏輯電路

1、* *第3章組合邏輯電路邏輯電路按照邏輯功能的不同可分為兩大類：一類是組合邏輯電路(簡稱組合電路)，另一類是時序邏輯電路(簡稱時序電路)。所謂組合電路是指電路在任一時刻的輸出狀態(tài)只與同一時刻各輸入狀態(tài)的組合有關(guān)，而與前一時刻的輸出狀態(tài)無關(guān)。組合電路的示意圖如圖3.1所示。組合邏輯電路的特點：(1) 輸出、輸入之間沒有反饋延遲通路。fx1輸入X2信號組合邏輯電路(2) 電路中不含記憶元件。丫1亠丫2輸出 '信號Ym圖3.1 組合電路示意圖3.1組合邏輯電路的分析方法和設(shè)計方法(1 ) 3.1.1組合邏輯電路的分析方法分析組合邏輯電路的目的是為了確定已知電路的邏輯功能，或者檢查電路設(shè)計是否

2、合 理。組合邏輯電路的分析步驟如下:(1)根據(jù)已知的邏輯圖，從輸入到輸出逐級寫出邏輯函數(shù)表達式。(2 )利用公式法或卡諾圖法化簡邏輯函數(shù)表達式。(3) 列真值表，確定其邏輯功能。例1 分析如圖3.2所示組合邏輯電路的功能。解( 1 )丫 AB BC ACY AB BC AC2)化簡(3 )例真值表：如表3 所示圖 3.2 例 1 的邏輯電路表3.1 例1的真值表由表3.1可知，若輸入兩個或者兩個以上的1(或0),輸出Y為1(或0),此電路在實際應(yīng)用中可作為多數(shù)表決電路使用。例2分析如圖3.3所示組合邏輯電路的功能。解(1)寫出如下邏輯表達式：£ AB丫2 A ¥ A ABY

3、3 Y B AB BY Y2Y3 A ABAB B(2)化簡* *AB圖3.3 例2的邏輯電路(3) 確定邏輯功能：從邏輯表達式可以看出，電路具有“異或”功能* *3.1.2 組合邏輯電路的設(shè)計方法（ 2 ）組合邏輯電路設(shè)計的目的是根據(jù)功能要求設(shè)計最佳電路。組合邏輯電路的設(shè)計步驟分為四步 :（ 1） 根據(jù)設(shè)計要求 , 確定輸入、輸出變量的個數(shù) , 并對它們進行邏輯賦值 （即確定 0 和 1 代表的含義。 ）（2） 根據(jù)邏輯功能要求列出真值表、表達式。（ 3 ） 根據(jù)要求畫出邏輯圖。例3 有三個班學(xué)生上自習(xí)，大教室能容納兩個班學(xué)生，小教室能容納一個班學(xué)生。設(shè)計兩 個教室是否開燈的邏輯控制電路，要

4、求如下：（1） 一個班學(xué)生上自習(xí)， 開小教室的燈。（2） 兩個班上自習(xí)，開大教室的燈。（3） 三個班上自習(xí)，兩教室均開燈。解（1）確定輸入、輸出變量的個數(shù)：根據(jù)電路要求，設(shè)輸入變量A、E、C分別表示三個班學(xué)生是否上自習(xí),1表示上自習(xí)，0表示不上自習(xí)；輸出變量Y、 G分別表示大教室、小教室的燈是否亮,1表示亮,0表示火。2）列真值表：如表 3.2 所示。表3.2例3的真值表(3)化簡利用卡諾圖化簡，如圖3.4所示可得Y BC AC ABG ABC ABC ABC ABCA(B C) A(B O C)ABC(4 )畫邏輯圖：邏輯電路圖如圖3.5(a)所示。,將化簡后的與或邏輯若要求用T TL與非門

5、，實現(xiàn)該設(shè)計電路的設(shè)計步驟如下：首先 表達式轉(zhuǎn)換為與非形式；然后再畫出如圖3 6 (b)所示的邏輯圖；最后畫出用與非門實現(xiàn)的組合邏輯電路。00011110000TK010u1 :bBCX000111100000o100圖3.4 例3的卡諾圖Y AC BC ABAC BC ABG ABC ABC ABC ABCABC ABC ABC ABC* *&&| |II1占4.L411&&&&&&&AB卜iR- |1LCTr 1=jAJ tBij|dkCV1T1YG1(b)圖3.5例3的邏輯圖(a)直接實現(xiàn)；(b)用與非門實現(xiàn)* *3

6、.2 編碼器3.2.1 編碼器所謂編碼就是將特定含義的輸入信號 （文字、 數(shù)字、 符號） 轉(zhuǎn)換成二進制代碼的過程。實現(xiàn)編碼操作的數(shù)字電路稱為編碼器。 按照編碼方式不同， 編碼器可分為普通編碼器和優(yōu)先 編碼器 ; 按照輸出代碼種類的不同，可分為二進制編碼器和非二進制編碼器。1. 二進制編碼器若輸入信號的個數(shù) N與輸出變量的位數(shù) n滿足N=2 n,此電路稱為二進制編碼器。 任 何時刻只能對其中一個輸入信息進行編碼，即輸入的N個信號是互相排斥的，它屬于普通編碼器。若編碼器輸入為四個信號，輸出為兩位代碼，則稱為4線-2線編碼器(或4 / 2線編碼器)例4設(shè)計一個4線2線的編碼器。解：(1)確定輸入、輸

7、出變量個數(shù) ：由題意知輸入為10、11、12、13四個信息，輸出為 丫0 丫1，當對Ii編碼時為1，不編碼為0,并依此按 對應(yīng)進行編碼。(2) 列編碼表：如表 3.3所示。(3) 化簡丫0Ii下角標的值與 丫0、丫1二進制代碼的值相1丨31>1'1丫0I T>12I 3!2 丫1(4) 畫編碼器電路如圖3.6所示。圖3.64線一2線編碼器丫1表3.3 編碼表2. 非二進制編碼器（以二-十進制編碼器為例）也稱1 0*卜進制編碼器是指用四位二進制代碼表示一位十進制數(shù)的編碼電路,線4線編碼器。最常見是8421 BCD碼編碼器，如圖3.7所示。其中,輸入信號IoI9代表09共10個

8、十進制信號，輸出信號 Yo丫3為相應(yīng)二進制代碼。由圖3.7可以寫出各輸出邏輯函數(shù)式為1 71 61 514Y1I7I6I3I2Yo19 17 15 13 I1根據(jù)邏輯函數(shù)式列岀功能表如表3.4所示。表3.48421 BCD 碼編碼器功能表* *3. 優(yōu)先編碼器優(yōu)先編碼器是當多個輸入端同時有信號時，電路只對其中優(yōu)先級別最高的信號進行編碼。例5電話室有三種電話，按由高到低優(yōu)先級排序依次是火警電話，急救電話，工作電話， 要求電話編碼依次為 00、01、10。試設(shè)計電話編碼控制電路。解：(1)根據(jù)題意知，同一時間電話室只能處理一部電話，假如用A、B、C分別代表火警、急救、工作三種電話，設(shè)電話鈴響用1表

9、示，鈴沒響用 0表示。當優(yōu)先級別高的信號有效時，低級別的則不起作用，這時用X表示；用丫1, 丫2表示輸出編碼。(2)列真值表：真值表如表3.5 所示表3.5 例5的真值表丫2 ABCAB(4)畫優(yōu)先編碼器邏輯圖如圖3.8所示圖3.8 例5的優(yōu)先編碼邏輯圖3.2.2集成編碼器54/74147、54/74LS147，8 線 3 線常見型10線4線集成優(yōu)先編碼器常見型號為 號為 54/74148、54/74LS148。1.優(yōu)先編碼器74LS14874LS148是8線 3線優(yōu)先編碼器，如圖3.9所示。圖中，1。I7為輸入信號端，是使能 輸入端， 是三個輸出端，和 是用于擴展功能的輸出端。74LS148

10、的功能如表3.6所示。* *10111213丫0I1丫1b丫274LS148'4yexI5丫s154丫2 丫1GN D一162 153 14474LS148 13Vcc丫S 丫EXG56781211109I2片一 G丫0(a)(b)圖3.974LS148優(yōu)先編碼器(a) 符號圖；(b)管腳圖表3.6優(yōu)先編碼器74LS148的功能表* *在表3.6中，輸入IoI7低電平有效，17為最高優(yōu)先級，Io為最低優(yōu)先級。即只要=0 ,不管其他輸入端是 0還是1，輸出只對I7編碼，且對應(yīng)的輸出為反碼有效，=000 。為使能輸入端，只有=0時編碼器工作，=1時編碼器不工作。為使能輸出端。當=0允許工作

11、時，如果端有信號輸入，=1；若 端無信號輸入時，=0。 為擴展輸出端，當=0時，只要有編碼信號，就是低電平。2.優(yōu)先編碼器74LS148的擴展用74LS148優(yōu)先編碼器可以多級連接進行擴展功能，如用兩塊74LS148可以擴展成為一個16線4線優(yōu)先編碼器，如圖3.10所示。Y3Y1Y0r圖3.1016線4線優(yōu)先編碼器根據(jù)圖3.10進行分析可以看出,高位片S=0允許對輸入18115編碼，YS1=1 ,S2=1 , 則高位片編碼，低位片禁止編碼。但若 18I15都是高電平，即均無編碼請求，則 Ysi=0允 許低位片對輸入 I0I7 編碼。顯然，高位片的編碼級別優(yōu)先于低位片。 3.優(yōu)先編碼器 74LS

12、148 的應(yīng)用。74LS148 編碼器的應(yīng)用是非常廣泛的。 例如，常用計算機鍵盤，其內(nèi)部就是一個字符 編碼器。它將鍵盤上的大、小寫英文字母和數(shù)字及符號還包括一些功能鍵（回車、空格）等 編成一系列的七位二進制數(shù)碼，送到計算機的中央處理單元CPU ，然后再進行處理、存儲、輸出到顯示器或打印機上。還可以用 74LS148 編碼器監(jiān)控爐罐的溫度，若其中任何一個爐 溫超過標準溫度或低于標準溫度，則檢測傳感器輸出一個 0 電平到 74LS148 編碼器的輸入 端，編碼器編碼后輸出三位二進制代碼到微處理器進行控制。3.3 譯碼器3.3.1 概述譯碼是編碼的逆過程， 即將每一組輸入二進制代碼 “翻譯” 成為一

13、個特定的輸出信號。實現(xiàn)譯碼功能的數(shù)字電路稱為譯碼器。譯碼器分為變量譯碼器和顯示譯碼器。變量譯碼器有二進制譯碼器和非二進制譯碼器。顯示譯碼器按顯示材料分為熒光、 發(fā)光二極管譯碼器、 液晶顯示譯碼器 ;按顯示內(nèi)容分 為文字、數(shù)字、符號譯碼器。3.3.2 集成譯碼器1. 二進制譯碼器(變量譯碼器)圖 3.12 74LS138 符號圖和管腳圖(a) 符號圖 ; (b)管腳圖 表 3.8變量譯碼器種類很多。 常用的有： TTL 系列中的 54/74HC138 、 54/74LS138 ；CMOS* *123456A0丫0A1丫1A2丫274LS138丫3cE2A丫4<E2B丫5E1丫6丫7(a)1

14、5141312111097A0116VCCAt _215丫0A2314丫1E2A474LS13813一丫2E2b512一丫3E1 611一丫4丫7 710丫5GND 89丫6(b)系列中的 54/74HC138、54/74HCT138等。圖3.12所示為74LS138的符號圖、管腳圖，其邏輯功能表如表 3.8 所示74LS138 譯碼器功能表* *由功能表3.8可知，它能譯出三個輸入變量的全部狀態(tài)。該譯碼器設(shè)置了Ei, E2A, E2B 個使能輸入端，當Ei為1且E2A和E2B均為0時，譯碼器處于工作狀態(tài)，否則譯碼器不工作。2. 非二進制譯碼器非二進制譯碼器種類很多，其中二-十進制譯碼器應(yīng)用較

15、廣泛。二 -十進制譯碼器常用 型號有：TTL 系列的 54/7442、54/74LS42 和 CMOS 系列中的 54/74HC42、54/74HCT42等。圖3.13所示為74LS42的符號圖和管腳圖。該譯碼器有A。A3四個輸入端，丫0丫9共10個輸出端，簡稱4線-10線譯碼器。74LS42的邏輯功能表如表 3.9所示。丫0丫1 丫215 A0丫314 A1丫74LS42413 A2丫512 A3丫6丫7丫8丫912345678910(a)11621531441374LS4251261171089丫0丫1丫2丫3 一丫4 丫5丫6GN D(b)VACC0一 AA2圖 3.13 74LS42十

16、進制譯碼器符號圖；(b)管腳圖表3.974LS42二-十進制譯碼器功能表由表3.9知，Yo輸出為Yo=當A3A2AiA0=0000 時， 輸出Yo=O。它對應(yīng)的十進制數(shù)為 0。其余輸出依次類推。3. 顯示譯碼器顯示譯碼器常見的是數(shù)字顯示電路，它通常由譯碼器、驅(qū)動器和顯示器等部分組成。1)顯示器件數(shù)碼顯示器按顯示方式有分段式、字形重疊式、點陣式。其中，七段顯示器應(yīng)用最 普遍。圖3.14(a)所示的半導(dǎo)體發(fā)光二極管顯示器是數(shù)字電路中使用最多的顯示器，它有共陽極和共陰極兩種接法。共陽極接法（圖3.14（c）是各發(fā)光二極管陽極相接，對應(yīng)極接低電 平時亮。圖3.14（b）所示為發(fā)光二極管的共陰極接法，共

17、陰極接法是各發(fā)光二極管的陰極相 接,對應(yīng)極接高電平時亮。67T8 9hb ceh5 4 I c3 -2 I d圖3.14半導(dǎo)體顯示器（a）管腳排列圖；（b）共陰極接線圖；（c）共陽級接線圖bc圖3.15七段數(shù)字顯示器發(fā)光段組合圖2 ）集成電路74LS48表3.10所示為74LS48的邏輯功能表,如圖3.16為顯示譯碼器74LS48的管腳排列圖, 它有三個輔助控制端* *7126345A0YaA1YbA2YcA3 74LS48YdCLTYet- / 丫BBRYf«'brYg(a)VCC116215Yf314丫g41374LS48512Yb611丫c710丫d89一Ye(b)AiA2LTB / 丫BRIbrA3A0GN D圖3.16 74LS48 的管腳排列圖表3.1074LS48顯示譯碼器的功能表* *為試燈輸入：當=0時，=1時，若七段均完好，顯示字形是“ 8”，該輸入端常用于檢查 74LS48顯示器的好壞；當=1時，譯碼器方可進行譯碼顯示。用來動態(tài)滅零，當=1時，且=0，輸入A3A2A1Ao=0000時，貝U=0使數(shù)字符的各段熄滅；為滅燈輸入/滅燈輸出，當=0時不管輸入如何，數(shù)碼管不顯示數(shù)字；為控制低位滅零信號,當=1時，說明本位處于顯示狀態(tài)；若=0,且低位為零，則低位零被熄滅。