數(shù)字電路與邏輯設(shè)計2015下半年第一次作業(yè)

1、數(shù)字電路與邏輯設(shè)計2015下半年第一次作業(yè)一 填空題：1. 數(shù)字電路只能處理_數(shù)字_信號，不能處理_模擬_信號。2. 八進(jìn)制數(shù)27.2對應(yīng)的十進(jìn)制數(shù)為_23.25_，二進(jìn)制數(shù)為_10111.1_。3. 八進(jìn)制數(shù)41.24對應(yīng)的十六進(jìn)制數(shù)為_21.5_，十進(jìn)制數(shù)是_65.256_。4. 8421BCD編碼為(0101,0011)的十進(jìn)制數(shù)是_53_，轉(zhuǎn)換為二進(jìn)制數(shù)是_110101_。5. 二進(jìn)制數(shù)1100110的Grary碼為_1010101_，8421碼為_000100000010_。6. 邏輯代數(shù)有_邏輯與_、_邏輯或_和_邏輯非_三種基本運算。7. 邏輯代數(shù)的三條重要規(guī)則是指_代入規(guī)則_、

2、_反演規(guī)則_和_對偶規(guī)則_。8. 一個n變量邏輯函數(shù)的全部最小項的個數(shù)應(yīng)該有_2_個。9. 邏輯函數(shù)的反函數(shù)_，對偶函數(shù)_。10. 邏輯函數(shù)的反函數(shù)_，對偶函數(shù)_。11. 根據(jù)邏輯運算關(guān)系，邏輯函數(shù)可以表示為_。12. 根據(jù)邏輯運算關(guān)系，邏輯函數(shù)可以表示為_。13. 設(shè)輸入變量為ABC，判別三個變量中有奇數(shù)個1時，函數(shù)F=1，否則F=0，實現(xiàn)它的異或表達(dá)式為F=_。14. 兩輸入與非門的輸入為01時，輸出為_1_，兩輸入或非門的輸入為01時，輸出為_0_。15. 三位二進(jìn)制代碼輸入的譯碼器，必然有_8_個輸出端，且譯碼器工作時，只有_1_個呈現(xiàn)有效電平。16. 消除組合邏輯電路中冒險的常用方法

3、有_增加冗余法_、_輸入加濾波器_、_選通法_組合。17. 組合電路有時產(chǎn)生競爭-冒險，在_情況下，產(chǎn)生靜態(tài)”1”冒險，在_F=A+A_情況下，產(chǎn)生靜態(tài)”0”冒險。18. 邏輯函數(shù)可表示成_。二 用真值表證明下列等式： 1. 真值表如下：ABCAB+C(A+C)(B+C)0000000111010000111110000101111101111111 2. 真值表如下：AB0011011110111100成立三 用基本定理證明下列等式： 1. 答：證明： 2. 答：證明：=AB(1+D)+AB+BC=A+BC四 用代數(shù)法化簡下列最簡與或表達(dá)式： 1. 答：2.答：F=1 3. 五用卡諾圖化簡下列函數(shù)（要求最簡） 1. 2. F(A,B,C,D)=3. F(A,B,C,D)=4. 無關(guān)項：5. 無關(guān)項：6.7.8.9.六. 已知代表三位二進(jìn)制數(shù)，設(shè)計一個組合電路，當(dāng)時輸出，當(dāng)時輸出，要求： 列出真值表；00000010010001111001101111011111 寫出的最簡與或表達(dá)式； 完全用與非門畫出電路圖。7. 三人按少數(shù)伏從多數(shù)原則對某事進(jìn)行表決，但其中一人有決定權(quán)，即只要他同意，不論同意者是否達(dá)到多數(shù)，表決仍將通過。試用“與非門”設(shè)計該