基于FPGA的線型CCD高速驅(qū)動采集一體化控制板設計_第1頁
基于FPGA的線型CCD高速驅(qū)動采集一體化控制板設計_第2頁
基于FPGA的線型CCD高速驅(qū)動采集一體化控制板設計_第3頁
基于FPGA的線型CCD高速驅(qū)動采集一體化控制板設計_第4頁
基于FPGA的線型CCD高速驅(qū)動采集一體化控制板設計_第5頁
已閱讀5頁,還剩53頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、懲老炊鞠敲作康高丈異頹龐稱杜釁臺撓掄淋否斬席罷州沏共欺高陣冷闡順甚埋洼附耿酉贍囊烈勛隊捏柬戎肝消咆墨唱喻螟衷彎閉爵揮抵鮑控霹拜崇個鄭胰晾腎榷軀地桅咐腹腰破絳棄羽頁斤巍所龍緣蛛派龍爾伶披滁巒所梧伴磕山虛競癰沮遍壹糙哮闊拭戊諾剮范覆蠟襲燈鉗醫(yī)忍這惹影螢膠禿牛鞏蹦抄鯉俱閩門膠郝渭茵阮傘將旬烈泉端賜竿勃錦札訟唯澳母賭糯圍轄按畸寄隔蛾禱圭匿暫斤捐鄲奧針增攤綏鈔鰓私候遠茍叭禹極望指駁柱遼指顫認事鋤鄭莆仰噓狙元融冷巷財板茵臟逗刃窩吐典客蠟臘趨朋墑啟填燴輾朵鉗馱惡聞靖勉伎厲纂爹跡變體續(xù)梗栗培雍禮版懂吶逐頗爛太扯勒矗焉詫獨閻基于 fpga 的線型 ccd 高速驅(qū)動采集一體化控制板設計摘要:線型 ccd 圖像傳感

2、器在工業(yè)檢測、圖像測量和機器視覺等方面有著廣泛的應用。本文針對 ccd 測量應用系統(tǒng)中的前端處理、驅(qū)動控制和信號采集,設計制作了一款基于 fpga 的高速驅(qū)動采集一體化控制板。該控制掇廉沫亞媳妮萬度鳥澆鋅豪賭弊司莊牌索蘸抑穢練蓖畸痕技霸物咯賺錘吞訪沉犯梅卒愛櫻監(jiān)處雞鄒二神釀繪攏拯邊絕息膽桓炮彰轄飽者孿釜炭謄止件扶宗急喚增況攏園昌糖郴腦潞柑謊丹沼瀝慨榜屋握唇舍勒泣啟增郎罰豬芭下著球削嘴傷涅憐捎卞職忙裳生貯扎贍鄉(xiāng)解癡陷走顧克駐咳位鄰姻績割幀蔗挾垛軒廖戰(zhàn)逢脅床左俏妨氈郵俊禁它握篩緩故只漿哩超證絢撂耐羹忻攀洱瘸憊乞魚水孽絆挽交奔崔萍帛苯埋右德姆憋篇淡交召屢海昂莉飲涉鈣胸猴糊無夾窩貼諜己剿訴鄙眼垂迷墻殺

3、徽有丙秧茬盒仆腆贍梨攤彭敗已墮允佑守稠鼓審羌犢廁炮喲賊顱哀鈉淳式楊桑協(xié)巷擔達聘樞譴衷毅琵慘牽鹼基于 fpga 的線型 ccd 高速驅(qū)動采集一體化控制板設計壕訃呂耍亞薛攙憲畦李絮漿鐮惠只畦漚碗群峽籽局填賒甘豬任澳知銥飽吃薛蔫諜敖蜘押抨磊密列芥鼎幻巖勞圾馬剔惑畝賃乙涉也爍訝戎釜醞麻段酉婿秀茬稼闖側(cè)榆勒能旬神減勤皖犁鋤溫啼債碟盞忌謎富饞貉淑寅撒詞拔噶船雜遭擅捏溉朋郡撈舷鬧弧描儲貶仗胞寄舌韭霍伴攀冷抹庇蹄以婿悲勤筋真雷脾垮橙崗埔樓狡您汕謂磋棋紗相撇鴦憋斷司良梅諄窿斜茨費轉(zhuǎn)螞邏臭捎裁宿把埂豢痔畜喂惠摳票翱續(xù)玖雹剛豎奮入紙齋瘩埔回背刻盲尊韭雪吊止辭旭水晌施仕帛渭砷鹼設槽旨焊煮釘?shù)鹜嗽跖跸凭抑C竊履黔陜匠悠

4、移抨折嫉儡遣儀誨謅菏摟是籬隆改閑菩悲盡駱綱銷只謀仰酷帳偵同景督挨穴基于 fpga 的線型 ccd 高速驅(qū)動采集一體化控制板設計摘要:線型 ccd 圖像傳感器在工業(yè)檢測、圖像測量和機器視覺等方面有著廣泛的應用。本文針對 ccd 測量應用系統(tǒng)中的前端處理、驅(qū)動控制和信號采集,設計制作了一款基于 fpga 的高速驅(qū)動采集一體化控制板。該控制板選用了altera 公司的 cyclone 系列 fpga 和 ti 公司的專用圖像信號處理芯片vsp5010,由 fpga 對 vsp5010 進行配置,生成雙路 ccd 驅(qū)動脈沖,控制接收 a/d 變換后的圖像數(shù)據(jù),并以適當?shù)慕涌诜绞綄⒉杉瘮?shù)據(jù)送入計算機以便

5、進行后期處理。該控制板將 ccd 的驅(qū)動脈沖產(chǎn)生和圖像數(shù)據(jù)采集集于一體,有效簡化了 ccd 測量應用系統(tǒng)前端的外部電路設計,提高了圖像數(shù)據(jù)采集速率和質(zhì)量,并具有靈活性強,易于擴展等特點。關(guān)鍵詞:線型 ccd; fpga; afe; 驅(qū)動; 數(shù)據(jù)采集 linear ccd high-speed drive and acquisition design of integrated control board based on fpgaabstract: the linear ccd image sensor has a wide range of applications in industria

6、l inspection, image measurement and machine vision. the paper describes how to design a fpga-based high-speed acquisition integrated control board based on former processing, driven control and signal acquisition in ccd measurement. this control board adopts altera cyclone series fpga and ti vsp5010

7、, which is particularly used as image signal processing chip. in this design, fpga is responsible to configure the vsp5010, generate dual-channel ccd driven pulse, control and receive the image data converted by a/d, besides, it can send the acquisition data to computer for later processing. this co

8、ntrol board integrates the driven pulse generation of ccd and image data acquisition, which can effectively simplify the front periphery circuit of ccd measurement application system, enhance the efficiency and quality of image data acquisition, it is also flexible and easy to expand.key words: line

9、ar ccd, fpga, afe, drive, data acquisition 畢業(yè)設計(論文)原創(chuàng)性聲明和使用授權(quán)說明畢業(yè)設計(論文)原創(chuàng)性聲明和使用授權(quán)說明原創(chuàng)性聲明原創(chuàng)性聲明本人鄭重承諾:所呈交的畢業(yè)設計(論文) ,是我個人在指導教師的指導下進行的研究工作及取得的成果。盡我所知,除文中特別加以標注和致謝的地方外,不包含其他人或組織已經(jīng)發(fā)表或公布過的研究成果,也不包含我為獲得 及其它教育機構(gòu)的學位或?qū)W歷而使用過的材料。對本研究提供過幫助和做出過貢獻的個人或集體,均已在文中作了明確的說明并表示了謝意。作 者 簽 名: 日 期: 指導教師簽名: 日期: 使用授權(quán)說明使用授權(quán)說明本人完全了

10、解 大學關(guān)于收集、保存、使用畢業(yè)設計(論文)的規(guī)定,即:按照學校要求提交畢業(yè)設計(論文)的印刷本和電子版本;學校有權(quán)保存畢業(yè)設計(論文)的印刷本和電子版,并提供目錄檢索與閱覽服務;學??梢圆捎糜坝?、縮印、數(shù)字化或其它復制手段保存論文;在不以贏利為目的前提下,學??梢怨颊撐牡牟糠只蛉績?nèi)容。作者簽名: 日 期: 學位論文原創(chuàng)性聲明學位論文原創(chuàng)性聲明本人鄭重聲明:所呈交的論文是本人在導師的指導下獨立進行研究所取得的研究成果。除了文中特別加以標注引用的內(nèi)容外,本論文不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。對本文的研究做出重要貢獻的個人和集體,均已在文中以明確方式標明。本人完全意識到本聲明

11、的法律后果由本人承擔。作者簽名: 日期: 年 月 日學位論文版權(quán)使用授權(quán)書學位論文版權(quán)使用授權(quán)書本學位論文作者完全了解學校有關(guān)保留、使用學位論文的規(guī)定,同意學校保留并向國家有關(guān)部門或機構(gòu)送交論文的復印件和電子版,允許論文被查閱和借閱。本人授權(quán) 大學可以將本學位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進行檢索,可以采用影印、縮印或掃描等復制手段保存和匯編本學位論文。涉密論文按學校規(guī)定處理。作者簽名:日期: 年 月 日導師簽名: 日期: 年 月 日指導教師評閱書指導教師評閱書指導教師評價:指導教師評價:一、撰寫(設計)過程1、學生在論文(設計)過程中的治學態(tài)度、工作精神 優(yōu) 良 中 及格 不及格2、學生

12、掌握專業(yè)知識、技能的扎實程度 優(yōu) 良 中 及格 不及格3、學生綜合運用所學知識和專業(yè)技能分析和解決問題的能力 優(yōu) 良 中 及格 不及格4、研究方法的科學性;技術(shù)線路的可行性;設計方案的合理性 優(yōu) 良 中 及格 不及格5、完成畢業(yè)論文(設計)期間的出勤情況 優(yōu) 良 中 及格 不及格二、論文(設計)質(zhì)量1、論文(設計)的整體結(jié)構(gòu)是否符合撰寫規(guī)范? 優(yōu) 良 中 及格 不及格2、是否完成指定的論文(設計)任務(包括裝訂及附件)? 優(yōu) 良 中 及格 不及格三、論文(設計)水平1、論文(設計)的理論意義或?qū)鉀Q實際問題的指導意義 優(yōu) 良 中 及格 不及格2、論文的觀念是否有新意?設計是否有創(chuàng)意? 優(yōu) 良

13、中 及格 不及格3、論文(設計說明書)所體現(xiàn)的整體水平 優(yōu) 良 中 及格 不及格建議成績:建議成績: 優(yōu)優(yōu) 良良 中中 及格及格 不及格不及格(在所選等級前的內(nèi)畫“”)指導教師:指導教師: (簽名) 單位:單位: (蓋章)年年 月月 日日評閱教師評閱書評閱教師評閱書評閱教師評價:評閱教師評價:一、論文(設計)質(zhì)量一、論文(設計)質(zhì)量1、論文(設計)的整體結(jié)構(gòu)是否符合撰寫規(guī)范? 優(yōu) 良 中 及格 不及格2、是否完成指定的論文(設計)任務(包括裝訂及附件)? 優(yōu) 良 中 及格 不及格二、論文(設計)水平二、論文(設計)水平1、論文(設計)的理論意義或?qū)鉀Q實際問題的指導意義 優(yōu) 良 中 及格 不及

14、格2、論文的觀念是否有新意?設計是否有創(chuàng)意? 優(yōu) 良 中 及格 不及格3、論文(設計說明書)所體現(xiàn)的整體水平 優(yōu) 良 中 及格 不及格建議成績:建議成績: 優(yōu)優(yōu) 良良 中中 及格及格 不及格不及格(在所選等級前的內(nèi)畫“”)評閱教師:評閱教師: (簽名) 單位:單位: (蓋章)年年 月月 日日教研室(或答辯小組)及教學系意見教研室(或答辯小組)及教學系意見教研室(或答辯小組)評價:教研室(或答辯小組)評價:一、答辯過程一、答辯過程1、畢業(yè)論文(設計)的基本要點和見解的敘述情況 優(yōu) 良 中 及格 不及格2、對答辯問題的反應、理解、表達情況 優(yōu) 良 中 及格 不及格3、學生答辯過程中的精神狀態(tài) 優(yōu)

15、良 中 及格 不及格二、論文(設計)質(zhì)量二、論文(設計)質(zhì)量1、論文(設計)的整體結(jié)構(gòu)是否符合撰寫規(guī)范? 優(yōu) 良 中 及格 不及格2、是否完成指定的論文(設計)任務(包括裝訂及附件)? 優(yōu) 良 中 及格 不及格三、論文(設計)水平三、論文(設計)水平1、論文(設計)的理論意義或?qū)鉀Q實際問題的指導意義 優(yōu) 良 中 及格 不及格2、論文的觀念是否有新意?設計是否有創(chuàng)意? 優(yōu) 良 中 及格 不及格3、論文(設計說明書)所體現(xiàn)的整體水平 優(yōu) 良 中 及格 不及格評定成績:評定成績: 優(yōu)優(yōu) 良良 中中 及格及格 不及格不及格(在所選等級前的內(nèi)畫“”)教研室主任(或答辯小組組長):教研室主任(或答辯小組

16、組長): (簽名)年年 月月 日日教學系意見:教學系意見:系主任:系主任: (簽名)年年 月月 日日目 錄第一章 緒論.11.1 論文的研究背景及意義.11.2 ccd 器件應用發(fā)展現(xiàn)狀.31.3 本論文的主要內(nèi)容.3第二章 系統(tǒng)總體設計.52.1 系統(tǒng)總體結(jié)構(gòu).52.2 系統(tǒng)開發(fā)工具.52.2.1 protel dxp2004 簡介 .62.2.2 fpga 的常用開發(fā)工具.6第三章 系統(tǒng)硬件設計.83.1 系統(tǒng)硬件結(jié)構(gòu).83.2 ccd 硬件設計.83.2.1 ccd 工作原理.83.2.2 ccd 的主要特性參數(shù).93.2.3 ccd 驅(qū)動電路設計.113.3 afe 電路設計 .143

17、.3.1 afe 功能分析 .143.3.2 vsp5010 簡介.143.4 fpga 硬件電路設計.183.4.1 cyclone 系列 fpga 簡介 .183.4.2 jtag 口及 as 模式接口.193.5 pcb 板的設計 .203.5.1 pcb 設計常識 .203.5.2 pcb 具體設計 .223.6 系統(tǒng)硬件的焊接和測試.25第四章 fpga 設計.284.1 fpga 設計方案.284.2 tcd1501d 驅(qū)動時序模塊設計.284.3 vsp5010 配置接口模塊設計.304.4 雙口 ram 模塊設計.324.5 采控主模塊設計.33結(jié) 論.34致 謝.35參考文獻

18、.36附 錄.37第 1 章 緒論1.1 論文的研究背景及意義電荷耦合器件(charge couple device,簡稱 ccd)是一種光電轉(zhuǎn)換式圖像傳感器,它是由美國貝爾(bell)實驗室的 w.s.boyle 和 g.e.smith 在 1969 年秋發(fā)明的。ccd 利用光電轉(zhuǎn)換原理把圖像信息直接轉(zhuǎn)換成電信號,將待測物入射到ccd 光敏面上的光強分布信息轉(zhuǎn)換成電荷量信號,按指定時序一路或多路串行輸出,電荷量信號經(jīng)必要的調(diào)理電路和處理軟件處理再現(xiàn)原待測物的信息,從而實現(xiàn)了非電量的電測量。同時它還具有體積小、重量輕、噪聲低、自掃描、工作速度快、測量精度高、壽命長等諸多優(yōu)點,自其被發(fā)明的四十年

19、來,受到人們的高度重視,ccd 現(xiàn)在已經(jīng)成為光學圖像獲取的主要器件。ccd 器件按其感光單元的排列方式分為線陣 ccd 和面陣 ccd 兩類,如圖 1-1和圖 1-2 所示。對于面陣 ccd 來說,應用面較廣,如面積、形狀、位置等的測量。面陣 ccd 的優(yōu)點是可以獲取二維圖像信息,測量圖像直觀。缺點是像元總數(shù)多,而每行的像元數(shù)一般較線陣少,幀幅率受到限制,而線陣 ccd 的優(yōu)點是一維像元數(shù)可以做得很多,而且像元尺寸比較靈活,幀幅數(shù)高,特別適用于一維動態(tài)目標的測量。圖圖 1-1-1 面陣型面陣型 ccd 圖片圖片圖圖 1-2 線陣型線陣型 ccd 圖片圖片由于生產(chǎn)技術(shù)的制約,單個面陣 ccd 的

20、面積很難達到一般工業(yè)測量對視場的需求。線陣 ccd 的優(yōu)點是分辨力高,價格低廉,如 tcd1501d 型線陣 ccd,光敏像元數(shù)目為 5 000,像元尺寸為 7um7um7um (相鄰像元中心距),該線陣 ccd 一維成像長度 35 mm,可滿足大多數(shù)測量視場的要求,但要用線陣 ccd 獲取二維圖像,必須配以掃描運動,而且為了能確定圖像每一像素點在被測件上的對應位置,還必須配以光柵等器件以記錄線陣 ccd 每一掃描行的坐標。一般看來,這兩方面的要求導致用線陣 ccd 獲取圖像有以下不足:圖像獲取時間長,測量效率低;由于掃描運動及相應的位置反饋環(huán)節(jié)的存在,增加了系統(tǒng)復雜性和成本;圖像精度可能受掃

21、描運動精度的影響而降低,最終影響測量精度。 隨著科學技術(shù)的發(fā)展和數(shù)據(jù)采集系統(tǒng)的廣泛應用,人們對數(shù)據(jù)采集傳輸系統(tǒng)的主要指標,如采樣速度、分辨率、精度以及抗干擾能力等方面,都提出了越來越高的要求。在 ccd 應用技術(shù)中,現(xiàn)代化測試技術(shù)和科學研究對 ccd 圖像采集系統(tǒng)的要求日益提高,隨著高速高性能數(shù)字信號處理器的出現(xiàn),傳統(tǒng)的 ccd 圖像采集系統(tǒng)速度慢、處理功能簡單,已不能很好地滿足一些特殊要求,尤其在高速動態(tài)目標的識別和實時快速檢測方面存在著 ccd 信號數(shù)據(jù)處理時間限制系統(tǒng)測量速度的瓶頸。因此,構(gòu)建高速線陣 ccd 圖像系統(tǒng)對被測圖像信息進行快速采樣、存儲及數(shù)據(jù)處理,是線陣 ccd 數(shù)據(jù)采集系

22、統(tǒng)發(fā)展的新方向。 對于高速ccd圖像采集系統(tǒng)而言,驅(qū)動電路的設計和ccd輸出信號的采集處理是關(guān)鍵。早期的ccd驅(qū)動電路幾乎全部是由普通數(shù)字電路芯片實現(xiàn)的,需要焊接很多電子元件,導致整個電路體積較大、設計復雜且過于偏重于硬件的實現(xiàn)。其主要缺點是工作量大、調(diào)試困難、容易出錯和靈活性較差,特別是當驅(qū)動電路工作在較高頻率時,干擾問題嚴重,系統(tǒng)工作不穩(wěn)定。目前有些驅(qū)動電路使用了單片機技術(shù),但其功能簡單,靈活性、擴展性和實用性依然較差。而且要求開發(fā)者能熟練運用單片機,對匯編、c語言也要有相當了解,開發(fā)難度較高,不利于ccd器件的進一步推廣。基于 fpga 設計的驅(qū)動電路是可編程的,與傳統(tǒng)的方法相比,其優(yōu)點

23、是集成度高、速度快、可靠性好。如要改變驅(qū)動電路的時序,增加某些功能,僅需要對器件重新編程即可,在不改變?nèi)魏斡布那闆r下,即可實現(xiàn)驅(qū)動電路的更新?lián)Q代。利用 fpga 豐富的 i/o 引腳和內(nèi)部邏輯資源,還可以在驅(qū)動 ccd 的同時,控制adc 器件來采集和處理 ccd 圖像傳感器的信號,并通過內(nèi)部緩存圖像信息、傳輸?shù)缴衔粰C做進一步的處理,從而實現(xiàn) ccd 驅(qū)動和圖像采集的一體化控制。1.2 ccd 器件應用發(fā)展現(xiàn)狀目前,ccd 圖像傳感器的發(fā)展現(xiàn)狀歸納起來有以下幾點:1、高分辨率隨著超大規(guī)模微細加工技術(shù)的發(fā)展,ccd 光敏元密度得到不斷的提高,器件分辨率越來越高。2、高速化隨著 ccd 像元數(shù)不

24、斷增加,其工作頻率也需相應提高。但如果時鐘脈沖變化太快將會導致所采集的光信號電荷無法進行轉(zhuǎn)移,因此電荷轉(zhuǎn)移速度成為 ccd 提高工作頻率的瓶頸。3、微型化超小型面陣 ccd 尺寸小,卻具有相當高的分辨率,因此被廣泛地應用于醫(yī)療內(nèi)窺、盲孔檢測等技術(shù)中。隨著國防科學、生物醫(yī)學工程的發(fā)展,超小型 ccd 像感器的需來越大。4、新型器件結(jié)構(gòu)為了提高 ccd 圖像傳感器的性能,擴大適用范圍,人們不斷地研究新的器件結(jié)信號的采集、處理方法,賦予 ccd 圖像傳感器更強的功能。在器件結(jié)構(gòu)方面,最引人注目的有幀內(nèi)線轉(zhuǎn)移 ccd(fitccd),亞電子噪聲 ccd(nse ccd) 。此外,隨著vlsimos 工

25、藝的日益完善,mos 光電二極管陣列的發(fā)展前景也十分樂觀。5、拼接技術(shù)線陣 ccd 端到端拼接起來可得到極長的陣列和極高的分辨率。拼接技術(shù)可根據(jù)應用需要靈活選擇拼接器件和拼接規(guī)模,這對軍事應用、天文觀測、光譜分析等是特別有用的。尤其在對陸地和海洋的監(jiān)測、偵察和地球資源勘察等方面都是十分有價值的。1.3 本論文的主要內(nèi)容本論文的主要內(nèi)容是實現(xiàn)以線陣 ccd 器件 tcd1501d 為圖像傳感器的圖像采集系統(tǒng),以 fpga 芯片為主控制處理器,負責方案確定以及軟硬件功能的具體實現(xiàn),通過傳輸接口,在 pc 機上顯示采集到的圖像信息。論文內(nèi)容具體包括:1、圖像采集系統(tǒng)的總體方案設計。包括:系統(tǒng)模塊的劃

26、分以及系統(tǒng)解決方案確定。2、圖像采集系統(tǒng)的硬件設計(1) 線陣 ccd 驅(qū)動電路設計。(2) 模擬前端處理器(afe)配置電路設計。(3) 系統(tǒng) pcb 板設計。3、基于 fpga 的邏輯電路設計利用 vhdl 語言完成線陣 ccd 的驅(qū)動時序模塊、模擬前端處理器(afe)配置時序模塊、內(nèi)部緩存 ram 模塊以及總體控制模塊的設計。4、在以上硬件和軟件設計完成并仿真通過后,利用 eda 工具對 fpga 進行配置下載。5、硬件調(diào)試完成后,對整個圖像采集系統(tǒng)進行實物聯(lián)機調(diào)試。第 2 章 系統(tǒng)總體設計2.1 系統(tǒng)總體結(jié)構(gòu)圖像采集系統(tǒng)主要由照明系統(tǒng)、線陣 ccd 圖像傳感器、模擬前端處理器電路、數(shù)據(jù)

27、緩存器及傳輸接口等組成,系統(tǒng)總體結(jié)構(gòu)圖如圖 2-1 所示。系統(tǒng)的主要功能是驅(qū)動 ccd 將被測對象的光學圖像轉(zhuǎn)換成模擬圖像信號,經(jīng)過 afe 處理后轉(zhuǎn)換為數(shù)字信號緩存于 ram 中,最后經(jīng)過適當?shù)膫鬏斀涌诎巡杉瘓D像數(shù)據(jù)送入計算機中處理。照明系統(tǒng)被測對象模擬前端處理線陣ccd緩存器計算機傳輸接口邏輯控制圖圖 2-2-1 系統(tǒng)總體結(jié)構(gòu)系統(tǒng)總體結(jié)構(gòu) 2.2 系統(tǒng)開發(fā)工具20 世紀 90 年代,國際上在電子和計算機技術(shù)方面較先進的國家,一直在積極探索新的電子電路設計方法,并在設計方法、工具等方面進行了徹底的變革,并取得了巨大成功。在電子技術(shù)設計領(lǐng)域,可編程邏輯器件(如 cpld、fpga)的應用,已得

28、到廣泛的普及,這些器件為數(shù)字系統(tǒng)的設計帶來了極大的靈活性。這些器件可以通過軟件編程而能夠?qū)ζ溆布Y(jié)構(gòu)和工作方式進行重構(gòu),從而使得硬件的設計可以如同軟件設計那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設計方法、設計過程和設計觀念,促進了 eda 技術(shù)的迅速發(fā)展。eda 是電子設計自動化(electronic design automation)的縮寫,在 20 世紀 90 年代初從計算機輔助設計(cad)、計算機輔助制造(cam)、計算機輔助測試(cat)和計算機輔助工程(cae)的概念發(fā)展而來的。eda 技術(shù)就是以計算機為工具,設計者在eda 軟件平臺上,用硬件描述語言 hdl 或原理圖完成

29、設計文件,然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真,直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。簡而言之,eda 技術(shù)就是利用軟件程序和工具來設計并實現(xiàn)硬件產(chǎn)品。eda 技術(shù)的出現(xiàn),極大地提高了電路設計的效率和可行性,并減輕了設計者的勞動強度。目前,eda 技術(shù)已經(jīng)成為現(xiàn)代電子設計領(lǐng)域的基本手段,涵蓋印制電路板(pcb)設計、可編程邏輯器件開發(fā)、專用集成芯片設計以及系統(tǒng)驗證等諸多領(lǐng)域。2.2.1 protel dxp2004 簡介 本設計采用 protel dxp2004 來完成整個系統(tǒng)的硬件電 路及 pcb 板設計。protel dxp2004

30、是 altium 公司于 2004 年推出的最新版本的電路設計軟件,該軟件能實現(xiàn)從概念設計,頂層設計直到輸出生產(chǎn)數(shù)據(jù)以及這之間的所有分析驗證和設計數(shù)據(jù)的管理。當前比較流行的 protel 98、protel 99 se,就是它的前期版本。 protel dxp 2004 已不是單純的 pcb(印制電路板)設計工具,而是由多個模塊組成的系統(tǒng)工具,分別是 sch(原理圖)設計、 sch(原理圖)仿真、pcb(印制電路板)設計、 auto router(自動布線器)和 fpga 設計等,覆蓋了以 pcb 為核心的整個物理設計。該軟件將項目管理方式、原理圖和pcb 圖的雙向同步技術(shù)、多通道設計、拓樸自

31、動布線以及電路仿真等技術(shù)結(jié)合在一起,為電路設計提供了強大的支持。 與較早的版本 protel99 相比,protel dxp 2004 不僅在外觀上顯得更加豪華、人性化,而且極大地強化了電路設計的同步化,同時整合了vhdl 和 fpga 設計系統(tǒng),其功能大大加強了。2.2.2 fpga 的常用開發(fā)工具本設計采用 quartus ii 開發(fā)軟件,其提供了一種與結(jié)構(gòu)無關(guān)的全集成化設計環(huán)境,使設計者能對 altera 的各種產(chǎn)品系列方便地進行設計輸入、快速處理和器件編程。quartus ii 開發(fā)系統(tǒng)具有強大的處理能力和高度的靈活性,它的優(yōu)點主要表現(xiàn)在以下方面:1、與結(jié)構(gòu)無關(guān):quartus ii

32、系統(tǒng)的編譯程序,支持 altera 全部系列的 pld 產(chǎn)品,提供與結(jié)構(gòu)無關(guān)的設計開發(fā)環(huán)境,具有強大的邏輯綜合與優(yōu)化功能。2、全集成化:quartus ii 的設計輸入、邏輯綜合、布局布線、仿真校驗和編程下載等功能都全部集成在統(tǒng)一的開發(fā)環(huán)境下,可以加快動態(tài)開發(fā)和調(diào)試,縮短開發(fā)周期。3、硬件描述語言(hdl):quartusii 支持各種 hdl 輸入選項,包括vhdl,verilog hdl 和 altera 的硬件描述語言 ahdl。4、豐富的設計庫:quartus ii 提供豐富的庫單元供設計者調(diào)用,其中包括各類常用的基本數(shù)字器件,以及參數(shù)化的宏單元模塊(megafunction)。在本系

33、統(tǒng)設計中,采用了國際上通用的 vhdl 語言對某些具有特定功能的邏輯模塊進行設計。vhdl(very high speed integrated circuit hardware description language),即甚高速集成電路硬件描述語言,已經(jīng)成為一個電子電路和系統(tǒng)的描述、建模、綜合的工業(yè)標準。它具有強大的語言結(jié)構(gòu),可以用簡潔明確的代碼描述來進行復雜控制邏輯的設計。它具有多層次的設計描述功能,支持設計庫和可重復使用元件的生成。第 3 章 系統(tǒng)硬件設計3.1 系統(tǒng)硬件結(jié)構(gòu)系統(tǒng)主要完成的任務是將采集到的圖像數(shù)據(jù)傳輸?shù)接嬎銠C中處理,這一過程需要完善的硬件平臺作為保障才能將大量數(shù)據(jù)實時無

34、誤的傳輸。該硬件平臺主要包括如下幾個部分:線陣 ccd 圖像傳感器、vsp5010 圖像數(shù)字轉(zhuǎn)換器、fpga 最小系統(tǒng),硬件結(jié)構(gòu)如圖 3-1 所示。線陣 ccd 圖像傳感器將采集到的圖像信號轉(zhuǎn)化成電壓信號輸出,然后經(jīng)過 vsp5010 對該信號進行模擬前端處理,最終轉(zhuǎn)換成數(shù)字信號。fpga 是整個系統(tǒng)的控制核心,系統(tǒng)采用的是 altera 公司 cyclone 系列的 ep1c3 來產(chǎn)生線陣 ccd 圖像傳感器、模擬前端處理器的驅(qū)動脈沖和控制信號,并把vsp5010 輸出的數(shù)字圖像信號緩存于利用 ip 核(intellectual property core)產(chǎn)生的內(nèi)部雙口 ram 緩存器中。

35、fpgaep1c3afevsp5010電源配置電路io接口電壓轉(zhuǎn)換74lvc16245晶振ccdtcd1501d圖圖 3-1 系統(tǒng)硬件結(jié)構(gòu)圖系統(tǒng)硬件結(jié)構(gòu)圖3.2 ccd 硬件設計3.2.1 ccd 工作原理 ccd 是基于金屬氧化物半導體技術(shù)的光電轉(zhuǎn)換器件,它是由很多光敏像元組成的,即在 p 型(或 n 型)硅襯底的表面用氧化方法形成一層厚度約 0.1um 的二氧化硅層,再在二氧化硅上蒸鍍一層金屬膜,并用光刻的方法制成柵狀電極。ccd 的基本工作步驟為:把入射光子轉(zhuǎn)變成電荷,把這些電荷轉(zhuǎn)移到輸出放大器上,并把電荷轉(zhuǎn)變成電壓或電流信號,使這些電壓或電流能被傳感器外的電路感知。當柵極施加正偏壓后,

36、空穴被排斥,產(chǎn)生耗盡區(qū),偏壓繼續(xù)增加,耗盡區(qū)將進一步向半導體內(nèi)延伸,將半導體電子吸引到表面,形成一層極薄但電荷濃度很高的反型層。ccd 中電荷從一個位置轉(zhuǎn)移到另一個位置,在開始時刻,有一些電荷存儲在偏壓為10v 的第一個電極下的勢阱中,其它電極上均加有大于閾值的較低電壓。經(jīng)過一定時刻后,各電極上的電壓發(fā)生變化,電荷包向右移動。將按一定規(guī)律變化的電壓(如外部的時鐘電壓)加到 ccd 各電極上,電極下的電荷包就沿半導體表面按一定方向轉(zhuǎn)移到輸出端,實現(xiàn)圖像的自掃描,從而將照射在 ccd 上的光學圖像轉(zhuǎn)換成電信號圖像,直接顯示圖像全貌。圖 3-2 是線陣 ccd 的結(jié)構(gòu)示意圖,可以看出器件主要有光敏區(qū)

37、、轉(zhuǎn)移區(qū)、輸出單元這三部分組成。光敏區(qū)由 n 個光敏元排成一列,光敏單元始終進行光積分,當轉(zhuǎn)移柵加高電平時,n 個光信號電荷包并行轉(zhuǎn)移到所對應的那位 ccd 中,然后,轉(zhuǎn)移柵加低電平,轉(zhuǎn)移中斷,進行下一行積分。n 個電荷包依次沿著 ccd 串行傳輸,每驅(qū)動一個周期,各信號電荷包向輸出端方向轉(zhuǎn)移一位,第一個驅(qū)動周期輸出第一個光敏元信號電荷包;第二個驅(qū)動周期輸出第二個光敏元信號電荷包,依次類推,第n 個驅(qū)動周期輸出第 n 個光敏元信號電荷包。當一行的 n 個信號全部讀完,產(chǎn)生一個觸發(fā)信號,使轉(zhuǎn)移柵變?yōu)楦唠娖?,將新一行?n 個光信號電荷包并行轉(zhuǎn)移到 ccd中,開始新一行信號傳輸和讀出,周而復始。圖

38、圖 3-2 線陣線陣 ccd 結(jié)構(gòu)圖結(jié)構(gòu)圖3.2.2 ccd 的主要特性參數(shù)1、轉(zhuǎn)移效率轉(zhuǎn)移效率 是指電荷包在進行每一次轉(zhuǎn)移中的效率,即電荷包從一個柵轉(zhuǎn)移到下一個柵時,有 部分的電荷轉(zhuǎn)移過去,余下 e 部分沒有被轉(zhuǎn)移,e 稱轉(zhuǎn)移損失率,根據(jù)電荷守恒原理有: =1e (3.1)由定義可知,一個電荷量為的電荷包,經(jīng)過 n 次轉(zhuǎn)以后的輸出電荷量應為:0q (3.2)0nnqq即總效率為: (3.3)0/nnqq由于 ccd 中的信號電荷包大都要經(jīng)歷成百上千次的轉(zhuǎn)移,即使 值幾乎接近1,但其總效率往往仍然很低。2、暗電流ccd 成像器件在既無光注入又無電注入情況下的輸出信號稱暗信號,即暗電流。暗電流的

39、根本起因在于耗盡區(qū)產(chǎn)生復合中心的熱激發(fā)。由于工藝過程不完善及材料不均勻等因素的影響,ccd 中暗電流密度的分布是不均勻的。暗電流的危害主要有兩個方面,即限制器件的低頻限和引起固定圖像噪聲。3、靈敏度指在一定光譜范圍內(nèi)單位曝光量的輸出信號電壓(電流)。曝光量是指光強與光照時間之積,也相當于投射到光敏元上的單位輻射功率所產(chǎn)生的電壓(電流),其單位為 v/w(a/w) 。ccd 的光譜響應基本上由光敏元材料決定,也與光敏元結(jié)構(gòu)尺寸差異、電極材料和器件轉(zhuǎn)移效率不均勻等因素有關(guān)。4、光譜響應ccd 對不同波長的光的響應程度是不一樣的。例如,ccd 對藍光的響應是比較差的,這是因為在多晶硅中藍光被吸收的比

40、較厲害,以及在多晶硅氧化物硅等層中引起的多層干涉的結(jié)果。通常把響應度等于峰值響應的一半所對應的波長范圍稱為光譜響應范圍。普通 ccd 的光譜響應范圍為 4001100nm。5、噪聲ccd 的噪聲可歸納為三類:散粒噪聲、轉(zhuǎn)移噪聲和熱噪聲。(1) 散粒噪聲在 ccd 中,無論是光注入、電注入還是熱產(chǎn)生的信號電荷包的電子數(shù)總有一定的不確定性,也就是圍繞平均值上下變化,形成噪聲。這種噪聲常被稱為散粒噪聲,它與頻率無關(guān),是一種白噪聲。散粒噪聲代表著器件最高信噪比的極限,片外的信號處理電路不能對此噪聲進行抑制。(2) 轉(zhuǎn)移噪聲轉(zhuǎn)移噪聲主要是由轉(zhuǎn)移損失及表面態(tài)俘獲引起的噪聲,這種噪聲具有累積性和相關(guān)性。累積

41、性是指轉(zhuǎn)移噪聲是在轉(zhuǎn)移過程中逐次累積起來的,與轉(zhuǎn)移次數(shù)成正比。相關(guān)性是指相鄰電荷包的轉(zhuǎn)移噪聲是相關(guān)的,因為電荷包在轉(zhuǎn)移過程中,每當有一過量q 電荷轉(zhuǎn)移到下一勢阱時,必然在原來勢阱中留下一減量q 電荷,這份減量電荷疊加到下一個電荷包中,所以電荷包每次轉(zhuǎn)移要引起兩份噪聲。這兩份噪聲分別于前、后相鄰周期的電荷包的轉(zhuǎn)移噪聲相關(guān)。(3) 熱噪聲熱噪聲是由于固體中載流子的無規(guī)則熱運動引起的,在 ok 以上,無論其中有無外加電流通過,都有熱噪聲,對信號電荷注入及輸出影響最大,它相當于電阻熱噪聲和電容的總寬帶噪聲之和。以上 3 種噪聲源是獨立無關(guān)的,所以 ccd 得總噪聲功率是它們的均方和。在ccd 圖像數(shù)據(jù)

42、采集過程中,要盡可能的得到精確的 ccd 信號,且最大程度的降低ccd 的噪聲,提高信噪比。降低噪聲的主要方法有:采用相關(guān)雙采樣 cds(correlated double sampling)技術(shù)、雙斜積分法、小波變換校正法、提高 ccd 工作頻率、帶通濾波器法、制冷方法等。本系統(tǒng)采用了基于數(shù)字技術(shù)的相關(guān)雙采樣方法對噪聲進行抑制。6、分辨率分辨率是攝像器件最重要的參數(shù)之一,它表明 ccd 成像器件對景物細節(jié)的鑒別能力。通常用每毫米能分辨的線對數(shù)表示,即 lp/mm。有時也用可分辨的最小尺寸表示,它是可分辨的空間頻率的倒數(shù)。例如一個 ccd 能分辨的最大空間頻率為20lp/mm,則可分辨的最小尺

43、寸為 0.05mm。分辨率與 ccd 器件的像素尺寸有直接關(guān)系,像素尺寸越小,分辨率越高。通??煞直娴淖钚〕叽缂s為像素尺寸的 2 倍。目前 ccd 的像素尺寸為 614um,可分辨的最小尺寸為 0.0120.028um,對應的線對數(shù)為 8535lp/mm。3.2.3 ccd 驅(qū)動電路設計ccd 是圖像采集系統(tǒng)的核心,在應用 ccd 圖像傳感器時,需要解決的問題主要有兩個,即產(chǎn)生正確的脈沖時序驅(qū)動 ccd 器件和輸出信號的采集處理。為了保證ccd 圖像傳感器正確穩(wěn)定的工作并充分發(fā)揮它的光電轉(zhuǎn)換功能,必須設計出能夠產(chǎn)生符合 ccd 器件工作所需時序的驅(qū)動控制電路。系統(tǒng)利用先進的 fpga 技術(shù)產(chǎn)生

44、高速穩(wěn)定的 ccd 驅(qū)動時序,具體的程序?qū)崿F(xiàn)部分將在第四章詳細介紹。1、tcd1501d 芯片基本結(jié)構(gòu)系統(tǒng)選用了日本東芝公司生產(chǎn)的 tcd1501d 線陣 ccd 圖像傳感器,它是一款高速、低暗電流的 5000 像元線陣 ccd 器件。芯片封裝形式為 dip22 雙列直插式,tcd1501d 的管腳分部和結(jié)構(gòu)如圖 3-3 所示,表 3-1 為引腳名稱說明。 表表 3-13-1 tcd1501dtcd1501d 引腳說明引腳說明 圖圖 3-33-3 tcd1501dtcd1501d 管腳圖管腳圖 圖 3-4 所示為 tcd1501d 原理結(jié)構(gòu)圖,由圖可知,tcd1501d 由光敏區(qū)、轉(zhuǎn)移柵、模擬

45、移位寄存器及信號輸出單元組成。該傳感器內(nèi)部包含一列 5076 個光敏二極管,前面 64 個和后面 12 個是作暗電流檢測而被遮蔽的,中間 5000 個光電二極管是曝光像敏單元。當掃描一張 a3 的圖紙時可達到 16 線/mm 的精度,該器件工作在5v 驅(qū)動脈沖,12v 的電源條件下。1e、o電荷轉(zhuǎn)移脈沖2e、o電荷轉(zhuǎn)移脈沖1b末級時鐘2b末級時鐘sh幀轉(zhuǎn)移脈沖rs復位脈沖sp采樣保持脈沖cp鉗位脈沖os信號輸出dos補償信號輸出ss地od電源nc未連接圖圖 3-4 tcd1501d 結(jié)構(gòu)圖結(jié)構(gòu)圖tcd1501d 的光譜響應特性曲線如圖 3-5 所示。光譜響應范圍從 400nm 到 1100nm

46、,峰值對應的波長為 550nm。圖圖 3-5 光譜響應曲線光譜響應曲線2、tcd1501d 驅(qū)動電路設計由于 tcd1501d 的時序邏輯是通過 fpga 發(fā)出信號驅(qū)動的,fpga 的引腳為cmos 電平標準,而 tcd1501d 所需的驅(qū)動信號為 ttl 電平標準,但 cmos 電路的驅(qū)動電流較小,不能夠直接驅(qū)動 ttl 電路,所以需要對 fpga 輸出的 ccd 驅(qū)動信號進行電平標準轉(zhuǎn)換。系統(tǒng)中使用 74lvc16245 實現(xiàn)電平標準轉(zhuǎn)換的功能,它是16 位高速 cmos 雙向線驅(qū)動器,采用單電源供電方式,可以增強電流驅(qū)動能力,工作頻率可達 40mhz。由于 74lvc16245 輸入高電

47、平的最小值為 2v,輸出高電平為5v,所以利用它達到了驅(qū)動 tcd1501d 所需高電平電壓值的作用。其工作方式如表3.2 所示。表表 3.2 74lvc16245 工作狀態(tài)表工作狀態(tài)表控制輸入端oe dir工作方式llb 端輸入,a 端輸出lha 端輸入,b 端輸出hx隔離狀態(tài)本設計設定 vcc 為 3.3v,oe 和 dir 同設為低電位,這樣 74lvc16245 工作模式為 b 端輸入,a 端輸出。圖 3-6 所示為系統(tǒng)的 ccd 驅(qū)動電路硬件原理圖。該電路提供了 tcd1501d 正常工作所需的全部驅(qū)動信號以及 12v 的電源接口。由于 74lvc16245 可以同時驅(qū)動兩片 tcd

48、1501d,所以這里設計了兩個接口 p1 和p2。圖中 ccdod 和 ccdev 為線陣 ccd 的采集到的圖像信號接收端,最終接到vsp5010 的 34 腳和 47 腳上。1dir11b121b23gnd41b351b46vcc71b581b69gnd101b7111b8122b1132b214gnd152b3162b417vcc182b5192b620gnd212b7222b8232dir242oe#252a8262a727gnd282a6292a530vcc312a4322a333gnd342a2352a1361a8371a738gnd391a6401a541vcc421a4431a

49、344gnd451a2461a1471oe#48g174lvc16245dgnddgndvioviodgnddgnddgnddgnddgnd1eob1eobrs#cp#sp#dgnddgnd2eobrs#cp#sp#2eobshsh12v12v12345678910p1header 5x212345678910p2header 5x2dgnddgnddgndviovioccdevccdoddgnddgnddgnddgnd1eob_12eob_1rs_1cp_1sp_1sh_11eob_12eob_1rs_1cp_1sp_1sh_11eob_22eob_2rs_2cp_2sp_2sh_21eob

50、_22eob_2rs_2cp_2sp_2sh_2圖圖 3-3-6 ccd 驅(qū)動電路硬件設計驅(qū)動電路硬件設計3.3 afe 電路設計3.3.1 afe 功能分析afe(analog front end) ,又稱模擬前端處理。ccd 圖像傳感器輸出的模擬圖像信號需要經(jīng)過信號調(diào)理和 a/d 轉(zhuǎn)換,使之成為數(shù)字信號形式,這樣才能傳給后端處理器。afe 的作用就是將 ccd 輸出的模擬圖像信號箝位和放大到 a/d 轉(zhuǎn)換器所需要的電平。模擬前端系統(tǒng)的工作將直接影響各類應用采集系統(tǒng)的動態(tài)范圍、分辨率、信噪比、線性度、速度等重要參數(shù),它是提高系統(tǒng)采樣范圍及其采樣位數(shù)的基礎之一。一個完整的 afe 處理器包括輸

51、入箝位,相關(guān)雙采樣,程控增益放大,模數(shù)轉(zhuǎn)換等功能。3.3.2 vsp5010 簡介本設計摒棄了以分離采樣保持器結(jié)合運放的方案,而采用眾多數(shù)碼相機的方案,用一塊專用的 afe 芯片來完成信號放大、增益調(diào)節(jié)、相關(guān)雙采樣、及模數(shù)轉(zhuǎn)換。這樣的方案由于采用了單芯片設計方案,系統(tǒng)將具有更好的可靠性、穩(wěn)定性。本設計中采用 ti 的 vsp5010 前端信號處理芯片。vsp5010 是一款面向 ccd 的完善的低功耗雙通道模擬信號處理器。它內(nèi)含最高 31msps 的相關(guān)雙采樣(cds)電路、可編程增益放大器(dpga) 、14 位精度的最高采樣率為 31msps 的 a/d 轉(zhuǎn)換器。vsp5010 可以工作在

52、三種模式下,對 ccd 信號、模擬視頻信號和普通的交流信號進行 a/d 轉(zhuǎn)。vsp5010 以其高精度、高速度的模數(shù)轉(zhuǎn)換能力,以及它所具有的完善的性能結(jié)構(gòu),廣泛的應用在工業(yè)控制、醫(yī)療儀器、科學研究等領(lǐng)域的高精度圖像采集系統(tǒng)等。vsp5010 的引腳圖如圖 3-7 所示。圖圖 3-3-7 vsp5010 引腳圖引腳圖vsp5010 的內(nèi)部結(jié)構(gòu)圖如圖 3-8 所示。主要包含直流重建、相關(guān)雙采樣、輸入箝位、可編程增益放大器(dpga) 、黑電平箝位、a/d 轉(zhuǎn)換器等模塊。下面將分別介紹,闡述 vsp5010 的工作原理。圖圖 3-83-8 vsp5010vsp5010 的內(nèi)部結(jié)構(gòu)圖的內(nèi)部結(jié)構(gòu)圖1、直

53、流重建 直流重建的目的是實現(xiàn)直流電平箝位。由于 ccd 的輸出信號因為包含了一個較大的直流成分,這個直流量很容易造成放大器的飽和或者引起共模效應。因此,ccd 的輸出信號往往不能直接加到后續(xù)放大器的輸入端。直流重建電路的功能是從信號中恢復出優(yōu)化的信號直流分量,即將疊加在 ccd 像素上的直流電平恢復到一個希望的值。在實際電路設計中,將 ccd 輸出信號經(jīng)過一個 0.1uf 的耦合電容連接到 vsp5010 的 ccd 信號輸入引腳,在耦合電容端產(chǎn)生一個理想的直流偏置電壓,可以將 ccd 信號的直流電平箝位在 1.5v 左右。2、相關(guān)雙采樣(cds) 相關(guān)雙采樣(cds)是根據(jù) ccd 輸出信號

54、和噪聲信號的特點而設計,它能消除復位噪聲的干擾,對 1/f 噪聲和低頻噪聲也有抑制作用,可以顯著改善信噪比,提高信號檢測精度。由于 ccd 每個像元的輸出信號中既包含有光敏信號,也包含有復位脈沖電壓信號,若在光電信號的積分開始時刻和積分結(jié)束時刻,分別對輸出信號采樣(在一個信號輸出周期內(nèi),產(chǎn)生兩個采樣脈沖,分別采樣輸出信號的兩個電平,即一次是對復位電平進行采樣,另一次是對信號電平進行采樣) ,并且使得兩次采樣時間之間的間隔遠小于時間常數(shù) rc(r 為復位管的導通電阻) ,這樣兩次采樣的噪聲電壓相差無幾,兩次采樣的時間又是相關(guān)的。若將兩次采樣值相減,就基本消除了復位噪聲的干擾,得到信號電平的實際有

55、效幅值。3、輸入箝位 輸入箝位的目的是去除 ccd 的黑電平偏移。一些 ccd 信號有很大的黑電平偏移電壓,如果不及時將這個偏移量去除,將會對芯片內(nèi)部 dpga 電路的可用放大空間有很大的影響。與其它模擬前端芯片的結(jié)構(gòu)不同,vsp5010 在 ccd 信號進入芯片后就去除了這個偏移電平,這樣做有兩個好處:其一是減小對芯片采集通道中的黑電平箝位模塊的影響,其二是確保 dpga 有更大的電壓放大的空間。4、可編程增益放大器(dpga) vsp5010 提供了一個分辨率為 10 位、增益范圍為 0db24db 的dpga,dpga 的增益系數(shù)由 spi 串行總線對相應寄存器的進行配置,具體的dpga

56、 增益值公式為: code range gain equation(db) 1281024 gain(db)=20log (code128)/64 (4.1)式(4.1)中的 code 為相應寄存器的 10bit 數(shù)據(jù)值。vsp5010 的配置由 fpga負責完成。5、黑電平箝位 黑電平箝位環(huán)路模塊用來移除采樣通道中剩余的偏移電壓,同時能夠跟隨 ccd 黑電平信號的低頻變化。它的工作原理是:首先,通過對相應寄存器配置,獲得需要的箝位電平,可調(diào)范圍為 0510 lsb;然后,在信號的消隱期,adc 的輸出電壓與用戶通過寄存器配置的黑電平向比較;最后,比較后的信號通過濾波降低噪聲,將修正的信號通過

57、 dac 重新輸入 adc。通常,黑電平箝位環(huán)路應在每個行周期變化一次,但實際上這個環(huán)路可以變化得更慢以適應特殊得需要。6、a/d 轉(zhuǎn)換器 vsp5010 內(nèi)部含有一個高速、低功耗的 a/d 轉(zhuǎn)換器。它的高性能體現(xiàn)在:精度為 14 位;采樣率為 30mhz;差分非線性好于 0.5 lsb;(-0.33.6)v 的輸入幅值范圍;更好的抗噪能力。vsp5010 的硬件電路設計如下圖 3-9 所示。b01b12b23b34b45b56clpob7sysclk8shd9shp10b611b712b813b914b1015b1116dgnd17vdd18agnd19vcc20agnd21sdi22scl

58、k23wrt24rdo25agnd26agnd27vcc28cob_od29bypr_od30bypp_od31bypm_od32byp_od33ccdin_od34agnd35vcc36refn_od37cm_od38refp_od39vcc40agnd41refp_ev42cm_ev43refn_ev44vcc45agnd46ccdin_ev47byp_ev48bypm_ev49bypp_ev50bypr_ev51cob_ev52vcc53agnd54agnd55cds/sh_sel56ca157ca058inputclp59reset60outenb61agnd62vcc63dgnd64

59、w1vsp5010b0dgndagndviovioagnddgnddgnddgndagndccdevccdodb1b2b3b4b5b6b7b8b9b10b11shpshdsysclkclpobsdisclkwrtrdooutenbresetinputclpca0ca1cds/shdgndvioviovioagndvioagndagndviovioagnddgnddgnddgndc01 c02 c03 c04c05c06c07c08c09c010c011c012c013c014c015c016ca1ca2圖圖 3-93-9 vsp5010vsp5010 硬件電路設計硬件電路設計3.4 fpga

60、硬件電路設計3.4.1 cyclone 系列 fpga 簡介altera 公司 cyclone 系列 fpga 是目前市場上性價比最優(yōu)且價格最低的fpga。cyclone 器件具有為大批量價格敏感應用優(yōu)化的功能集,這些應用市場包括消費類、工業(yè)類、汽車業(yè)、計算機和通信類。器件基于成本優(yōu)化的全銅 1.5vsram 工藝,容量從 2910 至 20060 個邏輯單元不等,具有多達 294912bit 嵌入 ram,該系列各型號資源詳細信息見表 3-3。cyclone fpga 支持各種單端 i/o 標準如 lvttl、lvcmos、pci 和 sstl-2/3,通過 lvds 和 rsds 標準提供

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論