第19章1D觸發(fā)器、寄存器

1、19.1 觸發(fā)器 19.1.1 鎖存器 19.1.2 D觸發(fā)器 19.1.3 JK觸發(fā)器19.2 寄存器 19.2.1 并行數(shù)碼寄存器 19.2.2 串行移位寄存器 19.2.3 集成電路移位寄存器19.3計(jì)數(shù)器 19.3.1 二進(jìn)制加法計(jì)數(shù)器 19.3.2 十進(jìn)制加法計(jì)數(shù)器 19.3.3 任意進(jìn)制計(jì)數(shù)器 19.3.3 集成電路計(jì)數(shù)器 19.3.3計(jì)數(shù)器應(yīng)用舉例第第19講講第第19章章 時(shí)序邏輯電路時(shí)序邏輯電路119.1 觸發(fā)器觸發(fā)器19.1.1 鎖存器鎖存器1.基本的基本的R-S鎖存器鎖存器組成：用組成：用2個(gè)與非門(mén)個(gè)與非門(mén)(或或2個(gè)或非門(mén)個(gè)或非門(mén))構(gòu)成構(gòu)成&QQDRDS Set D

2、irect直接置位端直接置位端DS Reset Direct直接復(fù)位端直接復(fù)位端DR 、 輸出端輸出端QQQQDRDSR-S鎖存器符號(hào)鎖存器符號(hào)2&QQDRDS&QQDRDS基本基本R-S鎖存器真值表鎖存器真值表0111000 1 0 1 （復(fù)位）（復(fù)位）1 0 1 0 （置位）（置位）1 1 （保持原狀）（保持原狀）*0 0 1 1 *QQDRDS 同時(shí)同時(shí) 時(shí)時(shí), Q=0。故。故 稱為稱為復(fù)位端復(fù)位端, 或稱為或稱為清清0端端1DS0DRDR011100 同時(shí)同時(shí) 時(shí)時(shí), Q=1。故。故 稱為稱為置位端置位端, 或稱為或稱為置置1端端1DR0DSDS3&QQDRDS

3、R-S鎖存器真值表鎖存器真值表01100110 1 0 1 （復(fù)位）（復(fù)位）1 0 1 0 （置位）（置位）1 1 （保持原狀）（保持原狀）*0 0 1 1 *QQDRDS 指指 、 從從01或或10變成變成11時(shí)，時(shí)，輸出端狀態(tài)不變輸出端狀態(tài)不變DRDS4&QQDRDSR-S鎖存器真值表鎖存器真值表0011110 1 0 1 （復(fù)位）（復(fù)位）1 0 1 0 （置位）（置位）1 1 （保持原狀）（保持原狀）*0 0 1 1 *QQDRDS&QQDRDS110011當(dāng)當(dāng) 、 同時(shí)從同時(shí)從00變成變成11時(shí)時(shí)DRDS001假設(shè)右與非門(mén)翻轉(zhuǎn)快，假設(shè)右與非門(mén)翻轉(zhuǎn)快，Q先變?yōu)橄茸優(yōu)?設(shè)計(jì)

4、電路時(shí)此種情況應(yīng)避免設(shè)計(jì)電路時(shí)此種情況應(yīng)避免 所以所以 、 同時(shí)從同時(shí)從00變成變成11時(shí)時(shí), 輸出端狀態(tài)不定，輸出端狀態(tài)不定， 、 可能是可能是01，也可能是，也可能是10。DRDSQQ5R-S 鎖存器特點(diǎn)鎖存器特點(diǎn):(2) 可觸發(fā)使之翻轉(zhuǎn)可觸發(fā)使之翻轉(zhuǎn) (使使 、 之一為之一為0時(shí)可翻轉(zhuǎn)時(shí)可翻轉(zhuǎn))。DRDS(1) 具有兩個(gè)穩(wěn)態(tài)具有兩個(gè)穩(wěn)態(tài)( 或或 )。1 , 0QQ0 , 1QQ(3) 具有記憶功能具有記憶功能( 、 都為都為1時(shí)，保持原來(lái)狀態(tài)時(shí)，保持原來(lái)狀態(tài))。DRDS6R-S鎖存器應(yīng)用舉例鎖存器應(yīng)用舉例: 單脈沖發(fā)生器單脈沖發(fā)生器&QQDRDS+5V+5V4.7k 4.7k K

5、7R-S鎖存器應(yīng)用舉例鎖存器應(yīng)用舉例: 單脈沖發(fā)生器單脈沖發(fā)生器&QQDRDS+5V+5V4.7k 4.7k K8R-S鎖存器應(yīng)用舉例鎖存器應(yīng)用舉例: 單脈沖發(fā)生器單脈沖發(fā)生器&QQDRDS+5V+5V4.7k 4.7k KQQt正脈沖正脈沖負(fù)脈沖負(fù)脈沖92. 2. 門(mén)控門(mén)控R-SR-S鎖存器鎖存器控制端控制端&RSGDRDSQQ電路組成電路組成功能表功能表 G R S Q n+1 說(shuō)明說(shuō)明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 *不定不定 避免避免 0 Qn 保持保持10門(mén)控門(mén)控R-S鎖存器功能表鎖存器功能表 G R

6、S Q n+1 說(shuō)明說(shuō)明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 *不定不定 避免避免 0 Qn 保持保持3. 門(mén)控門(mén)控D鎖存器組成及功能鎖存器組成及功能1D&RSGDRDSQQ電路組成電路組成其他兩種情況不會(huì)出現(xiàn)其他兩種情況不會(huì)出現(xiàn)只有這三種情況只有這三種情況具有數(shù)據(jù)記憶功能具有數(shù)據(jù)記憶功能G=1時(shí)時(shí), Q =DG=0時(shí)時(shí), 保持原狀保持原狀 G D Q 1 0 0 1 1 1 0 保持保持門(mén)控門(mén)控D鎖存器功能表鎖存器功能表111D&GQQDRDS 門(mén)控門(mén)控D鎖存器的改進(jìn)及符號(hào)鎖存器的改進(jìn)及符號(hào)集成電路集成電路74LS75, 7

7、4LS373門(mén)控門(mén)控D鎖存器符號(hào)鎖存器符號(hào)DGDRDSQQ1219.1.2 D19.1.2 D觸發(fā)器觸發(fā)器1. 時(shí)鐘時(shí)鐘上升上升沿觸發(fā)沿觸發(fā)的的維持阻塞型維持阻塞型D觸發(fā)器觸發(fā)器時(shí)鐘上升沿觸發(fā)的時(shí)鐘上升沿觸發(fā)的D觸發(fā)器符號(hào)觸發(fā)器符號(hào)DCPDRDSQQ時(shí)鐘時(shí)鐘數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出輸出直接復(fù)位端直接復(fù)位端直接置位端直接置位端DQn1特性方程特性方程DCP&DRDSQQ功能表功能表CP Q n+1D功能表說(shuō)明：功能表說(shuō)明： 在在CP上升沿時(shí)，上升沿時(shí)，Q等于等于D；在；在CP高高電平、低電平和下電平、低電平和下降沿時(shí)，降沿時(shí)，Q保持不保持不變。變。132. 時(shí)鐘時(shí)鐘下升下升沿觸發(fā)沿觸發(fā)的

8、的維持阻塞型維持阻塞型D觸發(fā)器觸發(fā)器DQn1特性方程特性方程功能表功能表CP Q n+1D功能表說(shuō)明：功能表說(shuō)明： 在在CP下升沿時(shí)，下升沿時(shí)，Q等于等于D；在；在CP高電平、高電平、低電平和上降沿時(shí)，低電平和上降沿時(shí)，Q保持不變。保持不變。時(shí)鐘下升沿觸發(fā)的時(shí)鐘下升沿觸發(fā)的D觸發(fā)器符號(hào)觸發(fā)器符號(hào)DCPDRDSQQ14課堂練習(xí)課堂練習(xí) 題目題目: 時(shí)鐘時(shí)鐘CP及輸入信號(hào)及輸入信號(hào)D 的波形如圖所示的波形如圖所示, 試畫(huà)出各觸發(fā)器輸出試畫(huà)出各觸發(fā)器輸出端端Q的波形的波形,設(shè)各輸出端設(shè)各輸出端Q的初始狀態(tài)的初始狀態(tài)=0.DQDCPQ1DQDCPQ2CP上升沿觸發(fā)上升沿觸發(fā)CP下升沿觸發(fā)下升沿觸發(fā)CP

9、DQ1tttQ2t153. 3. 集成集成D D觸發(fā)器介紹觸發(fā)器介紹(1) 集成雙集成雙D觸發(fā)器觸發(fā)器74LS74VCC(+5V)GND(地地)DCPDRDSQQDCPDRDSQQ16例例: 用用D觸發(fā)器觸發(fā)器 將一個(gè)時(shí)鐘進(jìn)行將一個(gè)時(shí)鐘進(jìn)行2分頻分頻.CPCPQQ01 22分頻器分頻器DCPQQ 、 不用時(shí)不用時(shí), 甩空或通甩空或通過(guò)過(guò)4.7k 的電阻吊高電平。的電阻吊高電平。DRDS頻率關(guān)系：頻率關(guān)系：2CPQff17用用2個(gè)個(gè)2分頻器級(jí)聯(lián)組成一個(gè)分頻器級(jí)聯(lián)組成一個(gè)4分頻器分頻器1Q2QCPDCPQQDCPQQ頻率關(guān)系：頻率關(guān)系：42CP1Q2Qfff 44分頻器分頻器18(2) 集成集成4

10、D觸發(fā)器觸發(fā)器74LS175公共公共CP端，公共端，公共清清0端，無(wú)置端，無(wú)置1端。端。CP1D2D3D4D2Q1Q3Q4Q1QVcc(+5V)GNDCLR4Q3Q2QRDDQQRDDQQRDDQQRDDQQ符號(hào)符號(hào) CLR 74LS1751D 2D 3D 4D4D觸發(fā)器觸發(fā)器CP1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q19集成集成4D觸發(fā)器觸發(fā)器74LS175的應(yīng)用舉例的應(yīng)用舉例搶答電路搶答電路參賽人參賽人搶答按鍵搶答按鍵主持人清主持人清0按鍵按鍵1Q 1Q 2Q 2Q 3Q 3Q 4Q 4QVCCGND1D 2D 3D 4D CPCLR5004+5V111&1+5V4.7k

11、風(fēng)鳴器風(fēng)鳴器CLK1kHz甲甲乙丙丁74LS175120(3) 集成集成8D觸發(fā)器觸發(fā)器74LS273內(nèi)部有內(nèi)部有8個(gè)個(gè)D觸發(fā)器觸發(fā)器CP1D8DCLRGNDVCC1Q2D3D4D5D6D7D2Q3Q4Q5Q6Q7Q8QQDRDQDRD組成組成符號(hào)符號(hào)CLR 74LS2731D 2D 3D 4D 5D 6D 7D 8D8D觸發(fā)器觸發(fā)器CP1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q2119.2寄存器寄存器19.2.1 數(shù)碼寄存器數(shù)碼寄存器(并行寄存器并行寄存器)一個(gè)一個(gè)D觸發(fā)器組成觸發(fā)器組成1位的數(shù)碼寄存器位的數(shù)碼寄存器一般由一般由D觸發(fā)器組成，用于存放數(shù)碼。觸發(fā)器組成，用于存放數(shù)碼。由由4

12、D集成電路集成電路74LS175組成組成4位二進(jìn)制數(shù)寄存器位二進(jìn)制數(shù)寄存器由由8D集成電路集成電路74LS273組成組成8位二進(jìn)制數(shù)寄存器位二進(jìn)制數(shù)寄存器DCPQQD CLR 74LS1754D 3D 2D 1D4D觸發(fā)器觸發(fā)器CP4Q 3Q 2Q 1QCPD3D2D1D0+5VQ3Q2Q1Q04位二進(jìn)制數(shù)位二進(jìn)制數(shù)D3D0CLR 74LS2738D 7D 6D 5D 4D 3D 2D 1D8D觸發(fā)器觸發(fā)器CP8Q 7Q 6Q 5Q 4Q 3Q 2Q 1QQ3Q2Q1Q0Q4Q5Q6Q78位二進(jìn)制數(shù)位二進(jìn)制數(shù)D7D0D7 D6 D5 D4D3D2D1D0CP+5V22計(jì)算機(jī)計(jì)算機(jī) 并行輸入并行

13、輸入/輸出接口輸出接口基本原理基本原理外部設(shè)備外部設(shè)備(打印機(jī)打印機(jī))8D鎖存器鎖存器8D1D8Q1QCP計(jì)算機(jī)計(jì)算機(jī)CPU控制信號(hào)控制信號(hào)計(jì)算機(jī)計(jì)算機(jī)輸出接口輸出接口D7D0計(jì)算機(jī)數(shù)據(jù)計(jì)算機(jī)數(shù)據(jù)2319.2.2 串行移位寄存器串行移位寄存器1. 用用D觸發(fā)器組成的移位寄存器觸發(fā)器組成的移位寄存器(右移，串入，串出右移，串入，串出/并出）并出）QSRDQ0Di串行輸串行輸入數(shù)據(jù)入數(shù)據(jù)RDCPQSRDQ1QSRDQ2QSRDQ3Q0 Q1 Q2 Q31CP 1 0 0 0RD 0 0 0 0Di1 1 0 112342CP 0 1 0 03CP 1 0 1 04CP 1 1 0 1串行串行輸出輸

14、出Q0Q3Q2Q1并行輸出并行輸出4個(gè)個(gè)CP后后Di的的4位數(shù)據(jù)出位數(shù)據(jù)出現(xiàn)在并行輸出端現(xiàn)在并行輸出端Q0Q3。再再4個(gè)個(gè)CP后后Di的的4位數(shù)據(jù)從位數(shù)據(jù)從串行輸出端串行輸出端Q3全部移出。全部移出。24QSRDQ0RDCPQSRDQ1QSRDQ2QSRDQ312342. 循環(huán)移位寄存器循環(huán)移位寄存器CP Q0 Q1 Q2 Q31 0 1 0 00 1 0 0 02 0 0 1 03 0 0 0 14 1 0 0 0初始值初始值經(jīng)經(jīng)4個(gè)個(gè)CP脈沖脈沖循環(huán)一周循環(huán)一周 Q0 Q1 Q2 Q3移位方向移位方向253. 并入并入/串出移位寄存器串出移位寄存器 CP Q0 Q1 Q2 Q3 0 1 0

15、 1 11 1 1 0 11 1 1 1 01 1 1 1 1SHIFT/LOAD1 0 1 11 0 1 1置入置入移位移位移位移位移位移位移位時(shí)移位時(shí)Q3先輸出先輸出移位方向移位方向D0Q0 Q1 Q2 Q31根據(jù)每個(gè)時(shí)鐘上升根據(jù)每個(gè)時(shí)鐘上升沿后沿后Q3的狀態(tài)，可的狀態(tài)，可畫(huà)出畫(huà)出Q3的波形圖的波形圖0 時(shí)，置入時(shí)，置入0111 時(shí)，移位時(shí)，移位CP并行輸入數(shù)據(jù)并行輸入數(shù)據(jù)串行輸出串行輸出QQ3QDQD&1D&1QD&11Q2Q1Q0D2D3D1D0SHIFT/LOAD移位/置入26計(jì)算機(jī)計(jì)算機(jī)串行接口串行接口基本原理基本原理D0D1D2D3CPQ3并入并入/串出串

16、出移位寄存器移位寄存器CP甲計(jì)算機(jī)數(shù)據(jù)甲計(jì)算機(jī)數(shù)據(jù)Q0Q1Q2Q3CPDi串入串入/并出并出移位寄存器移位寄存器CP乙計(jì)算機(jī)數(shù)據(jù)乙計(jì)算機(jī)數(shù)據(jù)274. 雙向移位寄存器雙向移位寄存器左移串入數(shù)據(jù)Q0左移串行輸出右移串入數(shù)據(jù)&1&1&11DLDRRIGHT/LEFT右移/左移控制CP右移串行輸出Q0D0Q1D1Q3D3Q2D2Q3&1右移（右移（ ） ：黃門(mén)開(kāi)通，藍(lán)門(mén)關(guān)閉，黃門(mén)開(kāi)通，藍(lán)門(mén)關(guān)閉，D0=DR，D1=Q0，D2=Q1 D3=Q2，每一個(gè)，每一個(gè)CP，依次右移一位。，依次右移一位。右移移位方向：右移移位方向：DRQ0Q1Q2Q3。1/LEFTRIGHT左移（左

17、移（ ） ：藍(lán)門(mén)開(kāi)通，黃門(mén)關(guān)閉，藍(lán)門(mén)開(kāi)通，黃門(mén)關(guān)閉，D3=DL，D2=Q3，D1=Q2 D0=Q1，每一個(gè)，每一個(gè)CP，依次左移一位。，依次左移一位。左移移位方向：左移移位方向：Q0Q1 Q2 Q3 DL。0/LEFTRIGHT28引腳圖引腳圖右移串入數(shù)據(jù)右移串入數(shù)據(jù)（A、B是與的關(guān)系）是與的關(guān)系）清清0端端時(shí)鐘時(shí)鐘CPQ0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 CLRAB74LS1648位并行輸出位并行輸出19.2.3 集成電路移位寄存器集成電路移位寄存器1. 串入串入/并出右移移位寄存器并出右移移位寄存器74LS164思考：數(shù)據(jù)思考：數(shù)據(jù)Di經(jīng)多少個(gè)經(jīng)多少個(gè)CP上升沿后，出現(xiàn)在右邊上升

18、沿后，出現(xiàn)在右邊74LS164的的Q7上？上？ABABQ0Q7ABQ0Q7DiCP74LS16474LS164級(jí)聯(lián)級(jí)聯(lián)每來(lái)一個(gè)每來(lái)一個(gè)CP，AB送送Q0，原來(lái)的，原來(lái)的Q0至至Q7依次右移一位，依次右移一位，Q7丟失。丟失。29Q0 Q1 Q2 Q3 DR D0 D1 D2 D3 DL CLRS1S0CP74LS1942. 雙向移位寄存器雙向移位寄存器(74LS194)并行輸入數(shù)據(jù)并行輸入數(shù)據(jù)右移串入數(shù)據(jù)右移串入數(shù)據(jù)方式控制方式控制輸出輸出清清0端端移位移位脈沖脈沖左移串入數(shù)據(jù)左移串入數(shù)據(jù)右移右移左移左移30雙向移位寄存雙向移位寄存74LS194的功能表的功能表CLR CP S1 S0 Q0 Q1 Q2 Q3 0 0 0 0 0 1 0 0 保持保持 1 0 1 1 1 0 1 1 1 D0 D1 D2 D3 (并行輸入并行輸入) 右移一位右移一位DR左移一位左移一位DLQ0 Q1 Q2 Q3 DR D0 D1 D2 D3 DL CLRS1S0CP74LS194方式控制方式控制輸出輸出預(yù)置數(shù)據(jù)預(yù)置數(shù)據(jù)左移串入左移串入右移串入右移串入清清0移位脈沖移位脈沖31+5V發(fā)光二發(fā)光二極管極管LED1k Q0 Q1 Q2 Q3 DR D0 D1 D2 D3 DL S1S0CP74LS194CLRQ0 Q1 Q2 Q3