計(jì)算機(jī)組成原理課程設(shè)計(jì)—超前進(jìn)位加法器的設(shè)計(jì)

1、 沈陽航空航天大學(xué)課課 程程 設(shè)設(shè) 計(jì)計(jì) 報(bào)報(bào) 告告課程設(shè)計(jì)名稱：計(jì)算機(jī)組成原理課程設(shè)計(jì)計(jì)算機(jī)組成原理課程設(shè)計(jì)課程設(shè)計(jì)題目：超前進(jìn)位加法器的設(shè)計(jì)超前進(jìn)位加法器的設(shè)計(jì)院（系）：計(jì)算機(jī)學(xué)院專 業(yè)： 班 級(jí)：學(xué) 號(hào)：姓 名：指導(dǎo)教師： 完成日期： 沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 目目 錄錄第第 1 章章 總體設(shè)計(jì)方案總體設(shè)計(jì)方案.11.1設(shè)計(jì)原理.11.2 設(shè)計(jì)思路 .21.3 設(shè)計(jì)環(huán)境 .3第第 2 章章 詳細(xì)設(shè)計(jì)方案詳細(xì)設(shè)計(jì)方案.42.1 頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn) .42.1.1 創(chuàng)建頂層圖形設(shè)計(jì)文件.42.1.2 器件的選擇與引腳鎖定.52.1.3 編譯、綜合、適配.72.2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn)

2、 .72.2 四位超前進(jìn)位加法器模塊的設(shè)計(jì)與實(shí)現(xiàn).72.3 仿真調(diào)試 .9第第 3 章章 編程下載與硬件測(cè)試編程下載與硬件測(cè)試.113.1 編程下載 .113.2 硬件測(cè)試及結(jié)果分析 .11參考文獻(xiàn)參考文獻(xiàn).13附附 錄（程序清單或電路原理圖）錄（程序清單或電路原理圖）.14沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告1第 1 章 總體設(shè)計(jì)方案1.1設(shè)計(jì)原理設(shè)計(jì)原理八位超前進(jìn)位加法器，可以由 2 個(gè)四位超前進(jìn)位加法器構(gòu)成。由第一個(gè)四位超前進(jìn)位加法器的進(jìn)位輸出作為第二個(gè)超前進(jìn)位加法器的進(jìn)位輸入即可實(shí)現(xiàn)八位超前進(jìn)位加法器的設(shè)計(jì)。超前進(jìn)位產(chǎn)生電路是根據(jù)各位進(jìn)位的形成條件來實(shí)現(xiàn)的。只要滿足下述條件，就可形成進(jìn)位 C1

3、、C2、C3、C4。所以：第一位的進(jìn)位 C1=X1*Y1+(X1+Y1)*C0 第二位的進(jìn)位 C2=X2*Y2+(X2+Y2)*X1*Y1+(X2+Y2)(X1+Y1)C0 第三位的進(jìn)位 C3=X3*Y3+(X3+Y3)X2*Y2+(X3+Y3)*(X2+Y2)*X1*Y1+ (X3+Y3)(X2+Y2)(X1+Y1)*C0 第四位的進(jìn)位 C4=X4*Y4+(X4+Y4)*X3*Y3+(X4+Y4)*(X3+Y3) * X2*Y2 +(X4+Y4)(X3+Y3)(X2+Y2)*X1*Y1 +(X4+Y4)(X3+Y3)(X2+Y2)(X1+Y1)*C0下面引入進(jìn)位傳遞函數(shù) Pi 和進(jìn)位產(chǎn)生函數(shù)

4、 Gi 的概念。它們定義為： Pi=Xi+Yi Gi=Xi*YiP1 的意義是：當(dāng) X1 和 Y1 中有一個(gè)為 1 時(shí)，若有進(jìn)位輸入，則本位向高位傳遞此進(jìn)位。這個(gè)進(jìn)位可以看成是低位進(jìn)位越過本位直接向高位傳遞的。G1 的意義是：當(dāng) X1，Y1 均為 1 時(shí)，不管有無進(jìn)位輸入，本位定會(huì)產(chǎn)生向高位的進(jìn)位。將 Pi，Gi 代人 C1C4 式中，便可得；C1=G1+P1*C0 式（1）C2=G2+P2*G1+P2*P1*C0 式（2）C3=G3+P3*G2+P3*P2*G1+P3*P2*P1*C0 式（3）沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告2C4=G4+P4*G3+P4*P3*G2+P4*P3*P2*G1+P

5、4*P3*P2*P1*C0 式（4）八位超前進(jìn)位加法器可由 2 個(gè)四位超前進(jìn)位加法器（ASD）組成，第一個(gè)四位超前進(jìn)位加法器的輸出作為第二個(gè)四位超前進(jìn)位加法器的進(jìn)位輸入即可形成八位的超前進(jìn)位加法器。八位超前進(jìn)位加法器的原理框圖如圖 1.1 所示： 圖圖 1.1 八位超前進(jìn)位加法器原理框圖八位超前進(jìn)位加法器原理框圖1.2 設(shè)計(jì)思路設(shè)計(jì)思路一個(gè)八位超前進(jìn)位加法器，可以由 2 個(gè)四位超前進(jìn)位加法器模塊構(gòu)成。四位超前進(jìn)位加法器采用 Schematic 設(shè)計(jì)輸入方式，頂層的四位超前進(jìn)位加法器采用原理圖設(shè)計(jì)輸入方式。采用硬件描述語言進(jìn)行電路設(shè)計(jì)并實(shí)現(xiàn)上述給定進(jìn)位的功能，設(shè)計(jì)的Schematic 程序經(jīng)編譯

6、、調(diào)試后形成 lll*.bit 文件并下載到 XCV200 可編程邏輯芯沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告3片中，經(jīng)硬件測(cè)試驗(yàn)證設(shè)計(jì)的正確性。1.3 設(shè)計(jì)環(huán)境設(shè)計(jì)環(huán)境硬件環(huán)境：偉福 COP2000 型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀、XCV200 實(shí)驗(yàn)板、微機(jī)；EDA 環(huán)境：Xilinx Foundation F3.1 設(shè)計(jì)軟件、ModulSim EDA 仿真軟件。沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告4第 2 章 詳細(xì)設(shè)計(jì)方案2.1 頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)頂層方案圖實(shí)現(xiàn)一位全加器的邏輯功能，采用原理圖設(shè)計(jì)輸入方式完成，電路實(shí)現(xiàn)基于 XCV200 可編程邏輯芯片。在完成原理圖的功能設(shè)計(jì)后，把輸入/輸

7、出信號(hào)安排到 XCV200 指定的引腳上去，實(shí)現(xiàn)芯片的引腳鎖定并進(jìn)行硬件測(cè)試，檢驗(yàn)硬件測(cè)試結(jié)果與軟件仿真結(jié)果是否相等，由此判斷出八位超前進(jìn)位加法器的設(shè)計(jì)是否符合要求。2.1.1 創(chuàng)建頂層圖形設(shè)計(jì)文件創(chuàng)建頂層圖形設(shè)計(jì)文件頂層圖形文件由 2 個(gè)超前進(jìn)位加法器（ASD）構(gòu)成，實(shí)現(xiàn) 17 位輸入 9 位輸出。八位超前進(jìn)位加法器可由 2 個(gè)四位超前進(jìn)位加法器（ASD）組成，第一個(gè)四位超前進(jìn)位加法器的輸出作為第二個(gè)四位超前進(jìn)位加法器的進(jìn)位輸入即可形成八位的超前進(jìn)位加法器。并且，U6 輸入端的 A0A3 為第一個(gè)數(shù)的低四位（A0 為最低位） ，U6 輸入端的 B0B3 為第二個(gè)數(shù)的低四位（B0 為最低位）

8、，U6 輸入端的進(jìn)位輸入 C0 初始設(shè)置為 0；U7 輸入端的 A0A3 為第一個(gè)數(shù)的高四位（A3 為第一個(gè)數(shù)的最高位） ，U7 輸入端的 B0B3 為第二個(gè)數(shù)的高四位（B3 為第二個(gè)數(shù)的最高位） ；U6 輸出端的 F0F3 為兩個(gè)數(shù)相加和的低四位（F0 為最低位） ，U7 輸出端的 F0F3 為兩個(gè)數(shù)相加和的高四位（F3 為高位） ，并且 U7 輸出端的 C4 為進(jìn)位輸出端（即兩個(gè)數(shù)加和的最高位） ?？梢杂帽磉_(dá)式表示兩個(gè)數(shù)相加為：A7A6A5A4A3A2A1A0+B7B6B5B4B3B2B1B0+C0=C4F7F6F5F4F3F2F1F0可利用 Xilinx Foundation F3.1

9、實(shí)現(xiàn)頂層圖形文件的設(shè)計(jì)，頂層圖形文件結(jié)構(gòu)如圖 2.1 所示：沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告5圖圖 2.1 八位超前進(jìn)位加法器頂層圖形文件結(jié)構(gòu)八位超前進(jìn)位加法器頂層圖形文件結(jié)構(gòu)2.1.2 器件的選擇與引腳鎖定器件的選擇與引腳鎖定（1）器件的選擇）器件的選擇由于硬件設(shè)計(jì)環(huán)境是基于偉福 COP2000 型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀和 XCV200實(shí)驗(yàn)板，故采用的目標(biāo)芯片為 Xilinx XCV200 可編程邏輯芯片。（2）引腳鎖定）引腳鎖定把頂層圖形文件中的輸入/輸出信號(hào)安排到 Xilinx XCV200 芯片指定的引腳上去，實(shí)現(xiàn)芯片的引腳鎖定，為硬件測(cè)試做好準(zhǔn)備工作。各信號(hào)及 Xilinx XCV200芯

10、片引腳對(duì)應(yīng)關(guān)系如圖 2.1 和表 2.1 所示：沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告6圖圖 2.1 八位超前進(jìn)位加法器對(duì)應(yīng)八位超前進(jìn)位加法器對(duì)應(yīng) XCV200 芯片引腳芯片引腳 表表 2.1 輸入輸入/輸出信號(hào)和輸出信號(hào)和 XCV200 芯片引腳對(duì)應(yīng)關(guān)系芯片引腳對(duì)應(yīng)關(guān)系輸入信號(hào)輸入信號(hào) XCV200芯片引腳芯片引腳輸出信號(hào)輸出信號(hào) XCV200芯片引腳芯片引腳A0LOC=P41F0LOC=P110A1LOC=P40F1LOC=P111A2LOC=P39F2LOC=P203A3LOC=P38F3LOC=P185 A4LOC=P36F4 LOC=P184A5LOC=P35F5LOC=P178A6LOC=P

11、34F6LOC=P152A7LOC=P33F7LOC=P147B0 LOC=P47C4LOC=P78B1 LOC=P48B2 LOC=P49B3 LOC=P50沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告7B4LOC=P53B5LOC=P54B6LOC=P55B7LOC=P56C0LOC=P632.1.3 編譯、綜合、適配編譯、綜合、適配利用 Xilinx 編譯器對(duì)頂層圖形文件進(jìn)行編譯、綜合、優(yōu)化、邏輯分割、適配和布線，生成可供時(shí)序仿真的文件和器件下載編程文件。2.2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn)功能模塊的設(shè)計(jì)與實(shí)現(xiàn)八位超前進(jìn)位加法器采用 Schematic 設(shè)計(jì)輸入方式，由 2 個(gè)四位超前進(jìn)位加法器構(gòu)成，四位超前進(jìn)

12、位加法器的內(nèi)部采用門電路設(shè)計(jì)并引入了進(jìn)位傳遞函數(shù) Pi和進(jìn)位產(chǎn)生函數(shù) Gi 的概念。2.2 四位超前進(jìn)位加法器模塊的設(shè)計(jì)與實(shí)現(xiàn)四位超前進(jìn)位加法器模塊的設(shè)計(jì)與實(shí)現(xiàn)根據(jù)上面在 1.1 中講述的四位超前進(jìn)位加法器的設(shè)計(jì)原理那樣，四位超前進(jìn)位加法器的實(shí)現(xiàn)是建立在進(jìn)位 C1，C2，C3，C4 的基礎(chǔ)之上的。所以，由于上面第 1 章第 1 節(jié)中關(guān)于進(jìn)位 C1，C2，C3，C4 已經(jīng)進(jìn)行了詳細(xì)的講述，根據(jù)式（1） 、 （2） 、 （3） 、 （4）可以畫出四位超前進(jìn)位加法器的邏輯圖。九個(gè)輸入分別用表示 A0、A1、A2、A3、B0、B1、B2、B3、C0，輸出用F0、F1、F2、F3、C4 表示，形成的 S

13、chematic 四位加法器芯片用 ASD 來命名。四位超前進(jìn)位加法器的邏輯圖如圖 2.2 所示：（1） 創(chuàng)建創(chuàng)建 Schematic 原理圖（及四位超前進(jìn)位加法器的邏輯圖）原理圖（及四位超前進(jìn)位加法器的邏輯圖）沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告8 圖圖 2.2 四位超前進(jìn)位加法器的邏輯圖四位超前進(jìn)位加法器的邏輯圖（2）功能仿真）功能仿真對(duì)創(chuàng)建的四位超前進(jìn)位加法器（ASD）進(jìn)行功能仿真，驗(yàn)證其功能的正確性，可用 Xilinx 編譯器的 Simulator 模塊實(shí)現(xiàn)。則A3A2A1A0+B3B2B1B0+C0=C4F3F2F1F0四位超前進(jìn)位加法器的結(jié)果圖、波形仿真圖如 2.3、2.4 所示，將兩個(gè)圖

14、的結(jié)果與理論計(jì)算結(jié)果進(jìn)行比較驗(yàn)證，由此判斷四位超前進(jìn)位加法器（ASD）的設(shè)計(jì)是否正確，若兩個(gè)圖的結(jié)果與理論計(jì)算結(jié)果一致，那么說明四位超前進(jìn)位加法器的設(shè)計(jì)完全正確。四位超前進(jìn)位加法器的結(jié)果圖、波形仿真圖如圖 2.3、2.4 所示：沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告9圖圖 2.3 四位超前進(jìn)位加法器的結(jié)果圖四位超前進(jìn)位加法器的結(jié)果圖圖圖 2.4 四位超前進(jìn)位加法器的波形仿真四位超前進(jìn)位加法器的波形仿真2.3 仿真調(diào)試仿真調(diào)試仿真調(diào)試主要驗(yàn)證設(shè)計(jì)電路邏輯功能、時(shí)序的正確性，本設(shè)計(jì)中主要采用功能仿真方法對(duì)設(shè)計(jì)的電路進(jìn)行仿真。功能仿真波形結(jié)果如圖 2.6 所示，對(duì)仿真數(shù)據(jù)結(jié)果與理論計(jì)算結(jié)果進(jìn)行對(duì)比（理論計(jì)算結(jié)

15、果為：11100011+00111100+0=100011111） ，可以看出功能仿真結(jié)果是正確的，進(jìn)而說明電路設(shè)計(jì)的正確性。八位超前進(jìn)位加法器的結(jié)果圖、波形仿真圖如圖 2.5、2.6 所示：沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告10圖圖 2.5 八位超前進(jìn)位加法器的結(jié)果圖八位超前進(jìn)位加法器的結(jié)果圖圖圖 2.6 八位超前進(jìn)位加法器的波形仿真八位超前進(jìn)位加法器的波形仿真 沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告11第 3 章 編程下載與硬件測(cè)試3.1 編程下載編程下載利用 Xilinx 的編程下載功能，將得到的 lll*.bit 文件下載到 XCV200 實(shí)驗(yàn)板的XCV200 可編程邏輯芯片中。3.2 硬件測(cè)試及結(jié)果

16、分析硬件測(cè)試及結(jié)果分析利用 XCV200 實(shí)驗(yàn)板進(jìn)行硬件功能測(cè)試。八位超前進(jìn)位加法器的輸入數(shù)據(jù)通過 XCV200 實(shí)驗(yàn)板的輸入開關(guān) K4、K3、K2 實(shí)現(xiàn)，輸出數(shù)據(jù)通過 XCV200 實(shí)驗(yàn)板的 LED 指示燈實(shí)現(xiàn)，其對(duì)應(yīng)關(guān)系如表 3.1 所示。表表 3.1 XCV200 實(shí)驗(yàn)板信號(hào)對(duì)應(yīng)關(guān)系實(shí)驗(yàn)板信號(hào)對(duì)應(yīng)關(guān)系XCV200 芯片引腳信號(hào)芯片引腳信號(hào)XCV200 實(shí)驗(yàn)板實(shí)驗(yàn)板A7A0K4 B7B0K3C0K2：7F7F0A7A0 C4B7輸入兩個(gè)參數(shù)作為輸入數(shù)據(jù)，測(cè)試輸出結(jié)果，即用 XCV200 實(shí)驗(yàn)板的開關(guān)K2，K3，K4 輸入數(shù)據(jù)，同時(shí)觀察 B7、A7A0 的輸出。理論運(yùn)算的結(jié)果是：C4F7F6

17、F5F4F3F2F1F0=A7A6A5A4A3A2A1A0+B7B6B5B4B3B2B1B0+C0=10100100+01101100+0=010010111將硬件測(cè)試結(jié)果與理論運(yùn)算結(jié)果進(jìn)行比較，驗(yàn)證設(shè)計(jì)的八位超前進(jìn)位加法器的計(jì)算結(jié)果是否正確，有圖 3.1 可知八位超前進(jìn)位加法器的計(jì)算結(jié)果與理論值相沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告12等，說明設(shè)計(jì)的八位超前進(jìn)位加法器正確。經(jīng)過軟件編譯形成 lll*bit 文件，打開COP2000 并開啟試驗(yàn)箱，首先進(jìn)行串口通信測(cè)試，串口通信測(cè)試成功后，點(diǎn)擊FPGA 編程，選中 lll*bit 文件進(jìn)行下載，下載完成后將 K4 設(shè)置為 10100100，K3設(shè)置為

18、01101100，K2：7 設(shè)置為 0，觀察輸出 B7 和 A7A0 的變化情況。硬件測(cè)試結(jié)果如圖 3.1 所示： 圖圖 3.1 硬件測(cè)試結(jié)果硬件測(cè)試結(jié)果 由圖 3.1 硬件測(cè)試結(jié)果可知測(cè)試結(jié)果與理論計(jì)算結(jié)果完全相同，說明設(shè)計(jì)的八位超前進(jìn)位加法器是正確的，符合要求的。沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告13參考文獻(xiàn)1 曹昕燕. EDA 技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)M.北京：清華大學(xué)出版社，20062 范延濱.微型計(jì)算機(jī)系統(tǒng)原理、接口與 EDA 設(shè)計(jì)技術(shù)M.北京：北京郵電大學(xué)出版社，20063 王愛英.計(jì)算機(jī)組成與結(jié)構(gòu)(第 4 版)M.北京：清華大學(xué)出版社，20064 侯伯亨，顧新.VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計(jì).西安：西安電子科技大學(xué)出版社，19995 杜建國.Veriling HDL 硬件描述語言.北京：國防工業(yè)出版社，20036 林灶生.劉紹漢。Verilog FPGA 芯片設(shè)計(jì).北京：北京航空航天出版社，20067 白中英.計(jì)算機(jī)組成原理（第 3 版）.北京