等精度頻率計(jì)-數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐報(bào)告

1、.2013-2014學(xué)年第2學(xué)期數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐(課號(hào):103D47A)實(shí) 驗(yàn) 報(bào) 告實(shí)驗(yàn)名稱： 等精度頻率計(jì) 學(xué) 院 信息科學(xué)與工程學(xué)院 班 級(jí) 電氣自動(dòng)化2班 組 別 A20 成 員 羅靜娜 、 陳壯豪 姓 名 陳壯豪 學(xué) 號(hào) 136450031 指導(dǎo)教師 李宏 完成時(shí)間 2015年6月8日星期四 目 錄一、實(shí)驗(yàn)任務(wù)與要求41.1 測(cè)量信號(hào)：方波；41.2 幅值：TTL電平；41.3 頻率：100HZ10MHZ；41.4 測(cè)量誤差小于0.1%；41.5 閘門信號(hào)：0.1s；響應(yīng)時(shí)間：1s4二、實(shí)驗(yàn)設(shè)計(jì)42.1 電路模型：42.2 等精度頻率計(jì)設(shè)計(jì)原理52.2 等精度頻率計(jì)設(shè)計(jì)思路及其參數(shù)選

2、擇:63.1 閘門信號(hào)產(chǎn)生模塊：73.2 寄存器模塊：83.3 頻率顯示切換模塊：93.4 頻率的計(jì)算：103.5 頻率顯示前的數(shù)據(jù)處理模塊：113.6 頂層電路圖：123.7 管腳分配圖：13四、實(shí)驗(yàn)結(jié)果144.1 數(shù)據(jù)記錄：144.2 實(shí)驗(yàn)結(jié)果分析：14一、實(shí)驗(yàn)任務(wù)與要求1.1 測(cè)量信號(hào)：方波； 1.2 幅值：TTL電平；1.3 頻率：100HZ10MHZ；1.4 測(cè)量誤差小于0.1%；1.5 閘門信號(hào)：0.1s；響應(yīng)時(shí)間：1s二、實(shí)驗(yàn)設(shè)計(jì)2.1 電路模型：2.2 等精度頻率計(jì)設(shè)計(jì)原理1 頻率計(jì)算：2 測(cè)量誤差計(jì)算: 考慮No最大誤差為：1，則 與被測(cè)頻率無關(guān)，故也稱：等精度頻率測(cè)量方法2

3、.2 等精度頻率計(jì)設(shè)計(jì)思路及其參數(shù)選擇:系統(tǒng)時(shí)鐘頻率選擇50khz；測(cè)量頻率范圍為100HZ至10MHZ；閘門信號(hào)約為0.1s，最長響應(yīng)時(shí)間約為1s，測(cè)量誤差為1/（500000）<0.1%。滿足設(shè)計(jì)要求。輸出頻率的整數(shù)部分和小數(shù)顯示通過按鈕來切換。其中最大時(shí)為8位整數(shù)，3位小數(shù)。 3.1 閘門信號(hào)產(chǎn)生模塊：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity Key isport(cp:in std_logic;output

4、:out std_logic );end Key;architecture data of Key issignal iq:unsigned (12 downto 0);signal iq1:std_logic;beginprocess(cp,iq,iq1)beginif(cp'event and cp='1') thenif(iq=4999)theniq1<=not iq1;iq<=('0','0','0','0','0','0','0',

5、9;0','0','0','0','0','0');elseiq<=iq+1;end if;end if;output<=iq1;end process;end data;3.2 寄存器模塊：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity save isport(clk: in std_logic;intt:in std_logic_vector (19 downto 0);outt:

6、out std_logic_vector (19 downto 0);end save;architecture a of save issignal temp: std_logic_vector (19 downto 0);beginprocess(clk,intt)beginif(clk'event and clk='1')thentemp<=intt;end if;outt<=temp;end process;end a;3.3 頻率顯示切換模塊：library ieee;use ieee.std_logic_1164.all;use ieee.std

7、_logic_arith.all;use ieee.std_logic_unsigned.all;entity Selete isport( input1:in std_logic_vector (3 downto 0);input2:in std_logic_vector (3 downto 0);input3:in std_logic_vector (3 downto 0);input4:in std_logic_vector (3 downto 0);input5:in std_logic_vector (3 downto 0);input6:in std_logic_vector (3

8、 downto 0);input7:in std_logic_vector (3 downto 0);input8:in std_logic_vector (3 downto 0);input9:in std_logic_vector (3 downto 0);input10:in std_logic_vector (3 downto 0);input11:in std_logic_vector (3 downto 0);selete:in std_logic;date:out std_logic_vector (31 downto 0);end Selete;architecture dat

9、a of Selete issignal iq1:std_logic_vector(31 downto 0);signal iq2:std_logic_vector(31 downto 0);beginprocess (input1,input2,input3,input4,input5,input6,input7,input8,input9,input10,input11)beginiq1<=input11(3 downto 0)&input10(3 downto 0)&input9(3 downto 0)&input8(3 downto 0)&inpu

10、t7(3 downto 0)&input6(3 downto 0)&input5(3 downto 0)&input4(3 downto 0);iq2<="00000000000000000000"&input3(3 downto 0)&input2(3 downto 0)&input1(3 downto 0);case selete iswhen '0'=>date<=iq1;when '1'=>date<=iq2;end case;end process;end

11、 data;3.4 頻率的計(jì)算：利用公式： 把求出的fx擴(kuò)大1000倍，即把小數(shù)點(diǎn)后三位放入整數(shù)部分。3.5 頻率顯示前的數(shù)據(jù)處理模塊：將頻率的各個(gè)位上的數(shù)字分出來，用過選擇模塊選擇輸出位3.6 等精度頻率計(jì)核心原理模塊通過D觸發(fā)器，對(duì)輸出的閘門信號(hào)進(jìn)行同步，在同步后的閘門信號(hào)下給兩個(gè)頻率分別計(jì)數(shù)，得到對(duì)應(yīng)的計(jì)數(shù)值用于計(jì)算頻率并顯示。3.6 頂層電路圖：3.7管腳分配圖：四、實(shí)驗(yàn)結(jié)果4.1 數(shù)據(jù)記錄：函數(shù)信號(hào)發(fā)生器：數(shù)碼管顯示數(shù)據(jù)：誤差（%）：100.000 100.000 0.00%335.000 334.975 0.01%654.500 654.500 0.00%1000.000 1000.000 0.00%3250.660 3250.401 0.01%6555.500 6555.066 0.01%10000.000 10000.000 0.00%45550.000 45550.109 0.00%76666.000 76664.035 0.00%100000.000 100000.000 0.00%366500.000 366500.000 0.00%777778.000 777780.000 0.00%1000000.000 999680.000 0.03%5000000.000 4999680.000