常見(jiàn)硬件工程師筆試題(標(biāo)準(zhǔn)答案)

1、硬件工程師筆試題一、電路分析：1、競(jìng)爭(zhēng)與冒險(xiǎn)在組合邏輯中，在輸入端的不同通道數(shù)字信號(hào)中經(jīng)過(guò)了不同的延時(shí)，導(dǎo)致到達(dá)該門(mén)的時(shí)間不一致叫競(jìng)爭(zhēng)。因此在輸出端可能產(chǎn)生短時(shí)脈沖（尖峰脈沖）的現(xiàn)象叫冒險(xiǎn)。常用的消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有：輸入端加濾波電容、選通脈沖、修改邏輯設(shè)計(jì)等。2、同步與異步同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。同步電路：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘輸入端都接同一個(gè)時(shí)鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時(shí)鐘脈沖信號(hào)同步。 異步電路：電路沒(méi)有統(tǒng)一的時(shí)鐘，有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相連，只有這些觸發(fā)器的狀態(tài)變化與時(shí)鐘脈沖同步，而其它的觸發(fā)器的狀

2、態(tài)變化不與時(shí)鐘脈沖同步。異步電路不使用時(shí)鐘脈沖做同步，其子系統(tǒng)是使用特殊的“開(kāi)始”和“完成”信號(hào)使之同步同步就是雙方有一個(gè)共同的時(shí)鐘，當(dāng)發(fā)送時(shí)，接收方同時(shí)準(zhǔn)備接收。異步雙方不需要共同的時(shí)鐘，也就是接收方不知道發(fā)送方什么時(shí)候發(fā)送，所以在發(fā)送的信息中就要有提示接收方開(kāi)始接收的信息，如開(kāi)始位，結(jié)束時(shí)有停止位3、仿真軟件：Proteus4、Setup 和Hold timeSetup/hold time 是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setup ti

3、me.如不滿足setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果hold time不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。5、IC設(shè)計(jì)中同步復(fù)位與異步復(fù)位的區(qū)別 同步復(fù)位在時(shí)鐘沿采集復(fù)位信號(hào)，完成復(fù)位動(dòng)作。異步復(fù)位不管時(shí)鐘，只要復(fù)位信號(hào)滿足條件，就完成復(fù)位動(dòng)作。 異步復(fù)位對(duì)復(fù)位信號(hào)要求比較高，不能有毛刺，如果其與時(shí)鐘關(guān)系不確定，也可能出現(xiàn)亞穩(wěn)態(tài)。6、常用的電平標(biāo)準(zhǔn)TTL： transistor-transistorlogicgate晶體管晶體管邏輯門(mén)CMOS：Complementa

4、ry Metal Oxide Semiconductor互補(bǔ)金屬氧化物半導(dǎo)體LVTTL(Low Voltage TTL)、LVCMOS(Low Voltage CMOS)：3.3V、2.5VRS232、RS4857、TTL電平與CMOS電平TTL電平和CMOS電平標(biāo)準(zhǔn)TTL電平： 5V供電輸出 L： <0.4V ； H：>2.4V 1 輸入 L： <0.8V ； H：>2.0V0CMOS電平：（一般是12V供電）輸出 L： <0.1*Vcc ； H：>0.9*Vcc 輸入 L： <0.3*Vcc ； H：>0.7*Vcc.CMOS電路臨界值（電源

5、電壓為5V）VOHmin =4.5V VOLmax =0.5VVIHmin =3.5V VILmax =1.5V特性區(qū)別：CMOS是場(chǎng)效應(yīng)管構(gòu)成，TTL為雙極晶體管構(gòu)成；CMOS的邏輯電平范圍比較大（315V），TTL只能在5V下工作；CMOS的高低電平之間相差比較大、抗干擾性強(qiáng)，TTL則相差小，抗干擾能力差；CMOS功耗很小，TTL功耗較大（15mA/門(mén)）；CMOS的工作頻率較TTL略低，但是高速CMOS速度與TTL差不多相當(dāng)。8、RS232、RS485RS232：采用三線制傳輸分別為T(mén)XDRXDGND，其中TXD為發(fā)送信號(hào)，RXD為接收信號(hào)。全雙工，在RS232中任何一條信號(hào)線的電壓均為負(fù)

6、邏輯關(guān)系。即：15v 3v 代表1 3v 15v 代表0RS485：采用差分傳輸（平衡傳輸）的方式，半雙工，一般有兩個(gè)引腳 A、B。AB間的電勢(shì)差U為UA-UB:不帶終端電阻AB電勢(shì)差：2 6v 邏輯1；2 6v 邏輯0；帶終端電阻 AB電勢(shì)差： 大于 200mv 邏輯1；小于 200mv 邏輯0； 注意：AB之間的電壓差不小于200mv。波特率計(jì)算：如圖，傳輸9bit（1起始位+8數(shù)據(jù)位）花費(fèi)的時(shí)間為79us。1s傳輸?shù)臄?shù)據(jù)量為1/0.000079*9 = 113924，可以推測(cè)波特設(shè)置的波特率為115200。RS485的波特率計(jì)算同理。（二進(jìn)制系統(tǒng)中，波特率等于比特率）終端電阻其目的就是消

7、耗通信電纜中的信號(hào)反射，其原因有兩個(gè)：阻抗不連續(xù)喝阻抗不匹配。9、CAN BUS要點(diǎn)（顯性與隱性電平）：顯性位即無(wú)論總線上各節(jié)點(diǎn)想將總線驅(qū)動(dòng)成什么樣的電平，只要有一個(gè)節(jié)點(diǎn)驅(qū)動(dòng)為顯性位，則總線表現(xiàn)為顯性位的電平；隱性位正好相反，只有各節(jié)點(diǎn)都不將總線驅(qū)動(dòng)成顯性位的電平，總線才表現(xiàn)為隱性位對(duì)應(yīng)的電平。顯性位電平為Vh-Vl=2V，邏輯上為“0”；隱性位電平為Vh-Vl=0V，邏輯上為“1”。 CAN總線在沒(méi)有節(jié)點(diǎn)傳輸報(bào)文時(shí)是一直處于隱性狀態(tài)。當(dāng)有節(jié)點(diǎn)傳輸報(bào)文時(shí)顯性覆蓋隱性，由于CAN總線是一種串行總線，也就是說(shuō)報(bào)文是一位一位的傳輸?shù)?，而且是?shù)字信號(hào)（0和1），1代表隱性，0代表顯性。在傳送報(bào)文的過(guò)程

8、中是顯隱交替的，就像二進(jìn)制數(shù)字等，這樣就能把信息發(fā)送出去，而總線空閑的時(shí)候是一直處于隱性的?！帮@性”具有“優(yōu)先”的意味，總線上執(zhí)行邏輯上的線“與”時(shí)，只要有一個(gè)單元輸出顯性電平，總線上即為顯性電平；只有所有的單元都輸出隱性電平，總線上才為隱性電平。（顯性電平比隱性電平更強(qiáng)）隱性（邏輯1）： H=2.5V，L=2.5V，H-L=0V顯示（邏輯0）： H=3.5V，L=1.5V，H-L=2V共同點(diǎn)：CAN_BUS空閑狀態(tài)為隱性狀態(tài)，相當(dāng)于串口通信（232/485）的停止位1；當(dāng)準(zhǔn)備發(fā)送數(shù)據(jù)時(shí)，CAN_BUS的狀態(tài)由隱性變成顯性，相當(dāng)于串口通信（232/485）的起始位0。10、KNX BUS1、概

9、述：KNX是Konnex的縮寫(xiě)。1999年5月，歐洲三大總線協(xié)議EIB、BatiBus和EHSA合并成立了Konnex協(xié)會(huì)，提出了KNX協(xié)議。該協(xié)議以EIB為基礎(chǔ)，兼顧了BatiBus和EHSA的物理層規(guī)范，并吸收了BatiBus和EHSA中配置模式等優(yōu)點(diǎn)，提供了家庭、樓宇自動(dòng)化的完整解決方案。2、總線框架：A、總線區(qū)域總線(15條)主干道(15條)總線設(shè)備(64個(gè)) B、15*15*64=14400個(gè)設(shè)備C、三種結(jié)構(gòu)：線形、樹(shù)形、和星形D、KNX總線協(xié)議遵循OSI模型協(xié)議規(guī)范，并進(jìn)行了合理的簡(jiǎn)化。由物理層、數(shù)據(jù)鏈接層、網(wǎng)絡(luò)層、傳輸層和應(yīng)用層組成，會(huì)話層和表示層的功能則并入應(yīng)用層與傳輸層3、配

10、置模式：A、S-Mode (system系統(tǒng)模式)B、E-Mode (Essential簡(jiǎn)單模式)4、所有的總線設(shè)備連接到 KNX 介質(zhì)上 ( 這些介質(zhì)包括雙絞線、射頻、電力線或 IP/Ethernet), 它們可以進(jìn)行信息交換。總線設(shè)備可以是傳感器也可以是執(zhí)行器，所有這些功能通過(guò)一個(gè)統(tǒng)一的系統(tǒng)就可以進(jìn)行控制、監(jiān)視和發(fā)送信號(hào)，不需要額外的控制中心。5、KNX電纜由一對(duì)雙絞線組成，其中一條雙絞線用于數(shù)據(jù)傳輸(紅色為CE+ 黑色為CE-)，另一條雙絞線給電子器件提供電源。6、所有的信號(hào)在總線上都是以串行異步傳輸（廣播）的形式進(jìn)行傳播，也就是說(shuō)在任何時(shí)候，所有的總線設(shè)備總是同時(shí)接收到總線上的信息，只

11、要總線上不再傳輸信息時(shí)，總線設(shè)備即可獨(dú)立決定將報(bào)文發(fā)送到總線上。11、SPI是串行外設(shè)接口（Serial Peripheral Interface）是一種高速的，全雙工，同步的通信總線，至少四根線；SDI（數(shù)據(jù)輸入）、SDO（數(shù)據(jù)輸出）、SCLK（時(shí)鐘）、CS（使能）。12、以太網(wǎng)13、推挽電路和開(kāi)漏輸出推挽輸出：可以輸出高,低電平,連接數(shù)字器件；推挽結(jié)構(gòu)一般是指兩個(gè)三極管的B極和E極接在一起，總是一個(gè)三極管導(dǎo)通時(shí)另一個(gè)三極管截止。開(kāi)漏輸出：輸出端相當(dāng)于一個(gè)NPN三極管，集電極懸空，只能輸出低電平或者高阻態(tài)，必須加一個(gè)上拉電阻輸出高電平。開(kāi)漏輸出可以將多個(gè)輸出短接，共用一個(gè)上拉，此時(shí)這些開(kāi)漏輸

12、出的驅(qū)動(dòng)PIN_A、PIN_B、PIN_C“與”的關(guān)系。14、DC-DC電源和LDO電源LDO：low dropout voltage regulator 低壓差線性穩(wěn)壓器，故名思意，為線性的穩(wěn)壓器，僅能使用在降壓應(yīng)用中。也就是輸出電壓必需小于輸入電壓。優(yōu)點(diǎn)：穩(wěn)定性好，負(fù)載響應(yīng)快。輸出紋波小，外圍元器件少。缺點(diǎn)：效率低，輸入輸出的電壓差不能太大。負(fù)載不能太大，目前最大的LDO為5A（但要保證5A的輸出還有很多的限制條件） DC/DC：直流電壓轉(zhuǎn)直流電壓。嚴(yán)格來(lái)講，LDO也是DC/DC的一種，但目前DC/DC多指開(kāi)關(guān)電源。 包括boost（升壓）、buck（降壓）、Boost/buck（升/降壓

13、）和反相結(jié)構(gòu)，具有高效率、高輸出電流、低靜態(tài)電流等特點(diǎn)，隨著集成度的提高，許多新型DC-DC轉(zhuǎn)換器的外圍電路僅需電感和濾波電容；但該類電源控制器的輸出紋波和開(kāi)關(guān)噪聲較大、成本相對(duì)較高。優(yōu)點(diǎn)：效率高，輸入電壓范圍較寬。 缺點(diǎn)：負(fù)載響應(yīng)比LDO差，輸出紋波比LDO大。15、基爾霍夫定律電壓定律(回路定律)：電路中沿任何一個(gè)回路的所有電壓的代數(shù)和為0；電流定律(節(jié)點(diǎn)定律)：流入一個(gè)節(jié)點(diǎn)的所有電流之和等于流出該節(jié)點(diǎn)的所有電流之和。16、數(shù)字電路和模擬電路區(qū)別數(shù)字電路只關(guān)心高低電平，模擬電路是連續(xù)變化的模擬量，表現(xiàn)形式為電壓和電流的連續(xù)波動(dòng)二、常用的元器件：1、電阻resistance：固定電阻（色環(huán)電

14、阻/貼片電阻）、熱敏電阻、光敏電阻、數(shù)字可調(diào)電阻基本作用：限制電流和調(diào)節(jié)電壓；2、電容capacitance：陶瓷電容、鋁電解電容、薄膜電容、紙介電容、云母電容基本作用：存儲(chǔ)能量（以電場(chǎng)方式）和隔直通交（濾波/旁路）；容抗和電容成反比，和頻率也成反比。如果容抗用Xc表示，電容用C表示，頻率用f表示，那么Xc1(2fC)3、電感inductance：磁芯電感、空心電感、可調(diào)電感、阻流電感基本作用：存儲(chǔ)能量（以磁場(chǎng)方式）和阻交通直（抑制流過(guò)它的電流突然變化）電磁感應(yīng)只有在外施電壓或者電流隨時(shí)間增大或減小的變化過(guò)程中才會(huì)產(chǎn)生。重點(diǎn)：電感的能量存儲(chǔ)特性可以被用在開(kāi)關(guān)電源電路中，如圖升壓電路。當(dāng)mos管

15、打開(kāi)，電感存儲(chǔ)能量，由二極管隔斷的負(fù)載由電容存儲(chǔ)能量供給。當(dāng)MOS管關(guān)斷時(shí)，存儲(chǔ)在mos管的能量疊加到5V電源（達(dá)到升壓的效果）。此時(shí)，電感給電容充電，同時(shí)供給負(fù)載電流。4、磁珠：用于抑制信號(hào)線、電源線上的高頻噪聲和尖峰干擾，還具有吸收靜電脈沖的能力。磁珠是用來(lái)吸收超高頻信號(hào)，像一些RF電路，PLL，振蕩電路，含超高頻存儲(chǔ)器電路（DDRSDRAM，RAMBUS等）都需要在電源輸入部分加磁珠，而電感是一種蓄能元件，用在LC振蕩電路，中低頻的濾波電路等，其應(yīng)用頻率范圍很少超過(guò)50MHZ。 磁珠有很高的電阻率和磁導(dǎo)率，等效于電阻和電感串聯(lián)，但電阻值和電感值都隨頻率變化。4、二極管：正向?qū)?，反向截?/p>

16、；（PN結(jié)二極管、肖特基二極管、穩(wěn)壓(齊納)二極管、發(fā)光二極管、變?nèi)荻O管）硅管：壓降是0.7V左右，耐壓高但開(kāi)關(guān)速度慢，常用低頻整流和開(kāi)關(guān)；鍺管：壓降是0.2V左右，閾值電壓小，常用于RF信號(hào)檢測(cè)和低電壓電平電路；肖特基二極管：壓降是0.4V左右，耐壓低但開(kāi)關(guān)速度快，常用高頻整流和開(kāi)關(guān)。二極管選項(xiàng)考慮五大因素：反向峰值電壓/最大整流電流/響應(yīng)速度/反向漏電流/最大正向壓降。5、三極管（晶體管）：NPN，PNP三極管；用于開(kāi)關(guān)和放大電路術(shù)語(yǔ)：截止區(qū)、放大區(qū)、飽和區(qū)、偏置和靜態(tài)工作點(diǎn)Q。放大區(qū)電流增益：Ic=B*Ib，B是電流增益，典型值10-500，Ic最大為80-600mA。只有工作在放大區(qū)，即對(duì)于流過(guò)晶體管的電流和加在晶體管電壓大小都有限制的，才存在電流增益。當(dāng)Ib過(guò)大或過(guò)小，放大系數(shù)B都會(huì)變小。只有Ib為常量，即靜態(tài)工作點(diǎn)才由有最大的電流增益。放大區(qū)：Ie=Ic+Ib=(B+1)Ib達(dá)林頓管：把兩個(gè)三極管連在一起，工作電流更大，放大倍數(shù)B更大（2B）等效晶體管電路。6、MOS管（場(chǎng)效應(yīng)管）：結(jié)型場(chǎng)效應(yīng)管、金屬氧化物晶體管（耗盡型和增強(qiáng)型）、單結(jié)場(chǎng)效應(yīng)管。除了增強(qiáng)型導(dǎo)通方向跟晶體管一致，其他均相反。常用是增強(qiáng)型。普通晶體管是電流控制元件，通過(guò)控制基極電流達(dá)到控制集電極電流或發(fā)射極電流的目的，到信號(hào)源必須提供一定的電流