第4章-場(chǎng)效應(yīng)管放大電路PPT課件

1、2021-11-171 特點(diǎn)：只有一種載流子參與導(dǎo)電(電子或空穴)。 本節(jié)要掌握的主要內(nèi)容： 了解FET的結(jié)構(gòu)、基本工作原理、特性曲線、主要參數(shù)、基本放大原理。第1頁(yè)/共89頁(yè)2021-11-1724.1JFET 4.1.1JFET的結(jié)構(gòu)和工作原理 1.結(jié)構(gòu) N溝道JFET的結(jié)構(gòu)示意圖如圖4.1.1(a)所示。圖(b)為其電路符號(hào)，圖(c)為實(shí)際的N溝道JFET的結(jié)構(gòu)剖面圖。 P溝道JFET的結(jié)構(gòu)示意圖如圖4.1.2所示。第2頁(yè)/共89頁(yè)2021-11-173第3頁(yè)/共89頁(yè)2021-11-174第4頁(yè)/共89頁(yè)2021-11-175第5頁(yè)/共89頁(yè)2021-11-1762.工作原理以N溝道J

2、FET為例，分析JFET的工作原理。N溝道JFET 工作時(shí)，vGS0,使N溝道中的多數(shù)載流子(電子)在電場(chǎng)的作用下，由源極向漏極運(yùn)動(dòng)，形成iD， iD 的大小受vGS的控制。第6頁(yè)/共89頁(yè)2021-11-177 因此，討論JFET的工作原理就是討論vGS對(duì)iD的控制作用和vDS對(duì)iD的影響。 (1) vGS對(duì)iD的控制作用 如圖4.1.3所示。 a. vDS0，導(dǎo)電溝道不變，如圖4.1.3a 。 b.當(dāng)vGS由零向負(fù)值增大時(shí)，在反偏電壓vGS作用下，兩個(gè)PN結(jié)的耗盡層(即耗盡區(qū))將加寬，使導(dǎo)電溝道變窄，溝道電阻增大，如圖4.1.3b。轉(zhuǎn)11第7頁(yè)/共89頁(yè)2021-11-178第8頁(yè)/共89

3、頁(yè)2021-11-179 c. 當(dāng)vGS的絕對(duì)值進(jìn)一步增大到某一定值 時(shí)，兩側(cè)耗盡層將在中間合攏，溝道全部被夾斷，如圖4.1.3c所示。 此時(shí)漏源極間的電阻將趨于無(wú)窮大，相應(yīng)的柵源電壓稱為夾斷電壓VP（也有的用vGS（off） 表示的）。PV轉(zhuǎn)13第9頁(yè)/共89頁(yè)2021-11-1710第10頁(yè)/共89頁(yè)2021-11-1711上述分析表明：改變vGS的大小，可以有效的控制溝道電阻(寬度)的大小。如果在漏源之間加上固定正向電壓vDS，即可控制由漏極流向源極的電流iD的大小。第11頁(yè)/共89頁(yè)2021-11-1712 (2)vDS對(duì)iD的影響 如圖4.1.4所示。 a.當(dāng)vDS =0時(shí)，溝道如圖

4、4.1.4a所示，并有iD =0，這是容易理解的。 b.但隨著vDS 逐漸增加，由于溝道自漏到源存在著電位梯度，耗盡層也愈向N型半導(dǎo)體中心擴(kuò)展，使靠近漏極處的導(dǎo)電溝道比靠近源極要窄，導(dǎo)電溝道呈楔形，如圖4.1.4b所示。 轉(zhuǎn)17第12頁(yè)/共89頁(yè)2021-11-1713第13頁(yè)/共89頁(yè)2021-11-1714轉(zhuǎn)20轉(zhuǎn)21第14頁(yè)/共89頁(yè)2021-11-1715 另外，增加vDS，雖然產(chǎn)生了阻礙漏極電流iD提高的因素。但在vDS較小時(shí)，導(dǎo)電溝道靠近漏端區(qū)域仍較寬，這時(shí)阻礙的因素是次要的，故iD隨vDS 升高幾乎成正比地增大，構(gòu)成如圖4.1.5a所示曲線(圖4.1.5為FET的輸出特性，其定義

5、見(jiàn)4.1.2節(jié))的上升段。轉(zhuǎn)19第15頁(yè)/共89頁(yè)2021-11-1716轉(zhuǎn)19第16頁(yè)/共89頁(yè)2021-11-1717 c.當(dāng)vDS繼續(xù)增加，使漏柵間的電位差加大，靠近漏端電位差最大，耗盡層也最寬。當(dāng)兩耗盡層在A點(diǎn)相遇時(shí)(圖4.1.4c)，稱為預(yù)夾斷，此時(shí)， A點(diǎn)耗盡層兩邊的電位差用夾斷電壓VP來(lái)描述。由于vGS=0，故有vGD vDSVP。 當(dāng)vGS 0時(shí)，在預(yù)夾斷點(diǎn)A處VP與vGS、 vDS之間有如下關(guān)系：vGD = vGS - vDS VP (4.l.1)第17頁(yè)/共89頁(yè)2021-11-1718 圖4.1.4c所示的情況，對(duì)應(yīng)于圖4.1.5a中iD達(dá)到了飽和漏極電流IDSS， ID

6、SS下標(biāo)中的第二個(gè)S表示柵源極間短路的意思。 d.溝道一旦在A點(diǎn)預(yù)夾斷后，隨著vDS上升，夾斷長(zhǎng)度會(huì)略有增加，亦即自A點(diǎn)向源極方向延伸(如圖4.1.4d所示)。第18頁(yè)/共89頁(yè)2021-11-1719 但由于夾斷處場(chǎng)強(qiáng)也增大，仍能將電子拉過(guò)夾斷區(qū)(實(shí)即耗盡層)，形成漏極電流，這和NPN型BJT在集電結(jié)反偏時(shí)仍能把電子拉過(guò)耗盡區(qū)基本上是相似的。在從源極到夾斷處的溝道上，溝道內(nèi)電場(chǎng)基本上不隨vDS改變而變化。所以，iD基本上不隨vDS 增加而上升,漏極電流趨于飽和。第19頁(yè)/共89頁(yè)2021-11-1720 如果FET柵源極之間接一可調(diào)負(fù)電源，由于柵源電壓愈負(fù)，耗盡層愈寬，溝道電阻就愈大，相應(yīng)的

7、iD就愈小。因此，改變柵源電壓vGS可得一族曲線，如圖4.1.5b所示。由于每個(gè)管子的VP為一定值，因此，從式(4.1.1)可知，預(yù)夾斷點(diǎn)隨vGS 的改變而變化，它在輸出特性上的軌跡如圖4.1.5b中左邊虛線所示。第20頁(yè)/共89頁(yè)2021-11-1721第21頁(yè)/共89頁(yè)2021-11-1722 分析表明：在0vDSVp(預(yù)加斷)之后， iD 趨于飽和，vDS再增加， iD 變化不大。 (3)結(jié)論(P160)： JFET柵極與導(dǎo)電溝道之間的PNJ是反向偏置的，因此，iG0，管子的輸入電阻很高。PV第22頁(yè)/共89頁(yè)2021-11-1723 JFET是電壓控制電流器件，iD受vGS的控制。 預(yù)

8、夾斷前，iD 與vDS呈線性關(guān)系；預(yù)夾斷后，iD趨于飽和。 P溝道JFET工作時(shí)，其電源極性與N溝道JFET的電源極性相反，工作原理基本相同。第23頁(yè)/共89頁(yè)2021-11-1724 4.1.2JFET的特性曲線 1.輸出特性 如圖4.1.5(b)所示。 區(qū)為可變電阻區(qū)，此區(qū)，iD受vGS的控制。 區(qū)為飽和區(qū)或恒流區(qū)，F(xiàn)ET作為放大器件時(shí)，一般就工作在此區(qū)，所以，區(qū)又稱之為線性放大區(qū)。此區(qū)， iD 基本不受vGS 和vDS的控制。轉(zhuǎn)28第24頁(yè)/共89頁(yè)2021-11-1725轉(zhuǎn)29第25頁(yè)/共89頁(yè)2021-11-1726 區(qū)為擊穿區(qū)，此區(qū)，由于PNJ所受的反向電壓過(guò)高，而使PNJ發(fā)生雪崩

9、擊穿。 2.轉(zhuǎn)移特性 如圖4.1.6所示。iD = f (vGS) =C 轉(zhuǎn)移特性曲線可以從輸出特性曲線上獲得。 3.主要參數(shù)(參閱P162163)DSv第26頁(yè)/共89頁(yè)2021-11-1727 (1)夾斷電壓VP 由式(4.1.1)和圖4.1.4c知，當(dāng)vGS0時(shí)，vDS VP 。但實(shí)際測(cè)試時(shí)， 通常令vDS 為某一固定值(例如10V)，使iD等于一個(gè)微小的電流(例如50A)時(shí)，柵源之間所加的電壓稱為夾斷電壓。從物理意義上來(lái)說(shuō)，這時(shí)相當(dāng) 于圖4.1.4d中的夾斷點(diǎn)延伸到靠近源極，達(dá)到全夾斷狀態(tài)。第27頁(yè)/共89頁(yè)2021-11-1728 考慮到靠近源端縱向電位差接近于零，源端耗盡層兩邊的電

10、位差可認(rèn)為是vGS，所以此時(shí)有vGSVP。 (2)飽和漏電流IDSS 在vGS0的情況下，當(dāng)vDSIVPI時(shí)的漏極電流稱為飽和漏電流IDSS。通常令vDS10V， vGS0V時(shí)測(cè)出的iD就是IDSS。在轉(zhuǎn)移特性上，就是vGS0 時(shí)的漏極電流(見(jiàn)圖4.1.6a)。 第28頁(yè)/共89頁(yè)2021-11-1729第29頁(yè)/共89頁(yè)2021-11-1730 對(duì)于JFET來(lái)說(shuō)，IDSS也是管子所能輸出的最大電流。 (3)最大漏源電壓V(BR)DS V(BR)DS是指發(fā)生雪崩擊穿、iD開(kāi)始急劇上升時(shí)的vDS值。由于加到PN結(jié)上的反向偏壓與vGS 有關(guān)，因此vGS 愈負(fù)， V(BR)DS越小。第30頁(yè)/共89

11、頁(yè)2021-11-1731 (4)最大柵源電壓V(BR)GS V(BR)GS 是指輸入PN結(jié)反向電流開(kāi)始急劇增加時(shí)的vGS值。 (5)直流輸入電阻RGS 在漏源之間短路的條件下，柵源之間加一定電壓時(shí)的柵源直流電阻就是直流輸入電阻RGS。第31頁(yè)/共89頁(yè)2021-11-1732 (6)低頻互導(dǎo)(跨導(dǎo))gm 在vDS等于常數(shù)時(shí)，漏極電流的微變量和引起這個(gè)變化的柵源電壓的微變 量之比稱為互導(dǎo)(也稱跨導(dǎo))，即).(CGSDm314DSvvig第32頁(yè)/共89頁(yè)2021-11-1733 互導(dǎo)反映了柵源電壓對(duì)漏極電流的控制能力。 互導(dǎo)gm是表征FET放大能力的一個(gè)重要參數(shù)，單位為mS或S。gm 一般在十

12、分之幾至幾mS的范圍內(nèi)，特殊的可達(dá)100mS，甚至更高。 值得注意的是，互導(dǎo)隨管子的工作點(diǎn)不同而變，它是JFET小信號(hào)建模的重要參數(shù)之一。 第33頁(yè)/共89頁(yè)2021-11-1734 如果手頭沒(méi)有FET的特性曲線，則可利用式(4.1.2)和式(4.1.3)近 似估算gm值，即).()()()(GSPPPGSDSSGSPGSDSSm4140121時(shí)當(dāng)vVVVvIdvVvIdg第34頁(yè)/共89頁(yè)2021-11-1735(7)輸出電阻rd 輸出電阻rd說(shuō)明了vDS對(duì)iD的影響，是輸出特性某一點(diǎn)上切線斜率的倒數(shù)。在飽和區(qū)(即線性放大區(qū))， iD 隨vDS改變很小，因此rd的數(shù)值很大，一般在幾十千歐到幾

13、百千歐之間。).(GSDDSd514Vivr第35頁(yè)/共89頁(yè)2021-11-1736 (8)最大耗散功率PDM JFET的耗散功率等于vDS和iD的乘積，即PDM vDSiD ，這些耗散在管子中的功率將變?yōu)闊崮?，使管子的溫度升高。為了限制它的溫度不要升得太高，就要限制它的耗散功率不能超過(guò)最大數(shù)值PDM 。顯然， PDM 受管子最高工作溫度的限制。 第36頁(yè)/共89頁(yè)2021-11-1737除了以上參數(shù)外，JFET還有噪聲系數(shù)、高頻參數(shù)、極間電容等其他參數(shù)。JFET的噪聲系數(shù)很小，可達(dá)1.5dB以下。表4.1.1列出了幾種典型的N溝道JFET的主要參數(shù)。第37頁(yè)/共89頁(yè)2021-11-173

14、8 4.2砷化鎵金屬-半導(dǎo)體場(chǎng)效應(yīng)管(自學(xué))第38頁(yè)/共89頁(yè)2021-11-17394.3金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管(MOSFET)4.3.1N溝道增強(qiáng)型MOSFET1.結(jié)構(gòu)圖4.3.1(a)所示，為N溝道增強(qiáng)型MOSFET的剖面示意圖。(b)、(c)為電路符號(hào)。第39頁(yè)/共89頁(yè)2021-11-1740第40頁(yè)/共89頁(yè)2021-11-1741第41頁(yè)/共89頁(yè)2021-11-17422.工作原理(如圖4.3.2所示)a.vGS=0時(shí)，無(wú)導(dǎo)電溝道(如圖4.3.2a)。b.vGSVT時(shí)，在絕緣層下方將感應(yīng)出N型導(dǎo)電溝道(如圖4.3.2b) 。VT：開(kāi)啟電壓-在漏源電壓作用下，開(kāi)始導(dǎo)電時(shí)的柵

15、源電壓。c.當(dāng)絕緣層下方感應(yīng)出N型導(dǎo)電溝道后，在漏源之間加一正向電壓，當(dāng)vDS較小時(shí)，iD隨著vDS的增大而迅速增大(如圖4.3.2c) 。轉(zhuǎn)39第42頁(yè)/共89頁(yè)2021-11-1743第43頁(yè)/共89頁(yè)2021-11-1744第44頁(yè)/共89頁(yè)2021-11-1745第45頁(yè)/共89頁(yè)2021-11-1746第46頁(yè)/共89頁(yè)2021-11-1747 d.當(dāng)vDS較大時(shí)，近漏端導(dǎo)電溝道將出現(xiàn)夾斷現(xiàn)象，iD趨于飽和。 3.特性曲線，如圖4.3.3所示。 4.參數(shù)(自學(xué)) 5.特點(diǎn)：當(dāng)vGS0時(shí)，沒(méi)有導(dǎo)電溝道，只有當(dāng)vGS 0且vGS VT(開(kāi)啟電壓)時(shí)，才有導(dǎo)電溝道出現(xiàn)，而且隨著vGS 的增

16、大，導(dǎo)電溝道變寬。轉(zhuǎn)41第47頁(yè)/共89頁(yè)2021-11-1748第48頁(yè)/共89頁(yè)2021-11-17494.3.2N溝道耗盡型MOSFETN溝道耗盡型MOSFET與N溝道增強(qiáng)型MOSFET的區(qū)別在于在二氧化硅層中摻有大量的正離子，即使在vGS0時(shí)，源漏之間舊存在著導(dǎo)電溝道。如圖4.3.4所示。4.3.3各種FET的特性比較及使用注意事項(xiàng)(自學(xué))轉(zhuǎn)43第49頁(yè)/共89頁(yè)2021-11-1750第50頁(yè)/共89頁(yè)2021-11-17514.4FET放大電路 4.4.1 FET的直流偏置電路及靜態(tài)分析 1直流偏置電路 FET與BJT放大電路比較 （1）相同點(diǎn)：都要建立合適的Q點(diǎn)。 （2）不同點(diǎn)：

17、FET是電壓控制器件，BJT是流控器件。因此它需要有合適的柵極電壓。第51頁(yè)/共89頁(yè)2021-11-1752 通常FET放大電路的偏置形式有兩種。現(xiàn)以N溝道耗盡型JFET為例說(shuō)明如下： (1)自偏壓電路 如圖4.4.1a所示，和BJT的射極偏置電路相似，通常在源極接入源極電阻R，就可組成自偏壓電路。轉(zhuǎn)46第52頁(yè)/共89頁(yè)2021-11-1753轉(zhuǎn)61第53頁(yè)/共89頁(yè)2021-11-1754 考慮到耗盡型FET即使在vGS0時(shí)，也有漏源電流流過(guò)R，而柵極是經(jīng)電阻Rg接地的，所以在靜態(tài)時(shí)柵源之間將有負(fù)柵壓vGS IDR。圖中電容C對(duì)R起旁路作用，稱為源極旁路電容。 增強(qiáng)型FET只有柵源電壓先

18、達(dá)到某個(gè)開(kāi)啟電壓VT時(shí)才有漏極電流ID，因此這類管子不能用于圖4.4.1a所示自偏壓電路。第54頁(yè)/共89頁(yè)2021-11-1755(2)分壓器式自偏壓電路雖然自偏壓電路比較簡(jiǎn)單，但當(dāng)靜態(tài)工作點(diǎn)決定后，VGS和ID就確定了，因而R選擇的范圍很小。分壓器式自偏壓電路是在圖4.4.1a的基礎(chǔ)上加接分壓電阻后組成的，如圖4.4.1b所示。第55頁(yè)/共89頁(yè)2021-11-1756第56頁(yè)/共89頁(yè)2021-11-1757 漏極電源VDD經(jīng)分壓電阻Rg1和Rg2分壓后，通過(guò)Rg3供給柵極電壓VGRg2VDD/(Rgl+Rg2)，同時(shí)漏極電流在源極電阻R上也產(chǎn)生壓降VsIDR，因此，靜態(tài)時(shí)加在FET上的

19、柵源電壓為:)(DDg2g1g2DDDDg2g1g2SGGSVRRRRIRIVRRRVVV第57頁(yè)/共89頁(yè)2021-11-1758這種偏壓電路的另一特點(diǎn)是適用于增強(qiáng)型管電路。2靜態(tài)工作點(diǎn)的確定對(duì)FET放大電路的靜態(tài)分析可以采用圖解法或用公式計(jì)算，圖解的原理和BJT相似。下面討論用公式進(jìn)行計(jì)算以確定Q點(diǎn)。由式(4.1.2)有：第58頁(yè)/共89頁(yè)2021-11-1759分析圖4.4.1a和b電路有：21)(PGSDSSDVvIi).()().(DDg2g1g2DgsDgs244144VRRRRivRiv第59頁(yè)/共89頁(yè)2021-11-1760故確定Q點(diǎn)時(shí)：對(duì)圖4.4.1a，可聯(lián)立求解式(4.1

20、.2)和式(4.4.1)；對(duì)圖4.4.1b，可聯(lián)立求解式(4.1.2)和式(4.4.2)。第60頁(yè)/共89頁(yè)2021-11-1761例4.4.1 電路參數(shù)如圖4.4.1b所示，Rg1=2M，Rg2=47k， Rdd30k， R=2k，VDD=18V，F(xiàn)ET的Vp=一1V，IDSS0.5mA，試確定Q點(diǎn)。解：根據(jù)式(4.1.2)和式(4.4.2)有第61頁(yè)/共89頁(yè)2021-11-1762V.)(mA.V)()(mA.DgsgsDDgsgsDivviivvi24015024720001847115022或第62頁(yè)/共89頁(yè)2021-11-1763 將上式中vGS的表達(dá)式代人iD的表達(dá)式，得 iD

21、 0.5mA(1+0.42 iD )2 解出iD =(0.95土0.64)mA，而IDSS=0.5mA， iD 不應(yīng)大于IDSS，所以 iD IDQ0.31mA， vGS VGSQ0.42iD一0.22V， vDSVDSQ=VDD一ID(Rd十R) 8.1V。第63頁(yè)/共89頁(yè)2021-11-1764 如果管子的輸出特性和電路參數(shù)已知，則可用圖解法進(jìn)行分析。如果管子的輸出特性和電路參數(shù)已知，則可用圖解法進(jìn)行分析。 4.4.2 FET4.4.2 FET放大電路的小信號(hào)模型分析法放大電路的小信號(hào)模型分析法 當(dāng)輸人信號(hào)很小，當(dāng)輸人信號(hào)很小，F(xiàn)ETFET工作在線性放大區(qū)工作在線性放大區(qū)( (即輸出特性

22、中的恒流區(qū)即輸出特性中的恒流區(qū)) )時(shí)，可用小信號(hào)時(shí)，可用小信號(hào)模型來(lái)分析。模型來(lái)分析。第64頁(yè)/共89頁(yè)2021-11-1765 1 1FET的小信號(hào)模型的小信號(hào)模型 在在4.1節(jié)已討論了節(jié)已討論了FET的互導(dǎo)的互導(dǎo)gm和輸出電阻和輸出電阻rd。FET還可用第三個(gè)小信號(hào)參數(shù)還可用第三個(gè)小信號(hào)參數(shù)來(lái)描來(lái)描述，述，稱為電壓放大系數(shù)，它和稱為電壓放大系數(shù)，它和gm 、 rd 有如下關(guān)系：有如下關(guān)系： gm rd (4.4.3)第65頁(yè)/共89頁(yè)2021-11-1766據(jù)此和據(jù)此和gm、rd的定義的定義 見(jiàn)式見(jiàn)式( (4.1.3) )和和( (4.1.5)，可導(dǎo)出，可導(dǎo)出是一個(gè)無(wú)量綱的數(shù)，同樣可在特

23、性曲線上求出。是一個(gè)無(wú)量綱的數(shù)，同樣可在特性曲線上求出。).(DDDgsdGSDSGSDS444IsIIvvvvvv第66頁(yè)/共89頁(yè)2021-11-1767 如果用如果用 gm 表示電壓表示電壓 控制的電流源，用控制的電流源，用rd表示電流源電阻，則作為雙口有源表示電流源電阻，則作為雙口有源器件的器件的FET(圖圖4.4.2a)，也可導(dǎo)出其小信號(hào)模型，如圖，也可導(dǎo)出其小信號(hào)模型，如圖4.4.2b所示。所示。 圖中，輸入電阻圖中，輸入電阻rgs，是柵源間的電阻，由于，是柵源間的電阻，由于FET為電壓控制器件，其值極大。為電壓控制器件，其值極大。gsVgsV轉(zhuǎn)71第67頁(yè)/共89頁(yè)2021-11

24、-1768第68頁(yè)/共89頁(yè)2021-11-1769 當(dāng)當(dāng)FETFET用在高頻或脈沖電路時(shí)，極間電容的影響不能忽略，這時(shí)用在高頻或脈沖電路時(shí)，極間電容的影響不能忽略，這時(shí)FETFET需用高頻模需用高頻模型型( (圖圖4.4.2c)c)來(lái)表示。來(lái)表示。第69頁(yè)/共89頁(yè)2021-11-1770第70頁(yè)/共89頁(yè)2021-11-17712 2應(yīng)用小信號(hào)模型法分析應(yīng)用小信號(hào)模型法分析FETFET放大電路放大電路 如圖如圖4.4.3a a所示，為所示，為FET共源放大電路。分析步驟和共源放大電路。分析步驟和BJT電路相同。電路相同。 圖圖4.4.3b b為圖為圖4.4.3a a所示電路的中頻小信號(hào)模型

25、，圖中所示電路的中頻小信號(hào)模型，圖中rd通常在幾百千歐的數(shù)量通常在幾百千歐的數(shù)量級(jí)，一般負(fù)載電阻比級(jí)，一般負(fù)載電阻比rd小很多，故此時(shí)可以認(rèn)為小很多，故此時(shí)可以認(rèn)為rd開(kāi)路。開(kāi)路。第71頁(yè)/共89頁(yè)2021-11-1772(1)(1)中頻電壓增益中頻電壓增益).()(io)(mdmmdgsmomgsgsmgsi54411RgRgRgRgRgVVAVVVVVVV第72頁(yè)/共89頁(yè)2021-11-1773 式式(4.4.5)中的負(fù)號(hào)表示中的負(fù)號(hào)表示 反相，共源電路屬倒相電壓放大電路。反相，共源電路屬倒相電壓放大電路。 (2)輸入電阻輸入電阻Ri=rgs /Rg3+(Rg1/ Rg2 )通常通常 r

26、gs Rg3+(Rg1/ Rg2 )故故 Ri Rg3+(Rg1/ Rg2) (4.4.6)ioVV與第73頁(yè)/共89頁(yè)2021-11-1774 (3)輸出電阻輸出電阻 RoRd (4.4.7) 例例4.4.2 典型的共漏電路典型的共漏電路源極輸出器如圖源極輸出器如圖4.4.4a所示，試求其中頻電壓所示，試求其中頻電壓增益增益Avm、輸入電阻、輸入電阻Ri和輸出電阻和輸出電阻Ro 。 解：圖解：圖4.4.4a的中頻小信號(hào)等效電路如圖的中頻小信號(hào)等效電路如圖4.4.4b所示。所示。 (1)中頻電壓增益中頻電壓增益轉(zhuǎn)79第74頁(yè)/共89頁(yè)2021-11-1775第75頁(yè)/共89頁(yè)2021-11-1776第76頁(yè)/共89頁(yè)2021-11-1777 由圖由圖4.4.4b b可知可知).()/()/()/)()/(LmLmiomLoimooigsLgsmo8441由此得：RRgRRgRRgRRgVVAVVVVVVVVV第77頁(yè)/共89頁(yè)2021-11-1778可見(jiàn)，當(dāng)可見(jiàn)，當(dāng)gm(R/RL)1)1時(shí)，時(shí)， 1 1，共漏極電路屬電壓跟隨器。和射極輸共漏極電路屬電壓跟隨器。和射極輸