微型計算機原理與接口技術(shù)自考試題

1、微型運算機原理及接口技術(shù) 試題（120 分鐘）班級姓名學號老師一. 單項挑選題（在每道題的四個備選答案中選出一個正確的答案，并將其號碼填寫在題干后面的中；每道題2 分，此題共 30 分）1. 8086cpu 芯片的外部引線中，數(shù)據(jù)線的條數(shù)為6 條 8 條16 條 20 條2. 8088cpu 上 ready信號為下面哪種信號有效？上升邊下降邊高電平低電平3. 8088cpu 中的 cs 寄存器是一個多少位的寄存器？8 位 16 位24 位32 位4. 當 8086cpu 讀寫內(nèi)存的一個規(guī)章（對準）字（16 位）時， bhe 和 a0 的狀態(tài)必需是0001 10115. 當 8086cpu 讀

2、i o 接口時，信號m io 和 dt r 的狀態(tài)必需是000110 116. 在 8088cpu 中, 用于寄存器間接尋址輸入輸出指令的寄存器是axbxcxdx7. isa 總線是一種多少位的內(nèi)（系統(tǒng)）總線？ 8 位16 位 32 位64 位8. 屬于只讀存貯器的芯片是 sramdramepromsdram9. 需要定時刷新的存貯器是sramdramepromeeprom10. 內(nèi)存從 a4000h 到 cbfffh ，共有124k 160k180k224k11. 擦除 eprom 是用 5v 電壓 15v 電壓 21v 電壓紫外光照耀12. 采納查詢方式來實現(xiàn)輸入輸出是由于它速度最快cpu

3、 可以不介入實現(xiàn)起來比較簡潔在對多個大事查詢工作時，能對突發(fā)大事做出實時響應(yīng)13. 實現(xiàn) dma 傳送，需要cpu 通過執(zhí)行指令來完成cpu 利用中斷方式來完成cpu 利用查詢方式來完成不需要 cpu 參加即可完成14 下面哪種說法不正確內(nèi)存地址也可做為接口地址使用內(nèi)存地址不行做為接口地址使用接口地址不行做為內(nèi)存地址使用接口地址也可做為外存地址使用15. 8255 工作在方式 0 時，下面哪種說法正確a 、b、c 三個口輸入均有鎖存才能只有 a 口輸入有鎖存才能只有 c 口輸入有鎖存才能a 、b、c 三個口輸入均無鎖存才能二. 多項挑選（在備選的答案中選出正確的答案，每道題2.5 分, 此題共

4、 10 分）1 . 在構(gòu)成 8 0 88 最大模式下構(gòu)成系統(tǒng)總線時，可用到以下哪些芯片？ 74ls373828874ls245 74ls13882892 . 8086cpu 一個總線周期可以讀（或?qū)懀┑淖止?jié)數(shù)為 1 個 2 個3 個4 個6 個3. 當 8255 的 a 口工作在方式2， b 口工作在方式0 時，其 c 口可用作全部用作聯(lián)絡(luò)信號5 條用作聯(lián)絡(luò)信號4 條用作聯(lián)絡(luò)信號 3 條用作 i o 8 條用作 i o4. 當 8086cpu 最大模式下讀內(nèi)存時，以下哪些信號的狀態(tài)是正確的？memr 0memw 0 iow 1ior 0 dt r 0三. 判定題（認為正確的在題后中打“”號；

5、錯誤的打 “×”號，并寫出正確的內(nèi)容；每道題2 分，此題共 10 分）1. 8086cpu 的復(fù)位啟動地址為0ffffh；2. 在 8086cpu 響應(yīng)中斷時， cpu 內(nèi)部硬件只愛護cs 和 ip，其余的內(nèi)部寄存器應(yīng)由程序員編程愛護；3. 如各中斷源的優(yōu)先級是一樣的，就可用自動循環(huán)優(yōu)先級來實現(xiàn)；4. 異步串行通信在傳送每一個字符時，傳送出去的第一位肯定是一個低電平的啟動位；5. 8253 不能產(chǎn)生寬度可編程的單個負脈沖；四. 簡潔回答題（每道題3 分，此題共 15 分）1. 簡要說明 pci 總線的特點；2. 試說明在 8088cpu 執(zhí)行 int40h 指令的過程？3. 如己知

6、8250 芯片上有 3 條地址線 a0 a2 ，該 8250 最少需占多少個接口地址？4. 說明當 8253 的外部時鐘為 1mhz 時，只用該 8253 如何產(chǎn)生寬度為1 秒的負脈沖？5. 說明什么是中斷嵌套？五應(yīng)用題1（ 8 分）下圖為內(nèi)存芯片與系統(tǒng)總線的連接圖，用以存放數(shù)據(jù)； 圖中鎖存器為輸出接口，其地址為0000h，它與數(shù)據(jù)總線相連接，可將數(shù)據(jù)總線上d0d7 從其輸出端 q0 q7 輸出；回答以下兩個問題：d0 d7d0 d7a0 a15a0 a15memroememwwed0 d7a151q2q3 1a14q4q51 1cscp鎖存器 1與非門a0異或門iow或門a16 a17 a1

7、8 a19在讀寫內(nèi)存芯片時，第一執(zhí)行以下程序；程序執(zhí)行完后，打算儲備器芯片的地址；start： movdx ，0000hmoval ， 76h outdx ，al如第一執(zhí)行以下程序，程序執(zhí)行完后，打算儲備器芯片的地址；start： movdx ，0000hmoval ， 0f0h outdx ，al2（ 8 分）下面兩圖均為利用鎖存器74273 作為輸出接口的連接圖，利用74273 的 cp端的上升沿可以鎖存數(shù)據(jù)到74273 的輸出端；并且假定接口地址為0000h；利用時序的概念，說明圖和圖哪一種連接是錯誤的？讀以下程序，畫出程序執(zhí)行過程中圖和圖中74273 的 cp 端的波形； start：

8、movdx ，0000hgoon ：moval ，0f0houtdx ，aljmpgoond0 d7d0d7a15a141cp（圖）a0iow74273d0 d7d0 d7a15a14 1cp（圖）a0iow742733（ 10 分）一種通過接口芯片8255 將 adc0809 接到 8088 系統(tǒng)總線上的連接圖如下圖所示；該電路以可編程并行接口8255 作為 adc0809 的接口，其初始化程序規(guī)定：8255 工作在方式 0 之下， a 口輸入， b 口輸出， c 口的低 4 位輸出、高4 位輸入，并且使 pc0=0，pc1=0；結(jié)合給出的硬件連接圖，回答下面兩個問題：d0d7ior245a

9、b.dpa00d0d7pa7rdd0d7alein0in 7iow reseta0a1drewr rsta0 a1pc0pc1 pc4startoe eoca151a14a2.1cs8255pb0pb1 pb2adda addb addc變換時鐘參考電壓 如完成上述規(guī)定的8255 的初始化程序如下，試在下劃線處填上相應(yīng)的數(shù)字或指指令；initi55 ：movdx ，；moval ，；outdx ，al；moval ，00h outdx ，al 一個詳細的采集子程序如下，每調(diào)用一次采集子程序，可次序?qū)?8 路模擬輸入 in 0 到 in 7 進行一次 a/d 變換，并將變換的結(jié)果存放在內(nèi)存 ad

10、a ta 所在段、偏移地址為ada ta 的次序 8 個單元中；procnearrmadpushbxpushdxpushdspushaxpushsimovdx ，seg ada ta movds， dxmovbl ， 00hmovbh，08hgoon：movdx ，8001hmoval ，bloutdx ，al；送路地址movdx ，8002h moval ，outdx ，almoval ，outnopdx ，al；送 ale 和 start 脈沖wait ：inal ，dxtestjzal ，wait；等待變換終止movoutal ，02hdx ，al；movdx ，8000hin movm

11、oval ，dx si ， aldx ，8002h；moval ，00houtdx ，al；inc；decbhjnzgoonpop poppopsidspopdxpopretbxprmadendp4（9 分）下圖為采納查詢方式工作的輸入接口，地址譯碼器中a15 a1 直接接或門輸入；看圖并回答以下問題： 輸入設(shè)備在向接口傳送8 位數(shù)據(jù)的同時，仍傳送負脈沖stb，該信號的作用是什 么？ d 觸發(fā)器的作用是什么？ 編程序，用查間方式將輸入設(shè)備的一個數(shù)據(jù)讀入cpu 的 bl 中；d0 d7三鎖輸d7態(tài)存a0門器入e ecpstba15設(shè)a14 11r備dcpa1q觸ior1發(fā)d5v1器試題參考答案一

12、.1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 二.1. 2. 3. 4. 三 .1. × 應(yīng) 為 ffff0h2. × cpu 硬件愛護的是f、cs 和 ip 三個 16 位的寄存器 3. 4. 5. × 由于利用 8253 的方式 0 或方式 1, 通過編程設(shè)定計數(shù)器的計數(shù)值,可以產(chǎn)生不同寬度的負脈沖；四.1. pci 總線的特點主要是：良好品兼容性；獨立于 cpu ，可與 cpu 異步工作；支持構(gòu)成多機系統(tǒng)；對 32 位 64 位使用是透亮的；可供應(yīng) 3.3v 和 5.0v 兩種環(huán)境下工作；支持即插即用

13、；2. cpu 取出 int 40h 指令，經(jīng)指令譯碼獲知這是一條中斷指令；并且得到 40h 就是該軟件央斷的中斷向量碼； 接著就將 f、cs 和 ip 壓入堆棧愛護起來， 并關(guān)中斷；而后，將中斷向量碼 40h 乘 4 得到中斷向量表地址，從該地址開頭的次序兩個單元的內(nèi)容送ip，下兩個單元的內(nèi)容送cs；這就轉(zhuǎn)向了中斷服務(wù)程序；當然， 在此之前，中斷服務(wù)程序的入口地址早已填入中斷向量表中；3. 由于地址 a0 到 a2 三條地址線共有8 種編碼，故 8250 最多占 8 個接口地址；4. 由于計數(shù)時鐘為 1mhz ，而每個計數(shù)器的計數(shù)值是 16 位的；因此，一個計數(shù)器的最大計數(shù)時間只有 65.

14、5ms 左右，無法滿意要求；但 8253 有三個計數(shù)器，可以串聯(lián)使用以解決問題；例如，將時鐘接到clk0 上，使 gate0 有效（高電平）并將out0 輸出接到clk1 上做為計數(shù)器 1 的計數(shù)時鐘，并使 gate1 為高電平；這就將計數(shù)器 0 和計數(shù)器 1 串到一起；可使計數(shù)器 0 工作在方式 2 或方式 3，使其輸出連續(xù)的脈沖；使計數(shù)器 1 工作在方式 0；且使兩計數(shù)器的總計數(shù)值為 1000× 1000，可以計數(shù)器 0 的計數(shù)值均為 1000，就 out0 的輸出就是周期為 1ms 的對稱方波或窄脈沖；使計數(shù)器 1 的計數(shù)值為 999，就 out1 的輸出即為寬度 1 秒的負脈

15、沖；5. 當 cpu 正在對某一個中斷源服務(wù)時，又有優(yōu)先級更高的中斷源提出中斷懇求，就cpu 應(yīng)暫仃正在進行的中斷服務(wù)而轉(zhuǎn)向更高優(yōu)先級中斷源的服務(wù)；當更高優(yōu)先級中斷源服務(wù)終止后再回到原先的中斷服務(wù)程序連續(xù)服務(wù)； 這就是中斷嵌套， 而且可以多級嵌套；五.1. 20000h 2ffffh 30000h3ffffh2. 依據(jù) 8088cpu 的寫接口的時序，結(jié)合連接圖的譯碼電路，可以認為圖中鎖存器 cp 上的波形與iow 一樣； iow 鎖存數(shù)據(jù)的上升沿應(yīng)顯現(xiàn)在時序一個總線周期的t4 開頭之后；同時，在寫接口的總線周期里，cpu 在時鐘 t2 之后開頭送出數(shù)據(jù)到數(shù)據(jù)總 線上，到時鐘t4 時，數(shù)據(jù)已傳

16、送到接口并已穩(wěn)固；此時，利用iow 的上升沿剛好可把穩(wěn)固的數(shù)據(jù)鎖存到鎖存器的輸出端；但是，如采納圖所示的電路，鎖存器的鎖存脈沖輸入端 cp 上的波形剛好為圖 的反相波形，即為 iow 的反相；這樣以來， cp 脈沖的上升沿就顯現(xiàn)在 t2 時周期里， 這時， cpu 剛剛開頭向外送數(shù)據(jù)，數(shù)據(jù)仍沒有到達外設(shè)，這時進行鎖存必定會出錯；圖 cp 波形圖 cp 波形3. 8003h 10011000b movdx ，8002hmov si ，offset ada ta （leasi， ada ta）01h00h10hincsiblax4. stb 脈沖除了將輸入設(shè)備的數(shù)據(jù)鎖存到鎖存器的輸出端外，該脈沖仍

17、用來觸發(fā)d觸發(fā)器，使其輸出q 為高電平，此高電平表示外設(shè)有數(shù)據(jù)預(yù)備好； d 觸發(fā)器的作用是用來供應(yīng)外設(shè)數(shù)據(jù)預(yù)備好的狀態(tài)；程序如下：start：movdx ，0001h wait ：inal ，dxandal ，80h jnzwaitmovdx ，0000hinal ，dx movbl ，al ret一. 判定題（對： ；錯： ×）（每題 1 分）1. pentium系統(tǒng)屬于 risc 類微處理機；2. risc 類的微處理機，為了削減拜訪內(nèi)存的次數(shù)而增加寄存器的數(shù)目；3. pentium數(shù)據(jù)寄存器可以存放8 、16、32 位二進制數(shù)據(jù)；4. pentium系統(tǒng)的段寄存器為32 位寄存

18、器；5. pentium的 v 流水線和 u 流水線都可執(zhí)行任何指令；6. 對一個段進行拜訪，必需將這個段的描述符裝入到段寄存器中；7. pentium段描述符是由8 個字節(jié)共 64 個二進制位組成；8. pentium分段用于程序愛護，分頁用于把程序映射到大小固定的虛擬頁上；9. pentium在進行分頁轉(zhuǎn)換中， 頁目錄項的高 20 位頁框地址是與物理儲備器中的物理頁是相對應(yīng)的；描述符；10. 線性地址是同一標準的不分段的地址空間內(nèi)的32 位地址；11. 利用索引字段可以從擁有210 個段描述符的段描述符表中選出任何一個段12. cache 的命中率是指命中cache 的次數(shù)與拜訪cache

19、 的次數(shù)之比；13. 當程序有高度的次序性時，cache 更為有效；14. pentium處理機是 32 位微處理機，因此其內(nèi)部數(shù)據(jù)總線是32 位的；15. risc 類微處理機采納大量通用寄存器，從根本上提高了cpu 的運算速度，特別適于在多任務(wù)處理的環(huán)境；16. 系統(tǒng)地址寄存器只能在愛護方式下使用，所以又稱其為愛護方式寄存器；17. 反常是指微處理機檢測到的反常情形，反常又進一步地劃分為故障，自陷和反常終止三種；18. 運算器是儲備信息的部件,是寄存器的一種；19. 通常，微處理機的掌握部件是由程序計數(shù)器、指令寄存器、指令譯碼器、時序部件等組成；20. pentium微處理機配備有5 個

20、32 位的掌握寄存器： cr0 、cr1 、cr2 、cr3 、 cr4 ；儲存著跟任務(wù)有關(guān)的適合于全部任務(wù)的機器狀態(tài)；21. 在 pentium 微處理機的指令指針寄存器eip 內(nèi)存放著下一條要執(zhí)行的指令22. 在全局描述符表gdt（ global descriptor table）中存放供全部程序共用的段描述符；二填空題： 每空 1.分1目前微型運算機的基本工作原理是 的原理，其基本結(jié)構(gòu)屬于馮·諾依曼結(jié)構(gòu)；2 pentium 的指令指針寄存器eip 中存放的是；3運算器中進行的各種算術(shù)運算操作歸結(jié)為 兩種最基本的操作；4pentium 微處理機規(guī)定了4 個寄存器用于掌握分段儲備器

21、治理中的數(shù)據(jù)結(jié)構(gòu)位置；其中 gdtr 和 idtr 稱為 寄存器， ldtr 和 tr 稱為 寄存器；是什么？5中斷包括 intr和 nmi ；6. 指出以下指令語句中源操作數(shù)是 ；目的操作數(shù)是 ；mov ax ，0cfh 7假設(shè) bx 寄存器上的內(nèi)容為0100h ，以下指令執(zhí)行后ax 寄存器的內(nèi)容分別mov ax ， 1200h ；（ ax） = mov ax ， bx ；（ ax ）= add ax ， bx ；（ ax） = 8總線操作周期的4 個操作階段分別是 ， ， ， ；位置上；三. 挑選（每題 1 分）以下各題四個挑選項中，只有一個選項是正確的；請將正確選項號寫在相應(yīng)空1系統(tǒng)總線

22、又稱為 ，這是指模塊式微處理機機箱內(nèi)的底版總線；1）主板總線2 ）內(nèi)總線3）片內(nèi)總線4 ）局部總線2目前市場上出售的臺式pc 機中 pentium 4 微處理器的主頻一般為1 0.5ghz左 右 2 ）1ghz 左右3） 3ghz 左右 4）5ghz 以上3. . 按諾依曼結(jié)構(gòu)理論，下面哪個不是運算機組成部分： 1） 運算器 2 ）掌握器3）打印機4）復(fù)印機 4程序設(shè)計人員不能直接使用的寄存器是 1） 通用寄存器2）指令指針寄存器3）標志寄存器4）段寄存器5 pentium 微處理器的結(jié)構(gòu)之所以稱為超標量結(jié)構(gòu),是由于下面哪一種緣由.1) pentium微處理器不僅能進行32 位運算 ,也能進行

23、 64 位運算2) pentium微處理器內(nèi)部含有多條指令流水線和多個執(zhí)行部件3數(shù)據(jù)傳輸速度很快 ,每個總線周期最高能傳送4 個 64 位數(shù)據(jù)4微處理器芯片內(nèi)部集成的晶體管數(shù)超過100 萬個 ,功耗很大6在任何時刻， 儲備器中會有一個程序是現(xiàn)役的，每一個現(xiàn)役程序最多可以使用 3 個段 4 個段 5 個段 6 個段7pentium 微處理機配備了5 個掌握寄存器； 其中沒有定義， 而供將來使用的是 1） cr1 2 ） cr2 3 ）cr3 4 ）cr48 pentium 地址總線是 32 位的，它的內(nèi)部數(shù)據(jù)總線的寬度是：1） 16 位 2 ）32 位 3 ）64 位 4） 36 位9 pent

24、ium 的寄存器可分為浮點寄存器、系統(tǒng)級寄存器等 大類；12 23 34 4510 屬于系統(tǒng)級寄存器的是 ；1 系統(tǒng)地址寄存器和掌握寄存器2 通用寄存器和系統(tǒng)地址寄存器3 通用寄存器和掌握寄存器4 系統(tǒng)地址寄存器和段寄存器11. 下面是關(guān)于 cpu 與 cache之間關(guān)系的描述，其中正確的一條描述是： 1cache 中存放的是主儲備器中一部分信息的映像2用戶可以直接拜訪cache量組成；3片內(nèi) cache 要比二級 cache 的容量大得多4二級 cache 要比片內(nèi) cache 的速度快得多12. 在愛護方式下，段寄存器內(nèi)存放的是 ；1 段基址 2 段挑選符3 段描述符 4 段描述符表基址1

25、3. 通常，人們把用符號表示運算機指令的語言稱為 ；1 機器語言 2 匯編語言 3 模擬語言 4 仿真語言14. pentium系統(tǒng)之所以為超標量運算機是由于采納了 ；1 并行流水線結(jié)構(gòu)2 數(shù)據(jù)與指令分別的cache 結(jié)構(gòu)3 轉(zhuǎn)移猜測技術(shù)4 提高了時鐘頻率15 pentium 系統(tǒng)內(nèi)商定，一個字的寬度是 ；1 1 字節(jié) 2 2 字節(jié) 3 4 字節(jié) 4 8 字節(jié)16 pentium 用來作為堆棧指針的寄存器是：1） eip 寄存器 2）ebp寄存器 3 ）esp 寄存器 4）edi 寄存器17 pentium 微處理機可拜訪的物理儲備器的范疇是 ；1 4gb 2 64tb 3 4mb 4 16g

26、b18 儲備治理是由分段儲備治理和 組成；1）分段部件2分頁部件3 分頁儲備治理4虛擬治理19 pentium 微處理機的分頁儲備治理系統(tǒng)把頁的大小定義成 ；1 16kb 2 4mb 34kb 4 4gb20 經(jīng)分段儲備治理部件分段之后生成的線性地址由 與 12 位偏移1 段地址寄存器和10 位頁目錄索引2 段描述符表和10 位頁表索引3 10 位頁目錄索引和10 位頁表索引4 10 位頁表索引和虛擬地址21 段挑選符（段寄存器）中懇求特權(quán)級字段共 位；11 位 2 2 位 3 3 位 4 4 位22 多段儲備治理方式中， 每一個程序都擁有它自己的 ，以及多種屬于它自己的儲備器段；1) 段描述

27、符2 段挑選符3 段挑選符和段描述符4 段描述符寄存器23 符合匯編語言變量命名規(guī)章的變量名是 ；1 mov 2 cx 3data 4lpt124 pentium 微處理機是 微處理機1） 16 位； 2） 32 位； 3） 64 位； 4）準 64 位；25 pentium微處理機配置的超標量執(zhí)行機構(gòu)答應(yīng) 以并行方式執(zhí)行；1）一條指令 2）兩條指令 3）三條指令 4）四條指令26 pentium 標志寄存器上各標志位信息反映的是 ；1）寄存器堆棧中每一寄存器中的內(nèi)容；2） pentium 微處理機的狀態(tài)信息； 3） cache 操作信息；4）儲備器狀態(tài)信息；27 當前，在 pentium 機

28、中，常用來在系統(tǒng)中的各部件之間進行高速數(shù)據(jù)傳輸操作的系統(tǒng)總線是：1） isa 2 ）eisa 3 ） pci 4 ）vesa28 下面關(guān)于微處理器的表達中，錯誤選項1微處理器是用單片超大規(guī)模集成電路制成的具有運算和掌握功能的處理器2一臺運算機的cpu 可能由 1 個、 2 個或多個微處理器組成3日常使用的 pc 機只有一個微處理器，它就是中心處理器4目前巨型運算機的cpu 也由微處理器組成29 pentium 機中的寄存器、 cache 、主儲備器及輔儲備器，其存取速度從高到低的次序是：1 主儲備器，cache ，寄存器，輔存2 快存，主儲備器，寄存器，輔存3 寄存器，cache ，主儲備器，

29、輔存4 寄存器，主儲備器，cache ，輔存 30 用 mb （兆字節(jié)）作為pc 機主存容量的計量單位，這里1mb 等于多少字節(jié)？可挑選1 210 2 220 3 230 4） 24031 pentium微處理器在愛護模式下對儲備器進行拜訪時，段寄存器供應(yīng)的是1 段挑選符2 段基址3 段描述符4 偏移地址32 下面是關(guān)于pci 總線的表達，其中錯誤選項1) pci 支持即插即用功能2) pci 的地址線與數(shù)據(jù)線是復(fù)用的3) pci 總線是一個 16 位寬的總線4) pci 是一種獨立于處理器的總線標準，可以支持多種處理器33 pentium 微處理器在實施分頁儲備治理時，其最小頁面的大小是1

30、256b 2 4kb 3 1mb 4 4mb34 下面關(guān)于總線的表達中，錯誤選項1 總線的位寬指的是總線能同時傳送的數(shù)據(jù)位數(shù)2）總線標準是指總線傳送信息時應(yīng)遵守的一些協(xié)議與規(guī)范3) pentium機中的 pci 總線不支持成組傳送方式4) 總線的寬帶是指每秒鐘總線上可傳送的數(shù)據(jù)量四挑選填空（每空1 分）1pentium 微處理機的段寄存器（也稱段挑選符）是 位的寄存器，用它- 個段的規(guī)律地址；（1 ）32 位（ 2 ）16 位（ 3 ）8 位（ 4）64 位（5 ）16kb （ 6）64tb （ 7）4gb（8 ）3.2gb2 . pentium微處理機實現(xiàn)的是 和 兩級儲備治理；（1 ）主儲

31、備器（ 2）磁盤（ 3）分段治理（ 4 ）cache（5 ）分頁治理（ 6）二級 cache3. 在愛護方式下， pentium 微處理機可以拜訪 字節(jié)虛擬儲備器地址空間和 字節(jié)實地址儲備器空間；（1 ）256kb （2）512kb （3） 1mb （ 4）512mb （5） 1gb（6 ）4gb （ 7） 21gb832gb9 1tb10 32tb11 64tb12 16tb注： gb =千兆 tb =兆兆4pentium微處理機段的轉(zhuǎn)換過程是，由系統(tǒng)給出的地址以及程序給出的地址都是 ，它是由 和 組成；（1 ）實地址（ 2）規(guī)律地址（ 3）一個 32 位的基地址（ 4）一個 16 位的段挑

32、選符（ 5 ）一個只能在段內(nèi)使用的32 位的偏移量（ 6） 20 位的段的界限5 pentium微處理機共配備有 段寄存器，它們都是 的寄存器，它們的作用是用來 ；（1 ） 8 個（ 2 ） 16 個（ 3） 6 個（ 4） 32 位的（ 5） 16 位（6 ）從寄存器中選出所需的地址（7）從段描述符表中選出所需的段描述符（8 ）從段描述符中選出32 位的基地址（ 9）從段描述符中選出段的界限；6 pentium微處理機浮點部件寄存器堆棧是由 個、 位的寄存器構(gòu)成；（1 ） 16 個（ 2）32 個（ 3）8 個（ 4） 3 個（ 5）16 位（6 ）32 位（ 7 ）64 位（ 8 ）80 位7 pentium微處理機浮點部件的狀態(tài)字寄存器內(nèi)容反映的是 ；（1）浮點部件的全部狀態(tài)和環(huán)境（2）浮點部件的數(shù)值（ 3）浮點部件的總線狀態(tài)（ 4）pentium微處理機的狀態(tài)和環(huán)境8總線是一種 ，是由系統(tǒng)中各部件所共享，在 的掌握之下將信息精確地傳送給 ；（1 ）公共信號（ 2）數(shù)據(jù)通道（ 3）專用地信號連線（4）主控設(shè)備（5 ）中斷源（ 6）從屬設(shè)備（ 7）信號源（ 8 ）儲備器（9 ）寄存器五簡答題1什么是超標量技術(shù)？試說明超標量技術(shù)在pentium 上是怎樣實現(xiàn)的？ （3 分）2試簡潔說明pen