2020年計(jì)算機(jī)組成原理本科生期末試卷(一)完整答案

1、本科生期末試卷（一）一、選擇題（每小題 1 分，共 15分）1 從器件角度看， 計(jì)算機(jī)經(jīng)歷了五代變化。 但從系統(tǒng)結(jié)構(gòu)看， 至今絕大多數(shù)計(jì)算機(jī)仍屬于 （馮諾依曼）計(jì)算機(jī)。2 某機(jī)字長(zhǎng) 32 位，其中 1 位表示符號(hào)位。若用定點(diǎn)整數(shù)表示，則最小負(fù)整數(shù)為（）。A -（2 31-1）B -（2 30-1）C -（2 31+1）D -（2 30+1）3 以下有關(guān)運(yùn)算器的描述，（ 算術(shù)運(yùn)算與邏輯運(yùn)算 ）是正確的。4 EEPRoM是指（電擦除可編程只讀存儲(chǔ)器 ）。5 常用的虛擬存儲(chǔ)系統(tǒng)由（ 主存 -輔存）兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存 儲(chǔ)器。6 RISC 訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（

2、 兩個(gè)通用寄存器 ）。7 當(dāng)前的CPU由（控制器、運(yùn)算器、CaChe）組成。8 流水CPU是由一系列叫做“段”的處理部件組成。和具備m個(gè)并行部件的CPU相比，一個(gè)m段流水CPU的吞吐能力是（具備同等水平）。9 在集中式總線仲裁中，（ 獨(dú)立請(qǐng)求 ）方式響應(yīng)時(shí)間最快。10 CPU中跟蹤指令后繼地址的寄存器是（ 程序計(jì)數(shù)器）。11 從信息流的傳輸速度來(lái)看，（ 單總線 ）系統(tǒng)工作效率最低。12 單級(jí)中斷系統(tǒng)中，CPu旦響應(yīng)中斷，立即關(guān)閉（ 中斷屏蔽）標(biāo)志，以防止本次中斷 服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。13 安騰處理機(jī)的典型指令格式為（ 41 位）位。14 下面操作中應(yīng)該由特權(quán)指令完

3、成的是（ 從用戶模式切換到管理員模式 ）。15 下列各項(xiàng)中，不屬于安騰體系結(jié)構(gòu)基本特征的是（ 超線程 ）。二、填空題（每小題 2 分，共 20分）1 字符信息是符號(hào)數(shù)據(jù)，屬于處理（ 非數(shù)值 ）領(lǐng)域的問題，國(guó)際上采用的字符系統(tǒng)是 七單位的（ ASCII ）碼。2 按IEEE754標(biāo)準(zhǔn)，一個(gè)32位浮點(diǎn)數(shù)由符號(hào)位 S（ 1位）、階碼E（ 8位）、尾數(shù)M（ 23位）三個(gè)域組成。其中階碼E的值等于指數(shù)的真值（e）加上一個(gè)固定的偏移值（127）。3 雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu)，其中前者采用（空間 ）并行技術(shù)，后者采用（ 時(shí)間 ）并行技術(shù)。4 虛擬存儲(chǔ)器分為頁(yè)式、（ 段 ）式、（ 段頁(yè)

4、 ）式三種。6 CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時(shí)間稱為（指令周期），它常用若干個(gè)（CPU周期 ）來(lái)表示。7 安騰CPU中的主要寄存器除了 128個(gè)通用寄存器、128個(gè)浮點(diǎn)寄存器、128個(gè)應(yīng)用寄 存器、 1 個(gè)指令指針寄存器（即程序計(jì)數(shù)器）外，還有 64 個(gè)（ 推斷寄存器 ）和 8 個(gè)（ 分支 寄存器 ）。8 衡量總線性能的重要指標(biāo)是（ 總線寬度 ），它定義為總線本身所能達(dá)到的最高傳輸 速率，單位是（ MB/s）。9 DMA控制器按其結(jié)構(gòu)，分為（選擇型）DMA控制器和（多路型）DMA控制器。前者適 用于高速設(shè)備，后者適用于慢速設(shè)備。10 64 位處理機(jī)的兩種典型體系結(jié)構(gòu)是 （英特爾 64

5、位體系結(jié)構(gòu) ）和（安騰體系結(jié)構(gòu) ）。 前者保持了與 IA-32 的完全兼容，后者則是一種全新的體系結(jié)構(gòu)。三、簡(jiǎn)答題（每小題 8 分，共 16分）1 CPU中有哪幾類主要寄存器，用一句話回答其功能。1. 數(shù)據(jù)寄存器：其主要功能是作為 CPU和主存、外設(shè)之間信息傳輸?shù)闹修D(zhuǎn)站，用以彌補(bǔ)CPU和主存、外設(shè)之間操作速度上的差異。2. 指令寄存器 ： 用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。3. 程序計(jì)數(shù)器 ： 用來(lái)指出下一條指令在主存儲(chǔ)器中的地址。4. 地址寄存器：用來(lái)保存CPU當(dāng)前所訪問的主存單元的地址。5. 累加寄存器：當(dāng)運(yùn)算器的算術(shù)邏輯單元 ALU執(zhí)行算術(shù)或邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作 區(qū)，可以為AL

6、U暫時(shí)保存一個(gè)操作數(shù)或運(yùn)算結(jié)果。6. 程序狀態(tài)字寄存器 ： 用來(lái)表征當(dāng)前運(yùn)算的狀態(tài)及程序的工作方式。2 指令和數(shù)據(jù)都用二進(jìn)制代碼存放在內(nèi)存中，從時(shí)空觀角度回答CPU如何區(qū)分讀出的代碼是指令還是數(shù)據(jù)。 計(jì)算機(jī)可以從時(shí)間和空間兩方面來(lái)區(qū)分指令和數(shù)據(jù)， 在時(shí)間上， 取指 周期從內(nèi)存中取出的是指令，而執(zhí)行周期從內(nèi)存取出或往內(nèi)存中寫入的是數(shù)據(jù)，在空間上，從內(nèi)存中取出指令送控制器， 而執(zhí)行周期從內(nèi)存從取的數(shù)據(jù)送運(yùn)算器、 往內(nèi)存寫入的數(shù)據(jù)也 是來(lái)自于運(yùn)算器四、計(jì)算題( 10 分)設(shè)X=-15 , y=+13,數(shù)據(jù)用補(bǔ)碼表示，用帶求補(bǔ)器的陣列乘法器求出乘積X×y,并用十進(jìn)制數(shù)乘法進(jìn)行驗(yàn)證。解：設(shè)最高

7、位為符號(hào)位，輸入數(shù)據(jù)為： X 補(bǔ)=10001， y 補(bǔ)=10011， 算前求補(bǔ)器輸出后 |X|=1111，|y|=11011111× 1101=11000011 算后求補(bǔ)器輸出為 11000011，加上乘積符號(hào) 0，最后得補(bǔ)碼乘積值為 011000011，利 用補(bǔ)碼與真值的換算公式，補(bǔ)碼二進(jìn)制數(shù)的真值是 X ×y = 1 ×27+1×26+1×21+1× 20=128+64+2+1 =+195 十進(jìn)制數(shù)乘法驗(yàn)證： X×y=(-15) × (-13) =+195五、證明題( 12 分)用定量分析方法證明多模塊交叉存儲(chǔ)

8、器帶寬大于順序存儲(chǔ)器帶寬。解：假設(shè)( 1 )存儲(chǔ)器模塊字長(zhǎng)等于數(shù)據(jù)總線寬度；(2) 模塊存取一個(gè)字的存儲(chǔ)周期等于T；(3) 總線傳送周期為;( 4)交叉存儲(chǔ)器的交叉模塊數(shù)為m.。交叉存儲(chǔ)器為了實(shí)現(xiàn)流水線方式存儲(chǔ)，即每經(jīng)過(guò)T時(shí)間延遲后啟動(dòng)下一?？欤瑧?yīng)滿足T = m ,(1) 交叉存儲(chǔ)器要求其?？鞌?shù)m,以保證啟動(dòng)某模快后經(jīng)過(guò)m時(shí)間后再次啟動(dòng)該?？鞎r(shí)，它的上次存取操作已經(jīng)完成。這樣連續(xù)讀取m個(gè)字所需要時(shí)間為t1 = T + (m - 1) T = m T + m - = (2m- 1) T(2) 故存儲(chǔ)器帶寬為 W1 = 1/t1 = 1/(2m-1) (3) 而順序方式存儲(chǔ)器連續(xù)讀取m個(gè)字所需時(shí)間為t2 = mT = m2 ×(4) 存儲(chǔ)器帶寬為 W2 = 1/t2 = 1/m2 ×T(5) 比較 (3) 和 (5) 式可知，交叉存儲(chǔ)器帶寬 W1 大于順序存儲(chǔ)器帶寬 W2七、分