薄膜CVD技術(shù)課件

1、薄膜CVD技術(shù)PPT課件第十章第十章薄膜化學(xué)汽相淀積（薄膜化學(xué)汽相淀積（CVDCVD）技術(shù)）技術(shù)10.1. 化學(xué)汽相淀積（化學(xué)汽相淀積（CVDCVD）原理）原理10.1.1. 薄膜生長的基本過程(與外延相似)外延是一特殊的薄膜生長1)參加反應(yīng)的氣體混合物被輸運(yùn)到沉積區(qū)2)反應(yīng)物分子由主氣流擴(kuò)散到襯底表面3)反應(yīng)物分子吸附在襯底表面薄膜CVD技術(shù)PPT課件4）吸附物分子間或吸附分子與氣體分子間 發(fā)生化學(xué)反應(yīng)，生成化學(xué)反應(yīng)產(chǎn)物和副產(chǎn)物，并沉積在襯底表面（或原子遷移到晶格位置）5）反應(yīng)副產(chǎn)物分子從襯底表面解吸6）副產(chǎn)物分子由襯底表面外擴(kuò)散到主氣流 中，然后排出沉積區(qū)10.1.2. Grove模型 和

2、質(zhì)量附面層模型Grove模型 :F1=hG(CG-CS)F2=kSCSG=F/m =kShG/(kS+hG)(CT/ m)Y薄膜CVD技術(shù)PPT課件薄膜CVD技術(shù)PPT課件薄膜CVD技術(shù)PPT課件薄膜CVD技術(shù)PPT課件薄膜CVD技術(shù)PPT課件G=hG（CG/ m）為高溫下的質(zhì)量輸運(yùn)控制G=kS（CG/ m）為較低溫下的表面反應(yīng)控制質(zhì)量附面層（速度界面層）模型:薄膜CVD技術(shù)PPT課件可得：所以：eLmRLvLL3232002323vLLDRLDDhmGeLGGGaGTTDD00KTESek薄膜CVD技術(shù)PPT課件CVD原理的特點(diǎn)？10.2. CVD反應(yīng)室氣相沉積的反應(yīng)控制模式主要為質(zhì)量輸運(yùn)控

3、制和表面反應(yīng)控制。質(zhì)量輸運(yùn)控制：質(zhì)量輸運(yùn)控制：工藝容易控制；反應(yīng)溫度較高，生成膜的質(zhì)量較好，但容易引入污染和外延時的自摻雜，可能存在工藝上的不兼容；設(shè)備簡單；生長與氣流有關(guān)，厚度均勻性不易控制。表面反應(yīng)控制：表面反應(yīng)控制：生長反應(yīng)與氣流無關(guān)，因而均勻性好，產(chǎn)量高；生長速率與溫度有關(guān)，較難控制；生長溫度低，污染小，但容易產(chǎn)生缺陷。通過降低反應(yīng)時的總氣壓，可以使DG（hG）增加，從而實(shí)現(xiàn)表面反應(yīng)控制。在這種情況下，生長速率降低，即使在進(jìn)一步降低反應(yīng)溫度，也能較好地控制厚度和缺陷。薄膜CVD技術(shù)PPT課件10.2.1 常壓CVD （APCVD）13.5特點(diǎn)：溫度高，不適宜生長某些鈍化膜應(yīng)用：較厚的膜

4、生長生長速率：m/min薄膜CVD技術(shù)PPT課件10.2.2 低壓CVD （LPCVD）通過降低反應(yīng)時的總氣壓(0.252.0torr)，可以使DG（hG）增加，從而實(shí)現(xiàn)表面反應(yīng)控制。在這種情況下，生長速率降低（nm/min） ，即使在進(jìn)一步降低反應(yīng)溫度(500700C)，也能較好地控制厚度和缺陷。由于溫度低，反應(yīng)生成的原子、分子的遷移動能低，容易形成堆積缺陷；因而有些介質(zhì)膜不宜用LPCVD技術(shù)。薄膜CVD技術(shù)PPT課件薄膜CVD技術(shù)PPT課件薄膜CVD技術(shù)PPT課件10.2.3 PECVD 為了進(jìn)一步提高成膜質(zhì)量，進(jìn)一步降低反應(yīng)溫度和提高生長速率，采用了等離子增強(qiáng)CVD。薄膜CVD技術(shù)PPT

5、課件薄膜CVD技術(shù)PPT課件薄膜CVD技術(shù)PPT課件10.3. 薄膜的性質(zhì)及其生長10.3.1. SiO2膜CVD生長的SiO2膜的質(zhì)量遠(yuǎn)不如熱氧化SiO2膜。因而主要用于表面鈍化和隔離介質(zhì)膜工藝。而PSG已逐步成為主要的表面鈍化表面鈍化膜。 CVD生長的SiO2也用于化合物半導(dǎo)體器件。目前在金屬化之前主要采用TEOS-LPCVD，而在金屬化后主要采用PECVD技術(shù)(?) 。薄膜CVD技術(shù)PPT課件TEOS（tetraethoxysilane，or Tetraethyl OrthoSilicate）（Si(OC2H5)4）四乙基硅氧化膜的主要特點(diǎn)是臺階覆蓋能力好，但生長溫度較高，介電參數(shù)稍差。

6、主要用于抗Al電遷移的“阻擋層”(?)和深槽的“間隙壁”。（page 145 表、146頁圖）薄膜CVD技術(shù)PPT課件薄膜CVD技術(shù)PPT課件10.3.2. PSG和BPSG膜在TEOS氧化中加入少量磷或磷硼源（如：TMPO、TEB等）可形成PSG和BPSG。PSG和BPSG膜的特點(diǎn)：金屬離子吸除作用和低溫?zé)崛哿魈匦员∧VD技術(shù)PPT課件薄膜CVD技術(shù)PPT課件PSG具有比SiO2更好的低溫熔流性而用于平坦化工藝，由于由于PSG的穩(wěn)定性較差，且對的穩(wěn)定性較差，且對Al有有腐蝕作用，現(xiàn)多用腐蝕作用，現(xiàn)多用BPSG。 薄膜CVD技術(shù)PPT課件10.3.3. 氮化硅（Si3N4）和SiOxNy膜由

7、于Si3N4非常穩(wěn)定和雜質(zhì)掩蔽性，在IC工藝中主要作為掩膜或外層保護(hù)膜。1）SiO2膜刻蝕的掩蔽2）離子注入掩蔽膜3）掩蔽SiO2膜不能掩蔽的雜質(zhì)，如：Ga、Zn4）局部氧化（LOCOS）掩蔽膜5）多層布線金屬間的介質(zhì)隔離膜6）抗堿金屬擴(kuò)散但Si3N4/Si界面的應(yīng)力很大，不宜直接在Si上生長Si3N4膜。SiOxNy膜是解決這一問題的途徑之一。薄膜CVD技術(shù)PPT課件薄膜CVD技術(shù)PPT課件氮化硅有結(jié)晶化形和無定形兩種在器件中常希望無定形氮化硅（？）（？）用反應(yīng)濺射法等物理方法和低溫CVD法可以制備無定形氮化硅膜，但以CVD為好。 （？）（？）常用PECVD法：3SiH2Cl2+7NH3Si

8、3N4+3NH4Cl+HCl+6H2用SiH2Cl2比用SiH4生長的膜致密。薄膜CVD技術(shù)PPT課件刻蝕：氫氟酸、磷酸、氟基等離子體Si3N4膜SiO2膜Si濃HF中的腐蝕速率（埃/分） 15050000緩沖HF中的腐蝕速率（埃/分）151000磷酸中的腐蝕速率（埃/分）100105氟基等離子體腐蝕速率（埃/分）1102060薄膜CVD技術(shù)PPT課件10.3.4. Al2O3膜特點(diǎn)：存在負(fù)電荷效應(yīng)（可制Al2O3-SiO2復(fù)合柵結(jié)構(gòu)MAOS）（？）抗輻照能力強(qiáng)抗堿金屬遷移耐腐蝕性好（包括NaOH）Al2O3膜也有結(jié)晶化形和無定形兩種CVD：2AlCl3+3CO2+3H2Al2O3+3CO+6

9、HCl腐蝕：磷酸、氟基等離子體薄膜CVD技術(shù)PPT課件Al2O3膜的缺點(diǎn)：應(yīng)力大、工藝穩(wěn)定性差、 可光刻性差薄膜CVD技術(shù)PPT課件10.3.4. 多晶硅膜Poly-Si1）半絕緣多晶硅膜（SIPOS）的特性和器件工藝作用是一種近于電中性的半導(dǎo)體材料；與Si的界面上的界面態(tài)少；有獨(dú)特機(jī)理的表面鈍化作用：a）表面離子沾污的靜電屏蔽薄膜CVD技術(shù)PPT課件b）提高器件的耐壓水平利用SIPOS膜的微弱導(dǎo)電性，p+區(qū)所加的負(fù)電位傳到n區(qū)的表面；與SiO2膜中的正電荷作用相反，這種負(fù)電位使Si表面附近的電子濃度減少，從而使耗盡區(qū)的表面電場被削弱。（功率器件的終端技術(shù)之一）薄膜CVD技術(shù)PPT課件2）SI

10、POS膜的生長工藝LPCVD：SiH4Si+2H2 600650C分解 a）工藝難點(diǎn)：純度的保證高阻半絕緣性106 cm膜的均勻致密b）生長時適當(dāng)加入一定濃度的氧（15%），形成的O-SIPOS膜的電阻率可提高（ 108 cm）c）摻入氮（N-SIPOS）可提高抗金屬離子和水汽的浸蝕d）SIPOS膜的表面通常覆蓋一層SiO2膜e）加入PH4、AsH4和BH4等可生長出高電導(dǎo)的摻雜多晶硅薄膜CVD技術(shù)PPT課件3）摻雜多晶硅在器件中的作用a）MOS柵的自對準(zhǔn)工藝 b）MOS感應(yīng)柵可讀寫和閃存器件10.3.5. 金屬材料CVD金屬膜的生長以物理濺射為基本方法，但由于其方向性，使其臺階覆蓋能力不好；

11、合金膜和硅化物的組成配比較難控制。1）金屬硅化物的CVD如LPCVD：2WF6+SiH42WSix+3SiF4+14H2 6TiCl4+NH36TiN+24HCl+N2薄膜CVD技術(shù)PPT課件薄膜CVD技術(shù)PPT課件薄膜CVD技術(shù)PPT課件Dep-Etch-Dep ProcessFilm deposited with PECVD creates pinch-off at the entrance to a gap resulting in a void in the gap fill.Key-hole defectBread-loaf effectMetalSiO2The solution b

12、egins here1) Ion-induced deposition of film precursors2) Argon ions sputter-etch excess film at gap entrance resulting in a beveled appearance in the film.3) Etched material is redeposited. The process is repeated resulting in an equal “bottom-up” profile.Cap薄膜CVD技術(shù)PPT課件2）金屬膜的CVDa）鎢鎢插塞：多層金屬布線間的互連覆蓋能力強(qiáng)、內(nèi)應(yīng)力小