半導(dǎo)體測(cè)試原理

1、半導(dǎo)體測(cè)試原理半導(dǎo)體測(cè)試公司簡(jiǎn)介integrated device manufacturer (idm):半導(dǎo)體公司，集成了設(shè)計(jì)和制造業(yè)務(wù)。 ibm：（international business machines corporation）國(guó)際商業(yè)機(jī)器公司，總部在美國(guó)紐約州阿蒙克市。 intel：英特爾 ，全球最大的半導(dǎo)體芯片制造商 ，總部位于美國(guó)加利弗尼亞州圣克拉拉市。 texas instruments：簡(jiǎn)稱ti，德州儀器，全球領(lǐng)先的數(shù)字信號(hào)處理與模擬技術(shù)半導(dǎo)體供應(yīng)商 。總部位于美國(guó)得克薩斯州的達(dá)拉斯。 samsung：三星 ，韓國(guó)最大的企業(yè)集團(tuán) ，業(yè)務(wù)涉及多個(gè)領(lǐng)域,主要包括半導(dǎo)體、移動(dòng)電

2、話、顯示器、筆記本、電視機(jī)、電冰箱、空調(diào)、數(shù)碼攝像機(jī)等。 stmicroelectronics：意法半導(dǎo)體 ，意大利sgs半導(dǎo)體公司和法國(guó)thomson半導(dǎo)體合并后的新企業(yè)，公司總部設(shè)在瑞士日內(nèi)瓦。是全球第五大半導(dǎo)體廠商。strategic outsourcing model（戰(zhàn)略外包模式）：一種新的業(yè)務(wù)模式，使idm廠商外包前沿的設(shè)計(jì)，同時(shí)保持工藝技術(shù)開發(fā) motorola：摩托羅拉。總部在美國(guó)伊利諾斯州 。是全球芯片制造、電子通訊的領(lǐng)導(dǎo)者。 adi：（analog devices, inc）亞德諾半導(dǎo)體技術(shù)公司 ，公司總部設(shè)在美國(guó)，高性能模擬集成電路（ic）制造商，產(chǎn)品廣泛用于模擬信號(hào)和數(shù)

3、字信號(hào)處理領(lǐng)域。 fabless:是半導(dǎo)體集成電路行業(yè)中無生產(chǎn)線設(shè)計(jì)公司的簡(jiǎn)稱。專注于設(shè)計(jì)與銷售應(yīng)用半導(dǎo)體晶片，將半導(dǎo)體的生產(chǎn)制造外包給專業(yè)晶圓代工制造廠商。一般的fabless公司至少外包百分之七十五的晶圓生產(chǎn)給別的代工廠。 qualcomm：高通 ，公司總部在美國(guó)。以cdma(碼分多址)數(shù)字技術(shù)為基礎(chǔ)，開發(fā)并提供富于創(chuàng)意的數(shù)字無線通信產(chǎn)品和服務(wù)。如今，美國(guó)高通公司正積極倡導(dǎo)全球快速部署3g網(wǎng)絡(luò)、手機(jī)及應(yīng)用。 broadcom：博通，總部在美國(guó)，全球領(lǐng)先的有線和無線通信半導(dǎo)體公司。 marvell：邁威爾，總部在美國(guó)硅谷。是存儲(chǔ)、通信和消費(fèi)型硅解決方案開發(fā)領(lǐng)域的領(lǐng)先企業(yè)。 nvidia：英偉

4、達(dá) ，總部在美國(guó)。創(chuàng)立于1993年1月，是一家以設(shè)計(jì)顯示芯片和主板芯片組為主的半導(dǎo)體公司。foundries:硅晶片制造商鑄造廠tsmc：臺(tái)積電 ，全球最大的專業(yè)集成電路制造服務(wù)公司 ，擁有兩座先進(jìn)的十二寸晶圓廠、四座八寸晶圓廠和一座六寸晶圓廠，總部在臺(tái)灣。umc：聯(lián)華電子公司 ,利用先進(jìn)的工藝技術(shù)專為主要的半導(dǎo)體應(yīng)用方案生產(chǎn)各種集成電路（ic）,有三間晶圓芯片制造廠，臺(tái)灣一家、新加坡兩家 。chartered：特許半導(dǎo)體，新加坡特的一家晶圓代工廠。 foundriessmic：中芯國(guó)際 ，總部位于上海，是中國(guó)內(nèi)地規(guī)模最大、技術(shù)最先進(jìn)的集成電路芯片制造企業(yè)。主要業(yè)務(wù)是根據(jù)客戶本身或第三者的集成

5、電路設(shè)計(jì)為客戶制造集成電路芯片。目前公司的絕大多數(shù)高管為臺(tái)灣籍。 silterra：馬來西亞的公司，全套半導(dǎo)體生產(chǎn)業(yè)務(wù)供應(yīng)廠商。 1st silicon：馬來西亞新成立的晶圓代工廠。ibm microelectronics：ibm微電子sub-contractors (subcon):分包商提供wafer測(cè)試，芯片封裝，成品測(cè)試的公司ase：日月光 ，臺(tái)灣 amkor：安靠 ，美國(guó)的的封測(cè)公司 statschippac：新科金朋 ，新加坡 kyec：king yuan electronics ,京元電子，總部臺(tái)灣 utac：新加坡 ， 優(yōu)特半導(dǎo)體（上海）接觸測(cè)試檢查如下問題：1. 器件問題器件

6、引腳開短路。器件引腳的開短路有可能是在制造過程中的造成的，也有可能是在封裝過程中造成，如，引腳短路，引腳靜電損壞，bond wire缺失等。2. 測(cè)試系統(tǒng)問題待測(cè)器件和測(cè)試系統(tǒng)間的接觸不好。如，probecard或器件的socket沒有正確的連接。l 此項(xiàng)測(cè)試通常放在測(cè)試程序的最前面.l 此項(xiàng)測(cè)試能檢查 bond wire缺失的問題.（開路）l 此項(xiàng)測(cè)試能檢查引腳間的短路.l 此項(xiàng)測(cè)試很簡(jiǎn)單，能夠快速完成，這樣減少了壞器件的測(cè)試時(shí)間open-short串行靜態(tài)測(cè)試方法1>測(cè)試上方接電源的保護(hù)二極管l 將器件所有引腳接0v，包括電源和地引腳。l 連接pmu(每分鐘測(cè)試的封裝好的芯片)到單個(gè)

7、dut(device under testing)引腳，施加+100微安的電流。（100µa to 500 µa）l 測(cè)量連接點(diǎn)的電壓。l 測(cè)得的電壓在左右，則測(cè)試通過。l 測(cè)得的電壓大于，則為開路。l 測(cè)得的電壓小于，則為短路。2>測(cè)試下方接地的保護(hù)二極管l 將器件所有引腳接0v，包括電源和地引腳。l 連接pmu到單個(gè)dut引腳，施加-100微安的電流。 （-100µa to -500 µa）l 測(cè)量連接點(diǎn)的電壓。l 測(cè)得的電壓在左右，則測(cè)試通過。l 測(cè)得的電壓小于，則為開路。如-3v。l 測(cè)得的電壓大于，則為短路.如。 open-short測(cè)試

8、注意事項(xiàng)l 必須設(shè)置電壓鉗制，去限制open管腳引起的電壓。l open-short測(cè)試的鉗制電壓一般設(shè)置為3v當(dāng)一個(gè)open的管腳被測(cè)試到，它的測(cè)試結(jié)果將會(huì)是3v。 l 此方法僅限于測(cè)試信號(hào)管腳（輸入、輸出及io口），不能應(yīng)用于電源管腳如vdd和vss。 open-short串行靜態(tài)測(cè)試方法優(yōu)缺點(diǎn)優(yōu)點(diǎn)l 當(dāng)一個(gè)失效（failure）發(fā)生時(shí)，其準(zhǔn)確的電壓測(cè)量值會(huì)被數(shù)據(jù)記錄（datalog）顯示出來，不管它是open引起還是short導(dǎo)致。缺點(diǎn)l 要求測(cè)試系統(tǒng)對(duì)dut的每個(gè)管腳都有相應(yīng)的獨(dú)立的dc測(cè)試單元。對(duì)于擁有per pin pmu結(jié)構(gòu)的測(cè)試系統(tǒng)來說，這個(gè)缺點(diǎn)就不存在了。 open-shor

9、t functional測(cè)試方法測(cè)vdd保護(hù)二極管l 所有的信號(hào)管腳預(yù)置為“0”，定義所有管腳為輸入并由測(cè)試機(jī)施加vil；l 所有的電源管腳，vdd和vss，都連接到地（ground）；l 動(dòng)態(tài)電流負(fù)載單元將在3v的參考電壓（vref）下為前端偏置的vdd保護(hù)二極管提供400ua的電流；l 定義輸出比較電平，以確定中央的pass區(qū)域（稱為“中間帶”或“z態(tài)”），vol設(shè)置為+，voh設(shè)置為+。 測(cè)試向量將按照以下順序運(yùn)行： 1. 定義所有信號(hào)管腳為輸入并施加vil，即pattern中為一行“0” ； 2. 定義待測(cè)信號(hào)管腳為輸出管腳，關(guān)閉其上的測(cè)試機(jī)驅(qū)動(dòng)電路，打開比較單元，判斷pas

10、s/fail；pattern中的“z”將指引測(cè)試機(jī)完成這一步驟。 3. 把上一周期測(cè)試的管腳切換回測(cè)試機(jī)驅(qū)動(dòng)電路，在下一管腳上重復(fù)步驟2； 4. 重復(fù)步驟2、3直到全部管腳均已測(cè)試。（pin to pin 短路） 00000 /*cycle1ground all pins */ z0000 /*cycle2test for diode on first pin */0z000 /*cycle3test for diode on second pin */ 00z00 /*cycle4test for diode on third pin */000z0 /*cycle5test for dio

11、de on fourth pin */ 0000z /*cycle6test for diode on fifth pin */zzzzz /* cycle7turn drivers off and test all pins*/ l 向量運(yùn)行時(shí)，第一個(gè)信號(hào)管腳在第2個(gè)周期測(cè)試，測(cè)試機(jī)管腳驅(qū)動(dòng)電路關(guān)閉，動(dòng)態(tài)電流負(fù)載單元通過vref將管腳電壓向+3v拉升，如果vdd的保護(hù)二極管正常工作，當(dāng)電壓升至約+時(shí)它將導(dǎo)通，從而將vref的電壓鉗制住，同時(shí)從可編程電流負(fù)載的iol端吸收約+400ua的電流。l  此時(shí)輸出比較的結(jié)果將是pass，因?yàn)?在voh（+）和vol（+）之間，即屬于“z態(tài)”

12、。l 如果短路，輸出比較將檢測(cè)到0v；如果開路，輸出端將檢測(cè)到+3v，功能測(cè)試結(jié)果為fail。 open-short功能測(cè)試優(yōu)缺點(diǎn)優(yōu)點(diǎn)相對(duì)于dc串行/靜態(tài)法，運(yùn)行測(cè)試向量要快得多。缺點(diǎn)datalog顯示的結(jié)果信息有限，當(dāng)fail產(chǎn)生時(shí)，我們無法直接判斷失效的具體情況和產(chǎn)生原因。源電流 (idd) 理論講drain對(duì)source是高阻的狀態(tài)，在d-s,g-s間沒有偏置電壓時(shí)，導(dǎo)電溝道關(guān)閉，d到s間沒有電流。 但實(shí)際上由于自由電子的存在，自由電子的附著在sio2和n+，導(dǎo)致d-s有漏電流，此漏電流就是idd。 在coms電路中稱為idd，在ttl電路中稱icc。 gross idd 意義 l gr

13、oss idd測(cè)量的是流入vdd管腳的電流。l gross意味著測(cè)試條件通常比較寬松l 在open-short測(cè)試之后，盡早地挑選出功耗較大的電路，功耗較大意味著器件存在結(jié)構(gòu)缺陷，或已經(jīng)損壞。一般說來，器件的gross idd越大，其功耗越大。 gross idd測(cè)試方法l 1、將所有的輸入管腳設(shè)置為固定的狀態(tài)低或者高，vil設(shè)置為0v，vih設(shè)置為vdd；l 2、所有的輸出管腳與負(fù)載斷開輸出電流會(huì)增加idd的測(cè)量值。l 3、正確地并且盡可能簡(jiǎn)單地預(yù)處理相應(yīng)的功能，使器件進(jìn)入穩(wěn)定的狀態(tài)。l 4、測(cè)量進(jìn)入器件的整體供電電流，電流超出界限則表示功耗過大、器件失效，直接退出測(cè)試。 gross idd

14、電阻計(jì)算gross idd注意點(diǎn)l vdd pin的旁路電容會(huì)影響idd的測(cè)試。l ic與測(cè)試座接觸不好，也會(huì)導(dǎo)致idd較大 l 測(cè)試條件通常比較寬松，通常將邊界設(shè)置為器件規(guī)格書中額定參數(shù)的2-3倍 l 電流為0時(shí)，0電流在datalogger中可能顯示的不是，不同的量程，有著相應(yīng)的分辨率。l 例如對(duì)于20ma的量程，它的0電流顯示在datalogger上可能是。 gross idd故障尋找當(dāng)測(cè)試不通過的情況發(fā)生時(shí)，需要找找非器件的原因：l 將器件從socket上拿走，運(yùn)行測(cè)試程序空跑一次，測(cè)試結(jié)果應(yīng)該為0電流；l 如果不是0電流，表明有器件之外的地方消耗了電流，找出測(cè)試硬件上的問題所在并解決

15、它。l 我們也可以用精確點(diǎn)的電阻代替器件去驗(yàn)證測(cè)試機(jī)的結(jié)果的精確度。 idd分為兩種:l idd 靜態(tài)電流測(cè)試: dut is inactive（非活動(dòng)狀態(tài)）l idd 動(dòng)態(tài)電流測(cè)試: dut is active （活動(dòng)狀態(tài)）動(dòng)態(tài)idd是器件在正常工作時(shí)，drain對(duì)gnd的漏電流靜態(tài)idd是器件在靜態(tài)時(shí)drain對(duì)gnd的漏電流 idd 靜態(tài)電流測(cè)試l 與gross idd不同，測(cè)試idd時(shí)，器件被預(yù)置為消耗電流最低的狀態(tài)l 測(cè)試目的：確保器件被預(yù)置為消耗電流最低的狀態(tài)時(shí)，電流消耗不超過規(guī)范規(guī)定的最大值idd 靜態(tài)電流測(cè)試方法l 1、運(yùn)行一定的測(cè)試向量將器件進(jìn)入低功耗狀態(tài) l 2、器件保持在

16、低功耗裝態(tài)下，測(cè)量流入vdd的電流 l 3、將測(cè)量值與spec中定義的參數(shù)對(duì)比，判斷測(cè)試通過與否 靜態(tài)idd測(cè)試注意點(diǎn)l 測(cè)試前需把器件預(yù)置為消耗電流最低的狀態(tài)l 預(yù)置條件spec上不一定明確寫出l cmos idd受下列因素影響： -輸入電平 -輸入上拉/下拉電阻 -vdd電平 -輸出電流負(fù)載 -輸出電容負(fù)載idd 測(cè)試注意事項(xiàng)：l 如果待測(cè)的idd數(shù)值很小，則在測(cè)電流之前，需要較長(zhǎng)的延遲時(shí)間。l 外圍電路的旁路電容會(huì)影響測(cè)到的電流值。有時(shí)需要使用relay在測(cè)量電流前將旁路電容斷開。l vddmax是測(cè)idd的最苛刻的條件。l 如果器件只有一個(gè)電源，且電源值為正，則測(cè)到的idd為正。l v

17、il、vih、vdd、向量序列和輸出負(fù)載等條件會(huì)影響測(cè)試結(jié)果，這些參數(shù)必須嚴(yán)格按照spec的定義去設(shè)置靜態(tài)idd阻抗計(jì)算l 靜態(tài)idd測(cè)的是器件電源到地之間的總阻抗iddq (quiescent idd) Ø iddq是指當(dāng)cmos集成電路中的所有管子都處于靜止?fàn)顟B(tài)時(shí)的電源總電流。Ø 通過測(cè)器件靜止?fàn)顟B(tài)時(shí)的電流，檢測(cè)cmos器件中的缺陷Ø iddq 已成為檢測(cè)可靠性缺陷的標(biāo)準(zhǔn)測(cè)試技術(shù)Ø iddq對(duì)于檢測(cè)長(zhǎng)期可靠性失效很有用,因?yàn)橛行┕δ苓壿嬍г谄渌麥y(cè)試中檢測(cè)不到Ø iddq測(cè)試目的是測(cè)量邏輯狀態(tài)改變時(shí)的靜止（穩(wěn)定不變）的電流，并與標(biāo)準(zhǔn)靜態(tài)電流

18、相比較以提升測(cè)試覆蓋率。Ø  iddq測(cè)試運(yùn)行一組靜態(tài)idd測(cè)試的功能向量，在功能向量?jī)?nèi)部的各個(gè)獨(dú)立的斷點(diǎn)，進(jìn)行6-12次獨(dú)立的電流測(cè)量。Ø 測(cè)試向量序列的目標(biāo)是，在每個(gè)斷點(diǎn)驗(yàn)證總的idd電流時(shí)，盡可能多地將內(nèi)部邏輯門進(jìn)行開-關(guān)的切換。Ø iddq測(cè)試能直接發(fā)現(xiàn)器件電路核心是否存在其他方法無法檢測(cè)出的較小的損傷。iddq 測(cè)試方法 vdd取vddmax. 運(yùn)行iddq 測(cè)試向量. 停止在測(cè)試點(diǎn)，使器件保持一個(gè)確定的狀態(tài). 測(cè)量vdd到vss間的電流 iddq測(cè)試的優(yōu)點(diǎn)Ø 有些缺陷，傳統(tǒng)的功能測(cè)試方法無法檢測(cè)到，通過iddq測(cè)試卻能檢測(cè)到，且成本

19、很低。Ø 測(cè)試提高產(chǎn)品質(zhì)量，縮短了上市時(shí)間iddq能夠檢測(cè)到得一些潛在的問題包括：Ø 加工過程缺陷：搭橋bridging ，變形的路徑deformed traces ，掩模問題mask problems ，刻蝕不完全incomplete etching ，邏輯上的多余缺陷logically redundant defects.Ø 設(shè)計(jì)缺陷：懸空門floating gates, 爭(zhēng)用邏輯logic contention, 掩模產(chǎn)生缺陷mask generation errors.idd動(dòng)態(tài)電流測(cè)試l idd動(dòng)態(tài)電流就是指器件活動(dòng)狀態(tài)時(shí)drain到gnd消耗的電流l

20、測(cè)試目的：確保器件工作狀態(tài)下的電流消耗在規(guī)格書定義的范圍內(nèi) 1、器件在最高工作頻率下運(yùn)行一段連續(xù)的測(cè)試向量2、在運(yùn)行向量的同時(shí)，測(cè)試流入vdd管腳的總電流3、測(cè)試結(jié)果與spec中定義的參數(shù)對(duì)比，判斷測(cè)試通過與否 idd動(dòng)態(tài)電流測(cè)試注意事項(xiàng)l 測(cè)試前，通過向量將器件帶入最高功耗的工作狀態(tài)l 外圍電路的旁路電容會(huì)影響測(cè)到的電流值。l 與靜態(tài)idd相似，動(dòng)態(tài)idd受下列因素影響： -輸入電平 -vdd電平 -輸出電流負(fù)載 -輸出電容負(fù)載 -向量序列功能測(cè)試/交直流測(cè)試Ø 功能測(cè)試是測(cè)試器件的邏輯功能：分別在最寬松和最苛刻的條件下測(cè)試.Ø 功能測(cè)試檢查器件的時(shí)序（頻率，脈沖寬度，建

21、立和保持時(shí)間，延遲 等）Ø 每個(gè)參數(shù)的上下限一些交流參數(shù) - 傳播延遲 -占空比 - 上升/下降時(shí)間 -脈沖寬度 - 頻率 -建立保持時(shí)間各種不同的spec: 功能規(guī)范 （ functional spec） 直流規(guī)范 （ dc spec） 交流規(guī)范 （ac spec）直流規(guī)范 直流規(guī)范定義了如下器件參數(shù): 1>最大功率額定值 2>工作范圍 3>直流特性 4>電容voh/ioh voh 輸出pin腳邏輯值為1時(shí)，輸出pin腳的最小電壓 ioh 輸出pin腳邏輯值為1時(shí)，輸出pin腳流出的最大電流 voh/ ioh意義1、 voh/ioh測(cè)量的是： 器件輸出狀態(tài)為

22、高時(shí)，待測(cè)器件輸出pin腳的電阻2、測(cè)量voh/ioh的目的： 檢查器件輸出pin在輸出指定電壓時(shí)，提供輸出電流ioh的能力voh/ioh測(cè)試方法1.靜態(tài)測(cè)試方法2.動(dòng)態(tài)測(cè)試方法voh/ioh靜態(tài)測(cè)試方法1、器件的所有輸出管腳預(yù)置為邏輯高狀態(tài)2、對(duì)待測(cè)的輸出管腳施加spec上指定的電流ioh（拉電流）3、測(cè)量待測(cè)輸出管腳的電壓4、和spec上voh的最小值比較，比最小值小，則器件fail5、重復(fù)此過程，測(cè)量其他輸出管腳voh/ ioh 電阻計(jì)算 voh = vdd ioh*rvoh/ ioh注意點(diǎn)1、vdd（min） vdd取最小值是測(cè)試voh的最苛刻條件2、ioh符號(hào)為負(fù) ioh從器件的輸出

23、pin腳流向測(cè)試機(jī)，流向測(cè)試機(jī)的電流符號(hào)規(guī)定為負(fù)3、測(cè)試時(shí)需要設(shè)置電壓鉗制 vol/iolvol 輸出管腳輸出邏輯值為0時(shí)，輸出管腳的最大電壓iol 輸出管腳輸出邏輯值為0時(shí)，輸出管腳流入的最大電流vol/iol意義1、 vol/iol測(cè)量的是： 器件輸出狀態(tài)為低時(shí)，器件輸出pin腳的電阻2、測(cè)量vol/iol的目的： 檢查器件輸出pin在輸出指定電壓時(shí)，sink電流iol的能力vol/iol測(cè)試方法1.靜態(tài)測(cè)試方法2.動(dòng)態(tài)測(cè)試方法vol/iol靜態(tài)測(cè)試方法1、器件的所有輸出管腳預(yù)置為邏輯低狀態(tài)2、對(duì)待測(cè)的輸出管腳施加spec上指定的電流iol（灌電流）3、測(cè)量待測(cè)輸出管腳的電壓4、和spec

24、上vol的最大值比較，比最大值大，則器件fail5、重復(fù)測(cè)量其他pinvol/iol電阻計(jì)算vol/iol注意點(diǎn)1、vdd（min） vdd取最小值是測(cè)試vol的最苛刻條件2、iol符號(hào)為正 iol從測(cè)試機(jī)流向器件的輸出pin腳，流出測(cè)試機(jī)的電流符號(hào)規(guī)定為正3、測(cè)試時(shí)需要設(shè)置電壓鉗制。 ioh / iolØ iol 是輸出管腳 sink 電流Ø ioh是輸出管腳 source電流Ø 當(dāng)輸出邏輯為高時(shí)，輸出管腳會(huì)source電流Ø 當(dāng)輸出邏輯為低時(shí)，輸出管腳會(huì)sink電流voh/ioh、vol/iol動(dòng)態(tài)測(cè)試方法l 動(dòng)態(tài)測(cè)試方法，即把spec上的voh，v

25、ol，ioh，iol值代入，運(yùn)行功能pattern.l pattern pass，則器件的voh/vol，ioh/iol滿足規(guī)范l pattern fail，則器件的voh/vol，ioh/iol不滿足規(guī)范vih/vill vih 維持輸入邏輯狀態(tài)為高時(shí)，施加到輸入pin的最小電壓 l vil 維持輸入邏輯狀態(tài)為低時(shí)，施加到輸入pin的最大電壓 vil / vih測(cè)試方法l functional test method把spec上的vil，vih值代入，運(yùn)行功能pattern。如果pattern pass，則器件滿足vil,vih規(guī)范。如果pattern fail，器件不滿足vil,vih規(guī)范。對(duì)ttl器件，vil/vih通常取，。對(duì)cmos器件，vil/vih通常取，vih / vil 注意點(diǎn)1、對(duì)vih/vil測(cè)試需進(jìn)行兩次，分別在vdd取最小值和vdd取最大值的時(shí)候2、對(duì)vih/vil測(cè)試只