數(shù)子電路資料PPT課件

1、系系 別：別： 電子系電子系 第1頁/共105頁1. 1. TTL集成邏輯門電路集成邏輯門電路 2. 2. CMOS集成門電路集成門電路3. 3. 復(fù)合門電路復(fù)合門電路一、集成門電路一、集成門電路第2頁/共105頁概述一、門電路的概念門電路：實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路,稱 為門電路。 門電路的種類：基本門電路：與門、或門、非門 （反相器）。 常用門電路：與非門、或非門、與 或非門、異或門等。 在二值邏輯中, ,邏輯變量的取值不是0, ,就是1, ,是一種二值量。 在數(shù)字電路中, ,與二值邏輯對(duì)應(yīng)的是電子開關(guān)的兩種狀態(tài)。 二值量與數(shù)字電路的結(jié)合點(diǎn)：兩狀態(tài)的電子開關(guān)。數(shù)字電路的基本開關(guān)元件:

2、 :二極管、三極管及MOSMOS管。二、邏輯變量與兩狀態(tài)開關(guān)第3頁/共105頁三、高、低電平與正、負(fù)邏輯 (1) (1)高電平與低電平: :高電平與低電平是兩種狀態(tài), ,是兩種不同的可以截然區(qū)別開來的電壓范圍。例如,2.4,2.45V5V范圍內(nèi)的電壓, ,都稱為高電平, ,用UHH H表示；而0 00.8V0.8V范圍內(nèi)的電壓, ,都稱為低電平, ,用UL表示。 (2) (2)正邏輯和負(fù)邏輯：在數(shù)字電路中, ,用1 1表示高電平, ,用0 0 表示低電平, ,稱為正邏輯賦值, ,簡稱正邏輯。如果用0 0表示高電平, ,用1 1 表示低電平, ,稱為負(fù)邏輯賦值, ,簡稱負(fù)邏輯。若無特殊說明, ,

3、使用的就是正邏輯。ULUH0V0V0.8V0.8V2.4V2.4V5V5V圖2.0.12.0.1高、低電平示意圖第4頁/共105頁四、數(shù)字集成門電路的集成度集成度：一般把一塊芯片中含有等效邏輯門的個(gè)數(shù)或元器件個(gè)數(shù)，定義為集成度。常分為四類：小規(guī)模集成電路(SSI)(SSI)1010門/ /每片, ,或 100100個(gè)元器 件/ /每片。中規(guī)模集成電路(MSI)(MSI) 10 109999門/ /每片, ,或100100999999 個(gè)元器件/ /每片。大規(guī)模集成電路(LSI)(LSI)10010099999999門/ /每片, ,或10001000 99999 99999個(gè)元器件/ /每片。

4、超大規(guī)模集成電路(VLSI)(VLSI)1000010000門/ /每片, ,或 100000 100000個(gè)元器件/ /每片。第5頁/共105頁第6頁/共105頁 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1BC多發(fā)射極三極管第7頁/共105頁 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1“1”(3.6V)4.3V鉗位2.1V“0”(0.3V)輸入全高“1”,輸出為低“0”1V第8頁/共105頁 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T11V(0.3V)“1”“0”輸入有低“0”輸出為高“1” 流過 E結(jié)的電流為正向電

5、流VY 5- -0.7- -0.7 =3.6V5V第9頁/共105頁“與非與非”邏邏輯關(guān)系輯關(guān)系00010011101111011001011101011110ABYCY=A B CY&ABC第10頁/共105頁 T5Y R3AB CR2R1T2+5V T1RLU &YCBA第11頁/共105頁“0”&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“0”Y&CBAKA+24VKA220第12頁/共105頁Y&CBAKA+24VKA220&A1B1C1Y1&A2B2C2Y2&A3B3C

6、3Y3URLY“1”“0”“0”“1”0第13頁/共105頁1.1.電路組成及符號(hào) 圖1-31 TTL1-31 TTL或非門（a a）電路圖 （b b）邏輯符號(hào)(b)(b)T2T2T1(a)(a)中間級(jí)輸出級(jí)輸入級(jí) R31k R21.6k+VCC+5VR4130 YT4T3D R14k R14kT1ABCDEFABCDEFY& & 112.2.表達(dá)式Y(jié)A B CD E F第14頁/共105頁“0”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11V1V第15頁/共105頁&YEBA邏輯符號(hào)邏輯符號(hào) 0 高阻0 0 1 10 1 1 11

7、 0 1 11 1 1 0ABEY1E0EABY 功能表功能表第16頁/共105頁“1”“0”“0”A1B1EN1A2B2E2A3B3E3A1 B1第17頁/共105頁1.2 1.2 CMOS集成門電路集成門電路引言： CMOSCMOS集成電路的許多最基本單元都是用P P溝道增強(qiáng)型MOSMOS管和N N溝道增強(qiáng)型MOSMOS管按照互補(bǔ)對(duì)稱形式連接起來構(gòu)成的，并因此而得名。這種電路具有電壓控制、功耗極小、連接方便等一系列優(yōu)點(diǎn)，是目前應(yīng)用最廣的集成電路之一。在CMOSCMOS集成電路中，CMOSCMOS門電路是基礎(chǔ)，CMOSCMOS反相器是典型。第18頁/共105頁1.2 1.2 CMOS集成門電

8、路集成門電路第19頁/共105頁常用型號(hào)CC4069CC4069是最常用的CMOSCMOS反相器，其在一個(gè)芯片中封裝了六個(gè)單元，稱為六反相器電路。其單元電路如圖2.3.32.3.3（a a）所示，電源電壓VDD的范圍為3 318V18V。它具有對(duì)稱的驅(qū)動(dòng)能力, ,即IOL= =IOH，傳輸延遲時(shí)間比較短，tPHL、tPLH60ns60ns。uIRsD3VSSTNTP+VDDD1D2uYiI第20頁/共105頁2. CMOS與非門電路組成及符號(hào) 圖1-34 CMOS1-34 CMOS與非門（a a）電路圖 （b b）邏輯符號(hào)+VDD+10V YuY AuAuB B（a a）TP2VSSTP1TN

9、1TN2（b b）YAB& &YAB第21頁/共105頁工作原理 uA/V uB/V uY/V 0 0 10 0 0 10 0 10 10 0 10 10 10 0 10 10 0 10 10 10 0 10 10 0與非門電平關(guān)系 A B Y A B Y 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0與非門邏輯真值表YAB由表 可得 可見，圖2.3.102.3.10（a a）所示電路能夠?qū)崿F(xiàn)或非運(yùn)算，是或非門。第22頁/共105頁電路組成及符號(hào)3. CMOS或非門(b)YAB11 圖1-35 CMO1-35 CMO或非門（a a

10、）電路圖 （b b）邏輯符號(hào)+VDD+10VY A B(a)TP1TP2TN1TN2uAuBuYVSS第23頁/共105頁BAY或非門邏輯真值表 A B Y 0 0 1 0 1 0 1 0 0 1 1 0工作原理: : 由表可得 可見, ,圖 (a) (a)所示電路能夠?qū)崿F(xiàn)或非運(yùn)算,(b),(b)是或非門。 0 0 10 0 10 0 10 0 0 10 10 0或非門電平關(guān)系uA/V uB/V uY/V第24頁/共105頁CMOS 與門和或門CMOS與門在基本與非門的輸出端加一個(gè)反相器，便構(gòu)成了與門，邏輯圖和邏輯符號(hào)如圖2.3.112.3.11所示。圖1.3.11 CMOS1.3.11 CM

11、OS與門1 1YABYABCMOS或門在基本或非門的輸出端加一個(gè)反相器，便構(gòu)成了或門，邏輯圖和邏輯符號(hào)如圖2.3.122.3.12所示。圖1.3.12 CMOS1.3.12 CMOS或門111 1YAB11YABYABABYABAB第25頁/共105頁帶緩沖的CMOS與非門和或非門(1)(1)基本電路的主要缺點(diǎn)基本電路【圖2.3.9(a)2.3.9(a)和圖2.3.10(b)2.3.10(b)】的結(jié)構(gòu)不對(duì)稱。從而帶來兩個(gè)問題： 使電路的輸出特性不對(duì)稱。 使電路的電壓傳輸特性發(fā)生偏移，閾值電壓不再是0.50.5VDD，因而導(dǎo)致了噪聲容限下降。不難難解，隨著輸入端數(shù)目的增加，電路結(jié)構(gòu)不對(duì)稱的程度會(huì)

12、變大，因而帶來的問題也會(huì)更突出。一個(gè)比較有效的解決辦法，就是加緩沖電路。第26頁/共105頁(2)(2)帶緩沖的門電路 圖2.3.13 2.3.13 帶緩沖的門電路（a a）CC4001CC4001的單元電路 （b b）CC4011CC4011的單元電路（a a）或非門Y YBA1 11 11 1& &（b b）與非門YBA1 11 11 111YABA BABYABABA B很顯然，在在基本電路的輸入端和輸出端都加上反相器作為緩沖級(jí)后，其輸入特性和輸出特性就與反相器沒有區(qū)別了，這不僅改善了電路性能，同時(shí)也使用者帶來了方便。第27頁/共105頁CMOS與或非門電路組成及符號(hào)YA

13、 B C DA B C DA BC D（a a）電路圖YBA& & &1 1& &ABCDY& & 11（b b）邏輯符號(hào)第28頁/共105頁工作原理由圖2.3.142.3.14（a a）可得：YA B C DA B C DA BC D 可見，圖（a a）所示電路確實(shí)實(shí)現(xiàn)了與或非運(yùn)算，圖（b b）是CMOS與或非門。 CMOS CMOS與或非門也可以簡單地用與門和或非門組合起來構(gòu)成，其邏輯圖如圖2.3.142.3.14所示。圖2.3.15 2.3.15 用與非門和或非門構(gòu)成的與或非門YCDAB& & &11YA B

14、C D第29頁/共105頁i3VT Viii第30頁/共105頁iii3VT V第31頁/共105頁TGuiuOCCTGuiuiCC1“1”TGuiuiCC1“0”第32頁/共105頁5. CMOS三態(tài)門(1)(1)電路組成及符號(hào) 圖2.3.192.3.19所示是CMOSCMOS三態(tài)門的電路圖和邏輯符號(hào)。A是信號(hào)的輸入端，Y是信號(hào)的輸出端， 是控制信號(hào)端，也稱使能端。EN 圖1-37 CMOS1-37 CMOS三態(tài)門（a a）電路圖 （b b）邏輯符號(hào) Y+VDD1 1（a a）ATP1TN1VSSTP2TN2EN（b b）Y A 1 1ENENEN第33頁/共105頁(2)(2)工作原理 當(dāng)

15、 ，即為高電平VDD時(shí)，TP1、TN1，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)為高祖狀態(tài)，用 表示。1EN 當(dāng) ，即端為低電平0V時(shí),TP2、TN2均導(dǎo)通，TP1、TN1構(gòu)成反相器，故 。A=0時(shí)，Y=1，為高電平；A=1時(shí)，Y=0，為低電平。0EN YA綜上所述可知，圖2.3.192.3.19（a a）所示電路其輸出端Y Y有高阻、高電平、低電平三種狀態(tài)，所以稱之為三態(tài)門。表2.3.62.3.6所示是其真值表。表2.3.6 2.3.6 三態(tài)門真值表A AY Y0 01 10 00 01 11 10 0Z ZENY=AZ0EN 1EN 第34頁/共105頁5. CMOS異或門(

16、1)電路組成及符號(hào)圖1-38 1-38 用與非門構(gòu)成的異或門YBA& & & & &(a)(a)邏輯圖YAB(b)(b)或非門符號(hào)=1=1= =(2)(2)工作原理由邏輯圖可得YA AB AB BABABAB 可見，圖(a)(a)所示電路確實(shí)實(shí)現(xiàn)了異或運(yùn)算，圖(b)(b)是CMOSCMOS異或門。第35頁/共105頁CMOSCMOS漏極開路門（OD門）(1)電路組成及符號(hào)（b b）Y& &BA 圖2.3.21 CMOS2.3.21 CMOS漏極開路門(a)(a)電路圖 (b)(b)邏輯符號(hào)外接（a a）RDVSSYD1 1& &a

17、mp;BADDV第36頁/共105頁(2)(2)主要特點(diǎn) 輸出MOSMOS管的漏極是開路的，如圖3.213.21（a a）中虛線部分所示，工作時(shí)必須外接電源 和電阻RD才能工作,實(shí)現(xiàn) ；若不外接電源 和電阻RD,則電路不能工作。DDVDDVYA B 可以實(shí)現(xiàn)線與功能，即可以把幾個(gè)OD門的輸出MOSMOS管的輸出端用導(dǎo)線連接起來實(shí)現(xiàn)與運(yùn)算。在圖2.3.222.3.22中，給出的是兩個(gè)OD門進(jìn)行線與連接的電路。圖2.3.22 OD2.3.22 OD門線與連接RDY& &A1B1& &A1B1DDV1122YABA B1122ABA B第37頁/共105頁說明：普通與

18、非門不允許線與，否則將損壞電路。兩個(gè)OD門線與可實(shí)現(xiàn)與或非運(yùn)算。 可以用來實(shí)現(xiàn)電平變換。因?yàn)镺D門輸出MOS管漏極電源是外接的，UOH隨 的不同而改變，所以能夠方便地實(shí)現(xiàn)電平移位。DDV 帶負(fù)載能力強(qiáng)。輸出為高電平時(shí)帶拉電流負(fù)載的能力IOH決定于外接電源 和電阻;輸出低電平時(shí)帶灌電流負(fù)載能力IOL由輸出MOS管的容量決定，比較大。DDV第38頁/共105頁 CMOS CMOS電路產(chǎn)品系列、主要特點(diǎn)和 使用中應(yīng)注意的幾個(gè)問題CMOSCMOS門是構(gòu)成各種CMOSCMOS電路的基本單元，屬于小規(guī)模集成電路。CMOSCMOS電路發(fā)展十分迅速，不僅SSISSI品種齊全，MSIMSI、LSILSI、VLS

19、IVLSI也是種類繁多，是目前應(yīng)用最廣泛的數(shù)字集成電路。一、CC4000系列集成電路CC4000CC4000系列是符合國家標(biāo)準(zhǔn)的CMOSCMOS集成電路，電源電壓VDD為3 318V,18V,產(chǎn)品的輸入端和輸出端都加反相器作為緩沖級(jí), ,具有對(duì)稱的驅(qū)動(dòng)能力和輸出波形, ,高、低電平抗干擾能力相同, ,功能和外部引線排列與對(duì)應(yīng)序號(hào)的國外產(chǎn)品一致, ,是當(dāng)前發(fā)展最快、應(yīng)用最普遍的CMOSCMOS器件。第39頁/共105頁二、高速CMOSCMOS即HCMOSHCMOS集成電路一般CMOSCMOS電路工作速度較低，標(biāo)準(zhǔn)門的傳輸延遲時(shí)間在75ns75ns左右。在高速CMOSCMOS集成電路中，由于制作工

20、藝和電路組成等方面做了許多改進(jìn)，因而其工作速度得到很大提高，邏輯門的傳輸延遲時(shí)間已縮短到6 610ns10ns，而采用雙極型晶體管構(gòu)成輸出級(jí)的CMOSCMOS電路，簡稱BiBiCMOSCMOS（Bipolar CMOSBipolar CMOS），其tpd為2.9ns2.9ns。第40頁/共105頁目前國產(chǎn)的HCMOSHCMOS電路主要是54/7454/74系列，包括：54/74HC54/74HC，是帶緩沖輸出的HCMOSHCMOS電路；54/74HCT54/74HCT，是與即將要介紹的LSTTLLSTTL集成電路完全兼 容的HCMOSHCMOS電路；54/74BCT54/74BCT，也是與即將

21、要介紹的LSTTLLSTTL集成電路完全 兼容的HCMOSHCMOS電路5454系列為軍品系列，7474系列為民品系列，兩者區(qū)別在于工作溫度，7474系列工作溫度為-40-4085 85 C C。第41頁/共105頁三、CMOSCMOS集成電路的主要特點(diǎn)1.1.功耗極低。2.2.電源電壓范圍寬。3.3.抗干擾能力強(qiáng)。4.4.邏輯擺幅大。5.5.輸入電阻極高。6.6.扇出能力強(qiáng)。7.7.集成度可很高，溫度穩(wěn)定性好。8.8.抗輻射能力強(qiáng)。9.9.成本低。第42頁/共105頁四、CMOS電路使用中應(yīng)注意的幾個(gè)問題CMOSCMOS集成電路的輸入端雖然都設(shè)置有二極管保護(hù)網(wǎng)絡(luò)，但它所能承受的靜電電壓和脈沖

22、功率仍然有一定限度。根據(jù)CMOSCMOS電路的輸入、輸出特性，在存儲(chǔ)和使用中要特別注意下面幾點(diǎn)：1.1.注意輸入端的靜電防護(hù) 在儲(chǔ)存和運(yùn)輸中，最好用金屬容器或者用導(dǎo)電材料包裝，不要放在易產(chǎn)生靜電高壓的化工材料或化纖織物中。 組裝、調(diào)試時(shí)，電烙鐵、儀表、工作臺(tái)等均應(yīng)良好接地；要防止操作人員的靜電干擾損壞。第43頁/共105頁2.2.注意輸入電路的過流保護(hù)CMOSCMOS輸入端的保護(hù)二極管，導(dǎo)通時(shí)電流容限一般為1mA1mA，在可能出現(xiàn)過大瞬態(tài)輸入電流時(shí)，應(yīng)串接輸入保護(hù)電阻。3.3.注意電源電壓極性、防止輸出端短路 CMOS CMOS電路的電源電壓切記不能把極性接反，否則保護(hù)二極管很快就會(huì)因過流而損

23、壞，而且中的寄生二極管也會(huì)因電源電壓極性接反而正偏導(dǎo)通，同樣也要導(dǎo)致器件損壞。 電路輸出端既不能和電源短接，也不能和地短接, ,否則輸出級(jí)的MOSMOS管就會(huì)因過流而損壞。在CMOSCMOS電路中, ,除了輸出級(jí)采用了漏極開路門結(jié)構(gòu)者外，不同輸出端也不能并聯(lián)起來使用，否則也容易造成輸出級(jí)MOSMOS管因過流或器件因過損耗而損壞。第44頁/共105頁基本門和常用復(fù)合門的對(duì)照表基本門和常用復(fù)合門的對(duì)照表見見P27頁表頁表1-3第45頁/共105頁二、組合邏輯電路二、組合邏輯電路 組合邏輯電路：組合邏輯電路：邏輯電路在任何時(shí)刻的輸邏輯電路在任何時(shí)刻的輸出狀態(tài)只取決于該時(shí)刻的輸出狀態(tài)，而與電出狀態(tài)只取

24、決于該時(shí)刻的輸出狀態(tài)，而與電路原來的狀態(tài)無關(guān)，則該電路稱為組合邏輯路原來的狀態(tài)無關(guān)，則該電路稱為組合邏輯電路。電路。第46頁/共105頁確定確定第47頁/共105頁Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.第48頁/共105頁反演律反演律第49頁/共105頁=A BABY001 100111001第50頁/共105頁.A B.Y = AB AB .AB.BAYA B = AB +AB第51頁/共105頁=A B =1ABY邏輯符號(hào)=A BABY001 100100111第52頁/共105頁Y&1.BA&C101AA

25、=AC +BCY=AC BC 設(shè)：C=1封鎖打開選通A信號(hào)第53頁/共105頁Y&1BA&C001設(shè)：C=0選通B信號(hào)B=AC +BCY=AC BC第54頁/共105頁第55頁/共105頁 (取 Y=“1”( 或Y=“0” ) 列邏輯式取 Y = “1”對(duì)應(yīng)于Y=1， 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1第56頁/共105頁CBACBACBACBAYABCCBACBACBAY BCACBACBACBAABC00100111101111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 0

26、1 0 0 11 0 1 01 1 0 01 1 1 1第57頁/共105頁YCBA01100111110&1010第58頁/共105頁 開工為“1”，不開工為“0”； G1和 G2運(yùn)行為“1”，不運(yùn)行為“0”。第59頁/共105頁0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2第60頁/共105頁ABCCABCBABCA1 GABCCBACBACBA2 GABC00100111101111ACBCAB1 G1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01

27、1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 1第61頁/共105頁ACBCAB1 GACBCAB ABCCBACBACBA2 GABCCBACBACBA2 G ABC00100111101111第62頁/共105頁A BCA BC&G1G2第63頁/共105頁三、時(shí)序邏輯電路三、時(shí)序邏輯電路第64頁/共105頁1.1.邏輯功能特點(diǎn) 在數(shù)字電路中，凡是任何時(shí)刻電路的穩(wěn)態(tài)輸出，不僅和該時(shí)刻的輸入信號(hào)有關(guān)，而且還取決于電路原來的狀態(tài)者，都叫做時(shí)序邏輯電路。這即可看作是時(shí)序邏輯電路的定義，也是其邏輯功能特點(diǎn)。2.2.邏輯組成特點(diǎn) 時(shí)序邏輯電路由兩部分組成：

28、即組合邏輯電路和存儲(chǔ)電路。 時(shí)序邏輯電路一定包含作為存儲(chǔ)單元的觸發(fā)器。時(shí)序電路中可以沒有組合電路，但不能沒有觸發(fā)器。第65頁/共105頁3.1 3.1 時(shí)序電路的基本分析和設(shè)計(jì)方法時(shí)序電路的基本分析和設(shè)計(jì)方法3.1.1 3.1.1 時(shí)序電路的基本分析方法時(shí)序電路的基本分析方法 給定的是時(shí)序邏輯電路，待求的是狀態(tài)表、狀態(tài)圖和時(shí)序圖。一、分析的一般步驟1.1.寫方程式1)1)時(shí)鐘方程: :各個(gè)觸發(fā)器時(shí)鐘信號(hào)的邏輯表達(dá)式。2)2)輸出方程: :時(shí)序電路各個(gè)輸出信號(hào)的邏輯表達(dá)式。3)3)驅(qū)動(dòng)方程: :各個(gè)觸發(fā)器同步輸入端信號(hào)的邏輯表 達(dá)式。第66頁/共105頁2.2.求狀態(tài)方程: : 將驅(qū)動(dòng)方程代入相

29、應(yīng)觸發(fā)器的特性方程，即可求出時(shí)序電路的狀態(tài)方程, ,也就是各個(gè)觸發(fā)器次態(tài)輸出的邏輯表達(dá)式。( (因?yàn)槿魏螘r(shí)序電路的狀態(tài)，都是由組成該電路的各個(gè)觸發(fā)器來記憶和表示的。) )3.3.進(jìn)行計(jì)算: :把電路輸入和現(xiàn)態(tài)的各種可能取值，代入狀態(tài)方程進(jìn)行計(jì)算，求出相應(yīng)的次態(tài)和輸出。注意問題： 1) 1)狀態(tài)方程的有效時(shí)鐘條件, ,凡不具備時(shí)鐘條件者，方程式無效, ,也就是說觸發(fā)器將保持原來狀態(tài)不變。 2) 2)電路的現(xiàn)態(tài)就是組成該觸發(fā)器的現(xiàn)態(tài)組合。 3) 3)不能漏掉任何可能出現(xiàn)的現(xiàn)態(tài)和輸入的取值。第67頁/共105頁 4) 4)現(xiàn)態(tài)的起始值如果給定了，則可以從給定值開始依次進(jìn)行計(jì)算，倘若未給定，那么就可以

30、從自己設(shè)定的起始值開始依次計(jì)算。4.4.畫狀態(tài)圖、列狀態(tài)表和畫時(shí)序圖： 1) 1)狀態(tài)轉(zhuǎn)換是由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)，不是由現(xiàn)態(tài)轉(zhuǎn)換到現(xiàn)態(tài)，更不是由次態(tài)轉(zhuǎn)換到次態(tài)。 2) 2)輸出是現(xiàn)態(tài)和輸入的函數(shù)，不是次態(tài)和輸入的函數(shù)。 3) 3)畫時(shí)序圖時(shí)要明確，只有當(dāng)CP觸發(fā)沿到來時(shí)相應(yīng)的觸發(fā)器才會(huì)更新狀態(tài), ,否則只會(huì)保持原來狀態(tài)不變。注意問題：第68頁/共105頁5.5.電路功能說明 一般情況下，用狀態(tài)圖或時(shí)序圖就可以反映電路的工作特性。但是, ,在實(shí)際應(yīng)用中，各個(gè)輸入、輸出信號(hào)都有確定的含義, ,因此，常常需要結(jié)合這些信號(hào)的物理含義，進(jìn)一步說明電路的具體功能，或者結(jié)合時(shí)序圖說明時(shí)鐘脈沖與輸入、輸出及內(nèi)部變

31、量之間的關(guān)系。第69頁/共105頁給定時(shí)序電路狀態(tài)表計(jì)算特性方程狀態(tài)方程驅(qū)動(dòng)方程輸出方程時(shí)鐘方程狀態(tài)圖時(shí)序圖CP觸發(fā)沿圖5.1.1 5.1.1 時(shí)序電路分析過程示意圖第70頁/共105頁電路圖電路圖時(shí)鐘方程時(shí)鐘方程 驅(qū)動(dòng)方程驅(qū)動(dòng)方程 輸出方程輸出方程狀態(tài)方程狀態(tài)方程狀態(tài)圖狀態(tài)圖 狀態(tài)表狀態(tài)表 時(shí)序圖時(shí)序圖判斷電路判斷電路邏輯功能邏輯功能1 12 23 35 5計(jì)算計(jì)算4 4第71頁/共105頁二、分析舉例 例5.1.1 5.1.1 試畫出5.1.25.1.2所示時(shí)序電路的狀態(tài)圖和時(shí)序圖。圖圖5.1.2 5.1.2 例例5.1.15.1.1的時(shí)序電路的時(shí)序電路YCPQ2Q2Q1Q1Q0Q0&am

32、p; &FF2FF1FF0C11J1KC11J1KC11J1K【解】 1.1.寫方程式(1)(1)時(shí)鐘方程：CP0=CP1=CP2=CP(2)(2)輸出方程：210nnnYQ Q Q第72頁/共105頁(3)(3)驅(qū)動(dòng)方程：02nJQ02nKQ10nJQ10nKQ21nJQ21nKQ(5.1.3)(5.1.3)2.2.求狀態(tài)方程：由JK觸發(fā)器的特性方程：1nnnQJQKQ10000002022nnnnnnnnQJ QK QQ QQ QQ11111010110nnnnnnnnQJ QK QQ QQ QQ12222121221nnnnnnnnQJ QK QQ QQ QQ3.3.進(jìn)行計(jì)算（5

33、.1.55.1.5）第73頁/共105頁 依次假設(shè)電路的的現(xiàn)在狀態(tài) , ,代入狀態(tài)方程(5.1.5)(5.1.5)和輸出方程（5.1.25.1.2）進(jìn)行計(jì)算求出次態(tài)和輸出，結(jié)果見表5.1.15.1.1所示的狀態(tài)表。210nnnQ Q Q表5.1.1 5.1.1 例5.1.15.1.1的狀態(tài)表現(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)輸出輸出 Y 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1

34、 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 01 11 11 11 10 01 11 11 12nQ1nQ0nQ12nQ11nQ10nQ第74頁/共105頁4.4.畫狀態(tài)圖與時(shí)序圖 圖5.1.3 5.1.3 例5.1.15.1.1的狀態(tài)圖(a)(a)有效循環(huán) (b)(b)無效循環(huán)/0/0/1/1/1/1/1/1001001/1/1000000/1/1111111011011110110100100(a)(a)有效循環(huán)有效循環(huán)/1/1010010/1/1101101(b)(b)無效循環(huán)無效循環(huán)圖5.1.4 5.1.4 例5.1.15.

35、1.1的狀態(tài)圖CPQ2Q1Q0Y第75頁/共105頁 5. 5.有效狀態(tài)、有效循環(huán)、無效狀態(tài)、無效循環(huán)、能自啟動(dòng)和不能自啟動(dòng)的概念(1)(1)有效狀態(tài)與有效循環(huán) 有效狀態(tài)：在時(shí)序電路中，凡是被利用了的狀態(tài)，都叫做有效狀態(tài)。 有效循環(huán)：在時(shí)序電路中，凡是有效狀態(tài)形成的循環(huán)，都叫做有效循環(huán)。(2)(2)無效狀態(tài)與無效循環(huán) 無效狀態(tài)：在時(shí)序電路中，凡是沒有被利用的狀態(tài)，都叫做無效狀態(tài)。 無效循環(huán)：在時(shí)序電路中，如果無效狀態(tài)形成了循環(huán)，就稱為有效循環(huán)。第76頁/共105頁(3)(3)能自啟動(dòng)和不能自啟動(dòng) 能自啟動(dòng)：在時(shí)序電路中，雖然存在無效狀態(tài)，但它們沒有形成循環(huán)，這樣的時(shí)序電路叫做能夠自啟動(dòng)的時(shí)序電

36、路。 不能自啟動(dòng)：在時(shí)序電路中，既有無效狀態(tài)存在，它們之間又形成了循環(huán)，這樣的時(shí)序電路叫做不能自啟動(dòng)的時(shí)序電路。 注意：若不能自啟動(dòng)，一般要修改邏輯設(shè)計(jì)，使之能自啟動(dòng)。第77頁/共105頁3.1.2 3.1.2 時(shí)序電路的基本設(shè)計(jì)方法時(shí)序電路的基本設(shè)計(jì)方法 給定的是設(shè)計(jì)要求，或者是一段文字描述，或者是狀態(tài)圖，待求的是滿足要求的時(shí)序電路。一、設(shè)計(jì)的一般步驟1.1.進(jìn)行邏輯抽象，建立原始狀態(tài)圖 (1)(1)分析給定設(shè)計(jì)要求，確定輸入變量、輸出變量、電路內(nèi)部狀態(tài)間的關(guān)系及狀態(tài)數(shù)。 (2) (2)定義輸入變量，輸出變量邏輯狀態(tài)的含義，進(jìn)行狀態(tài)賦值，對(duì)電路的各個(gè)狀態(tài)進(jìn)行編號(hào)。(3)(3)按照題意建立原始

37、狀態(tài)圖。2.2.進(jìn)行狀態(tài)化簡，求最簡狀態(tài)圖(1)(1)確定等價(jià)狀態(tài) 在原始狀態(tài)圖中，凡是在輸入相同時(shí)，輸出相同，要轉(zhuǎn)換到的次態(tài)也相同的狀態(tài)，都是等價(jià)狀態(tài)。第78頁/共105頁(2)(2)合并等價(jià)狀態(tài)，畫最簡狀態(tài)圖 對(duì)電路外部特性來說，等價(jià)狀態(tài)是可以合并的，多個(gè)等價(jià)狀態(tài)合并成一個(gè)狀態(tài)，多余的都去掉，即可畫出最簡狀態(tài)圖。3.3.進(jìn)行狀態(tài)分配，畫出二進(jìn)制編碼后的狀態(tài)圖(1)(1)確定二進(jìn)制代碼的位數(shù) 如果用M表示電路的狀態(tài)數(shù)，用n表示要使用的二進(jìn)制代碼的位數(shù)，那么，根據(jù)編碼的概念，應(yīng)用下列不等式來確定n： 2n-1M2n(2)(2)對(duì)電路狀態(tài)進(jìn)行編碼第79頁/共105頁 n位二進(jìn)制代碼有2n種不同取

38、值，用來對(duì)M個(gè)狀態(tài)進(jìn)行編碼，方案很多很多。如果選擇恰當(dāng)，則可得到比較簡單的結(jié)果；反之若方案選得不好，設(shè)計(jì)出來的電路就會(huì)復(fù)雜些。至于如何才能獲得最佳方案，目前尚無普遍有效的方法，常常要經(jīng)過仔細(xì)研究，反復(fù)比較才會(huì)得到較好的方案，這里既有技巧問題，也與經(jīng)驗(yàn)有關(guān)。(3)(3)畫出二進(jìn)制編碼后的狀態(tài)圖4.4.選擇觸發(fā)器, ,求時(shí)鐘方程、輸出方程和狀態(tài)方程 (1) (1)可供選擇的是JK觸發(fā)器和D觸發(fā)器，前者功能齊全使用靈活，后者控制簡單設(shè)計(jì)容易，在中、大規(guī)模集成電路中應(yīng)用廣泛。至于觸發(fā)器的個(gè)數(shù)，顯然應(yīng)等于用于對(duì)電路編碼的二進(jìn)制代碼的位數(shù)，即為n。第80頁/共105頁(2)(2)求時(shí)鐘方程 若采用同步方案

39、，那么情況十分簡單，各個(gè)觸發(fā)器的時(shí)鐘信號(hào)都選用輸入CP就可以了。 若采用異步方案，則為了直觀方便起見，需要根據(jù)狀態(tài)圖先畫出時(shí)序圖，然后從翻轉(zhuǎn)要求出發(fā)，才能比較容易地為各個(gè)觸發(fā)器選擇出合適的時(shí)鐘信號(hào)。所謂翻轉(zhuǎn)要求，就是在電路轉(zhuǎn)換狀態(tài)時(shí)，凡是要翻轉(zhuǎn)的觸發(fā)器都能夠獲得相應(yīng)的時(shí)鐘觸發(fā)沿，而且在滿足要求的前提下，在電路的一個(gè)循環(huán)周期中，對(duì)一個(gè)觸發(fā)器來說，觸發(fā)沿越少越好。第81頁/共105頁(3)(3)求輸出方程 可以從狀態(tài)圖中規(guī)定的輸出與現(xiàn)態(tài)和輸入的邏輯關(guān)系寫出輸出信號(hào)的標(biāo)準(zhǔn)與或表達(dá)式，如果由狀態(tài)圖畫出輸出信號(hào)的卡諾圖，再用圖形法求最簡表達(dá)式當(dāng)然也行。注意，無效狀態(tài)對(duì)應(yīng)的最小項(xiàng)應(yīng)當(dāng)成約束項(xiàng)處理, ,因?yàn)?/p>

40、在電路正常工作時(shí), ,這些狀態(tài)是不會(huì)出現(xiàn)的。(4)(4)求狀態(tài)方程 采用同步方案時(shí)，即可由狀態(tài)圖直接寫出次態(tài)的標(biāo)準(zhǔn)與或表達(dá)式，再用公式法求其最簡與或表達(dá)式；也可以畫出卡諾圖，用圖形法求次態(tài)的最簡與或表達(dá)式。不管使用哪種方法，都要盡量利用約束項(xiàng)無效狀態(tài)所對(duì)應(yīng)的最小項(xiàng)進(jìn)行化簡。第82頁/共105頁 采用異步方案時(shí)，若注意一些特殊約束項(xiàng)的處理，則可以得到更加簡單的狀態(tài)方程。 約束項(xiàng)的確認(rèn) 電路無效狀態(tài)對(duì)應(yīng)的最小項(xiàng)可當(dāng)成約束項(xiàng)處理，這和同步方案中的情況沒有區(qū)別，而且對(duì)于各個(gè)觸發(fā)器的次態(tài)函數(shù)都適用。 對(duì)于在CP信號(hào)到來電路轉(zhuǎn)換狀態(tài)時(shí)，不具備時(shí)鐘條件的觸發(fā)器，例如FFi的次態(tài) 來說，該時(shí)刻電路的現(xiàn)在狀態(tài)所

41、對(duì)應(yīng)的最小項(xiàng)也可以當(dāng)成約束項(xiàng)。因?yàn)椴痪邆鋾r(shí)鐘條件，F(xiàn)Fi反正會(huì)保持原來狀態(tài)不變，把這種最小項(xiàng)當(dāng)成0還是1都無所謂。1niQ第83頁/共105頁 約束項(xiàng)的應(yīng)用 在求狀態(tài)方程時(shí), ,要充分利用約束項(xiàng)進(jìn)行化簡, ,尤其是在求某些時(shí)刻不具備時(shí)鐘條件的觸發(fā)器的次態(tài)方程時(shí)。后者正是異步時(shí)序電路總是比同步時(shí)序電路簡單的根本原因。5.5.求驅(qū)動(dòng)方程 變換狀態(tài)方程, ,使之具有和觸發(fā)器特性方程一致的表達(dá)式形式。 與特性方程進(jìn)行比較, ,按照變量相同、系數(shù)相等、兩個(gè)方程必等的原則, ,求出驅(qū)動(dòng)方程, ,即各個(gè)觸發(fā)器同步輸入信號(hào)的邏輯表達(dá)式。第84頁/共105頁6.6.畫邏輯電路圖 先畫觸發(fā)器。并進(jìn)行必要的編號(hào)，標(biāo)

42、出有關(guān)的輸入端和輸出端。 按照時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程連線。有時(shí)還需要對(duì)驅(qū)動(dòng)方程和輸出方程做適當(dāng)變換，以便利用規(guī)定或已有的門電路。7.7.檢查設(shè)計(jì)的電路能否自啟動(dòng) 將電路無效狀態(tài)依次代入狀態(tài)方程進(jìn)行計(jì)算, ,觀察在輸入CP信號(hào)操作下能否回到有效狀態(tài)。如果無效狀態(tài)形成循環(huán)，則所設(shè)計(jì)的電路不能自啟動(dòng)，反之則能自啟動(dòng)。注意，進(jìn)行計(jì)算時(shí)所使用的應(yīng)該是與特性方程做比較的狀態(tài)方程，該方程就自身來說不一定是最簡的。第85頁/共105頁 若電路不能自啟動(dòng)，則應(yīng)采取措施予以解決。例如，修改邏輯設(shè)計(jì)重新進(jìn)行狀態(tài)分配，或利用觸發(fā)器的異步輸入端強(qiáng)行預(yù)置到有效狀態(tài)等。第86頁/共105頁設(shè)計(jì)設(shè)計(jì)要求要求原始狀原始狀

43、態(tài)圖態(tài)圖最簡狀最簡狀態(tài)圖態(tài)圖畫電畫電路圖路圖檢查電檢查電路能否路能否自啟動(dòng)自啟動(dòng)1 12 24 46 6選觸發(fā)器，求時(shí)選觸發(fā)器，求時(shí)鐘、輸出、狀態(tài)、鐘、輸出、狀態(tài)、驅(qū)動(dòng)方程驅(qū)動(dòng)方程5 5狀態(tài)狀態(tài)分配分配3 3化簡化簡第87頁/共105頁二、設(shè)計(jì)舉例 【例5.1.25.1.2】設(shè)計(jì)一個(gè)時(shí)序電路，要求入圖5.1.55.1.5所示的狀態(tài)圖。排列：/0/0010010/0/0001001/0/0000000/0/0/0/0/1/1/Y101101100100011011圖5.1.5 5.1.5 例5.1.25.1.2的狀態(tài)圖210nnnQ Q Q 【解】(1)(1)選擇觸發(fā)器，求時(shí)鐘方程、輸出方程和狀

44、態(tài)方程 由題意，選用三個(gè)CP下降觸發(fā)的邊沿JK觸發(fā)器； 采用同步方案，故取CP0=CP1=CP2=CP 第88頁/共105頁 求輸出方程確定約束項(xiàng)： 由圖5.1.5可知,還有110、111兩個(gè)代碼狀態(tài)沒有出現(xiàn),顯然它們是無效狀態(tài),其對(duì)應(yīng)的最小項(xiàng) 和 是約束項(xiàng)。210nnnQ Q Q210nnnQ Q Q 由圖5.1.55.1.5所規(guī)定的輸出與現(xiàn)態(tài)之間的邏輯關(guān)系，可以直接畫出信號(hào)Y Y的卡諾圖，如圖5.1.65.1.6所示。圖5.1.6 5.1.6 例6.1.26.1.2Y的卡諾圖00 01 11 1000 01 11 100 0 0 0 0 0 0 0 0 01 1 0 1 0 1 10nnQ

45、 Q2nQ由卡諾圖可得20nnYQ Q第89頁/共105頁 求狀態(tài)方程 由圖5.1.55.1.5所示狀態(tài)圖, ,畫圖5.1.75.1.7所示電路次態(tài)的卡諾圖, ,再分解開可得圖5.1.85.1.8所示各觸發(fā)器的卡諾圖。圖5.1.7 5.1.7 例5.1.25.1.2次態(tài)的卡諾圖00 01 11 1000 01 11 100 001 0 001 010 100 011010 100 0111 101 1 101 000 000 10nnQ Q2nQ圖5.1.2 5.1.2 例5.1.25.1.2各觸發(fā)器的卡諾圖（a a）的卡諾圖00 01 11 1000 01 11 100 0 0 0 0 0

46、1 0 1 01 1 1 1 0 0 （b b）的卡諾圖00 0100 01 11 10 11 100 0 0 0 1 1 0 1 0 11 0 1 0 0 0 （c c）的卡諾圖00 0100 01 11 10 11 100 1 0 1 0 0 0 1 0 11 1 1 1 0 0 10nnQ Q10nnQ Q10nnQ Q2nQ2nQ2nQ12nQ11nQ10nQ第90頁/共105頁由卡諾圖得：100nnQQ1101210nnnnnnQQ Q QQ Q121020nnnnnQQ QQ Q(2)(2)求驅(qū)動(dòng)方程JK觸發(fā)器的特性方程為nnnQJQKQ1)1)變換狀態(tài)方程1000011nnnnQQQQ110101210210nnnnnnnnnnnQQ Q QQ QQ Q QQ Q121021022020()nnnnnnnnnnnQQ QQ QQ Q QQQ Q1022101022020nnnnnnnnnnnnnQ Q QQ QQ Q