串并行接口技術(shù)學(xué)習(xí)教案

1、會計(jì)學(xué)1串并行接口技術(shù)串并行接口技術(shù)(jsh)第一頁，共114頁。第1頁/共114頁第二頁，共114頁。第2頁/共114頁第三頁，共114頁。7.1 7.1 定時器/計(jì)數(shù)器8253/8254第3頁/共114頁第四頁，共114頁。第4頁/共114頁第五頁，共114頁。第5頁/共114頁第六頁，共114頁。圖圖7.1 Intel 82537.1 Intel 8253結(jié)構(gòu)結(jié)構(gòu)(jigu)(jigu)框圖框圖第6頁/共114頁第七頁，共114頁。第7頁/共114頁第八頁，共114頁。圖7.2 計(jì)數(shù)器的內(nèi)部結(jié)構(gòu) 第8頁/共114頁第九頁，共114頁。相同。如圖7.3所示，圖7.3 8253/8254的引

2、腳第9頁/共114頁第十頁，共114頁。第10頁/共114頁第十一頁，共114頁。第11頁/共114頁第十二頁，共114頁。初值由CR到CE圖7.4 方式(fngsh)0時序圖第12頁/共114頁第十三頁，共114頁。第13頁/共114頁第十四頁，共114頁。圖7.5 當(dāng)GATA=0時，計(jì)數(shù)暫停(zn tn)，當(dāng)GATA變高后就接著計(jì)數(shù)圖7.6 方式0計(jì)數(shù)過程(guchng)中改變計(jì)數(shù)初值第14頁/共114頁第十五頁，共114頁。 若設(shè)置初值為N，則輸出為N個CLK周期寬度的負(fù)脈沖(michng)。 計(jì)數(shù)到零時，可再次由GATE上升沿觸發(fā)，輸出同樣寬度的負(fù)脈沖(michng)，而不必重新寫入初

3、值，即可重復(fù)觸發(fā)如圖7.7所示。圖7.7 方式(fngsh)1時序圖第15頁/共114頁第十六頁，共114頁。圖7.8 計(jì)數(shù)過程(guchng)中GATE 的作用第16頁/共114頁第十七頁，共114頁。 不用重新設(shè)置計(jì)數(shù)初值，通道能連續(xù)工作。如果初值為N，則每輸入N個CLK脈沖，輸出(shch)一個負(fù)脈沖，負(fù)脈沖的寬度為1個CLK周期，重復(fù)周期為N倍的CLK周期。 計(jì)數(shù)過程中可由GATE信號控制，當(dāng)GATE信號變低時，立即暫?，F(xiàn)行計(jì)數(shù)；當(dāng)GATE信號變高后，從計(jì)數(shù)初值開始重新計(jì)數(shù)，如圖7.9所示。 如果在計(jì)數(shù)過程中，CPU重新寫入計(jì)數(shù)初值，則對于正在進(jìn)行的計(jì)數(shù)無影響，而是從下一個計(jì)數(shù)操作周期

4、開始按新的計(jì)數(shù)值改變輸出(shch)脈沖的頻率，如圖7.10。第17頁/共114頁第十八頁，共114頁。圖7.9 方式(fngsh)2中門控信號GATA的作用圖7.10 方式2計(jì)數(shù)(j sh)過程中改變初值第18頁/共114頁第十九頁，共114頁。 注意初值N為偶數(shù)或奇數(shù)時，輸出信號(xnho)的差別。N為偶數(shù)時，輸出對稱方波，周期為N個CLK寬度；N為奇數(shù)時，輸出有N+1/2個CLK周期的高電平和N-1/2個CLK周期的低電平。圖7.11 方式(fngsh)3時序圖第19頁/共114頁第二十頁，共114頁。第20頁/共114頁第二十一頁，共114頁。圖7.12 方式(fngsh)4時序圖第2

5、1頁/共114頁第二十二頁，共114頁。圖7.13 方式(fngsh)5時序圖第22頁/共114頁第二十三頁，共114頁。圖7.14 方式(fngsh)5中門控信號GATA的作用第23頁/共114頁第二十四頁，共114頁。方式方式N N與輸出波形關(guān)系與輸出波形關(guān)系改變計(jì)數(shù)值改變計(jì)數(shù)值0 0寫入計(jì)數(shù)值寫入計(jì)數(shù)值N N后，經(jīng)后，經(jīng)N N1 1個個CLKCLK脈沖，輸出變高脈沖，輸出變高下一個下一個CLKCLK周期立即周期立即有效有效1 1單穩(wěn)脈沖的寬度為單穩(wěn)脈沖的寬度為N N個個CLKCLK外部觸發(fā)以后有效外部觸發(fā)以后有效2 2每每N N個個CLKCLK脈沖輸出一個脈沖輸出一個CLKCLK周期的脈

6、沖周期的脈沖計(jì)數(shù)到計(jì)數(shù)到1 1以后有效以后有效3 3前一半為高電平、后一半為低電平的方波前一半為高電平、后一半為低電平的方波外部觸發(fā)有效外部觸發(fā)有效 / / 計(jì)計(jì)數(shù)到數(shù)到1 1有效有效4 4寫入寫入N N后經(jīng)過后經(jīng)過N N1 1個個CLKCLK，輸出寬度為，輸出寬度為1 1個個CLKCLK的脈的脈沖沖計(jì)數(shù)到計(jì)數(shù)到0 0有效有效5 5門控觸發(fā)后過門控觸發(fā)后過N N1 1個個CLKCLK，輸出寬度為，輸出寬度為1 1個個CLKCLK的的脈沖脈沖外部觸發(fā)有效外部觸發(fā)有效計(jì)數(shù)值計(jì)數(shù)值N與輸出波形與輸出波形(b xn)的關(guān)系的關(guān)系 第24頁/共114頁第二十五頁，共114頁。門控信號門控信號(xnho)

7、GATE(xnho)GATE的作用的作用方式GATE低電平或變低電平 上升沿高電平0禁止計(jì)數(shù)允許計(jì)數(shù)1啟動計(jì)數(shù)，下一個CLK脈沖使輸出為低2禁止計(jì)數(shù)，立即使輸出為高重新裝入計(jì)數(shù)值，啟動計(jì)數(shù)允許計(jì)數(shù)3禁止計(jì)數(shù)，立即使輸出為高重新裝入計(jì)數(shù)值，啟動計(jì)數(shù)允許計(jì)數(shù)4禁止計(jì)數(shù)允許計(jì)數(shù)5啟動計(jì)數(shù)第25頁/共114頁第二十六頁，共114頁。第26頁/共114頁第二十七頁，共114頁。第27頁/共114頁第二十八頁，共114頁。圖7.15 8253六種工作方式(fngsh)下的輸出波形圖第28頁/共114頁第二十九頁，共114頁。1 1寫入方式寫入方式(fngsh)(fngsh)控制字：控制字：計(jì)數(shù)器選擇：00

8、計(jì)數(shù)器001計(jì)數(shù)器110計(jì)數(shù)器211無意義D7 D6 D5 D4 D3 D2 D1 D0工作方式選擇：000方式0001方式110方式211方式3100方式4101方式5讀寫格式：00計(jì)數(shù)值進(jìn)行鎖存01只讀/寫低8位10只讀/寫高8位11先讀/寫低8位，后高8位數(shù)制選擇：0二進(jìn)制格式1BCD格式（十進(jìn)制）8253/82548253/8254方式方式(fngsh)(fngsh)控制字格式控制字格式 第29頁/共114頁第三十頁，共114頁。再寫高8位。由于每一個計(jì)數(shù)器都是先減1，再判斷是否為0，所以寫入初值0，實(shí)際上表示最大數(shù)。0000H在二進(jìn)制計(jì)數(shù)時其實(shí)表示65536，在十進(jìn)制計(jì)數(shù)時表示100

9、00。第30頁/共114頁第三十一頁，共114頁。第31頁/共114頁第三十二頁，共114頁。第32頁/共114頁第三十三頁，共114頁。第33頁/共114頁第三十四頁，共114頁。計(jì)數(shù)值鎖存：0鎖存計(jì)數(shù)值1不鎖存計(jì)數(shù)值狀態(tài)字鎖存：0鎖存狀態(tài)字1不鎖存狀態(tài)字選擇計(jì)數(shù)器：D31，選擇計(jì)數(shù)器2D21，選擇計(jì)數(shù)器1D11，選擇計(jì)數(shù)器01 1 D5 D4 D3 D2 D1 0圖7.17 8254的讀回命令(mng lng) 輸出端OUT狀態(tài)：0低電平1高電平讀寫格式工作方式 D7 D6 D5 D4 D3 D2 D1 D0數(shù)制注：讀寫格式、工作方式，數(shù)制的含義同8254的方式控制字計(jì)數(shù)初值狀態(tài)：0已經(jīng)進(jìn)

10、入減1計(jì)數(shù)器1未進(jìn)入減1計(jì)數(shù)器圖7.18 8254的狀態(tài)字 第34頁/共114頁第三十五頁，共114頁。第35頁/共114頁第三十六頁，共114頁。第36頁/共114頁第三十七頁，共114頁。第37頁/共114頁第三十八頁，共114頁。圖7.7 8253在PC機(jī)中的連接(linji) 第38頁/共114頁第三十九頁，共114頁。第39頁/共114頁第四十頁，共114頁。第40頁/共114頁第四十一頁，共114頁。第41頁/共114頁第四十二頁，共114頁。第42頁/共114頁第四十三頁，共114頁。三部分：外設(shè)接口部分內(nèi)部邏輯部分 CPU接口部分第43頁/共114頁第四十四頁，共114頁。數(shù)

11、據(jù)總 線緩沖器讀/寫控制邏輯A組端口A(8) A組端口C上半部 (4) B 組端口C下半部 (4)B組端口B(8)A組控制B組控制8位內(nèi)部數(shù)據(jù)總線內(nèi)部邏輯外設(shè)接口DBRDWRA0A1RESETCSI/O PA7PA0I/O PC7PC4I/O PC3PC0I/O PB7PB0CPU接口第44頁/共114頁第四十五頁，共114頁。第45頁/共114頁第四十六頁，共114頁。第46頁/共114頁第四十七頁，共114頁。第47頁/共114頁第四十八頁，共114頁。A1A0RDWRCS 操作00010端口A數(shù)據(jù)送CPU（輸入）01010端口B數(shù)據(jù)送CPU （輸入）10010端口C數(shù)據(jù)送CPU （輸入）

12、11010非法操作00100CPU數(shù)據(jù)送端口A（輸出）01100CPU數(shù)據(jù)送端口B （輸出）10100CPU數(shù)據(jù)送端口C （輸出）11100CPU數(shù)據(jù)送控制口110數(shù)據(jù)總線浮空1未選中該8255，數(shù)據(jù)總線浮空第48頁/共114頁第四十九頁，共114頁。1520PA3PA2PA1PA0RDCSGNDA1A0PC7PC6PB0PB110154021PA4PA5PA6PA7WRRESETD0D1D2D3D4D5D6D7302535PC5PC4PC0PC1PC2PC3PB2PB3PB4PB5PB6PB7VCC共有(n yu)40條引線；電源與地線2條；與外設(shè)相連的有24條；與CPU相連的有14條。第4

13、9頁/共114頁第五十頁，共114頁。第50頁/共114頁第五十一頁，共114頁。第51頁/共114頁第五十二頁，共114頁。第52頁/共114頁第五十三頁，共114頁。第53頁/共114頁第五十四頁，共114頁。第54頁/共114頁第五十五頁，共114頁。第55頁/共114頁第五十六頁，共114頁。方式 1(A口 )PA7 0PC4PC5PC3&INTEAPC6,7RDINTRAI/OIBFASTBA方式 1(B口 )PB7 0PC2PC1PC0&INTEBRDINTRBIBFBSTBB2第56頁/共114頁第五十七頁，共114頁。第57頁/共114頁第五十八頁，共114頁。

14、A 口方式1 輸出PA7 0PC7PC6PC3&INTEAPC4,5WR2INTRAI/OACKAOBFAB 口方式1 輸出PB7 0PC1PC2PC0&INTEBWRINTRBACKBOBFB第58頁/共114頁第五十九頁，共114頁。第59頁/共114頁第六十頁，共114頁。第60頁/共114頁第六十一頁，共114頁。第61頁/共114頁第六十二頁，共114頁。PA7 0PC7PC6PC5PC20WRIBFAI/OOBFAPC31INTE1&PC4&STBAACKA8INTRARDINTE23第62頁/共114頁第六十三頁，共114頁。第63頁/共114頁第

15、六十四頁，共114頁。76543210控制C口低4位1 輸入0 輸出控制B口8位1 輸入0 輸出方式選擇0 方式01 方式1控制C口高4位1 輸入0 輸出控制A口8位1 輸入0 輸出方式選擇00 方式001 方式11 方式2功能控制0： 位操作1： 方式選擇A組控制B組控制第64頁/共114頁第六十五頁，共114頁。字是通過向8255A的控制寄存器寫入的，不是直接對C口寫入。D7D6D5D4D3D2D1D0無關(guān)0置/復(fù)位0 復(fù)位1 置位C口的位選擇D3D2D1選擇0 0 0PC00 0 1PC10 1 0PC20 1 1PC31 0 0PC41 0 1PC51 1 0PC61 1 1PC7C

16、C口的按位操作控制字格式口的按位操作控制字格式(g shi)(g shi)：第65頁/共114頁第六十六頁，共114頁。第66頁/共114頁第六十七頁，共114頁。第67頁/共114頁第六十八頁，共114頁。80 X86&驅(qū)動濾波INTAINTA0DACKINTRPB18255 AGATE0CLK18253OUT1CQDREQ0DPB0GATE1CLK0CLK2OUT0OUT2GATE2IR0INT8259 A+5V1.19MHz+5VD7D0D7D0D7D0D7D0第68頁/共114頁第六十九頁，共114頁。第69頁/共114頁第七十頁，共114頁。第70頁/共114頁第七十一頁，共

17、114頁。第71頁/共114頁第七十二頁，共114頁。第72頁/共114頁第七十三頁，共114頁。第73頁/共114頁第七十四頁，共114頁。A發(fā)送器B接收器數(shù)據(jù)流（a）A發(fā)送器/接收器B接收器/發(fā)送器數(shù)據(jù)流（b）A發(fā)送器接收器B接收器發(fā)送器數(shù)據(jù)流（c）第74頁/共114頁第七十五頁，共114頁。第75頁/共114頁第七十六頁，共114頁。(a) 無空閑(kngxin)位第76頁/共114頁第七十七頁，共114頁。(b) 有空閑(kngxin)位第77頁/共114頁第七十八頁，共114頁。波特率（Baud rate）：表示串行數(shù)據(jù)傳送速度，它表示每秒鐘傳送的二進(jìn)制位數(shù)，單位為bit/s(bps

18、)。每一位的傳輸時間Td就是波特率的倒數(shù)例：若設(shè)備每秒傳送120幀信息(字符(z f)，每幀信息包含：1個起始位，7個數(shù)據(jù)位，1個奇偶校驗(yàn)位，1個停止位，這是其傳送的波特率為多少？解：10位/幀120幀/秒1200位/秒1200波特 國際上規(guī)定了一個標(biāo)準(zhǔn)波特率系列，即110、300、600、 1200、1800、2400、4800、9600和19 200波特。串行接口的打印機(jī)通常采用110波特，也有采用150波特和300波特。當(dāng)使用調(diào)制解調(diào)器在公共電話線上進(jìn)行遠(yuǎn)程數(shù)據(jù)通信時常使用1200波特，線路質(zhì)量好的城市和地區(qū)可達(dá)2400波特。 第78頁/共114頁第七十九頁，共114頁。第79頁/共11

19、4頁第八十頁，共114頁。同步字符 數(shù)據(jù)1 數(shù)據(jù)2 . 數(shù)據(jù)n 校驗(yàn) 一幀第80頁/共114頁第八十一頁，共114頁。第81頁/共114頁第八十二頁，共114頁。RS-232C接口(ji ku)環(huán)境 數(shù)據(jù)終端設(shè)備DTE數(shù)據(jù)通信設(shè)備DCE數(shù)據(jù)通信設(shè)備DCE數(shù)據(jù)終端設(shè)備DTERS-232C接口標(biāo)準(zhǔn)RS-232C接口標(biāo)準(zhǔn)傳輸線7.3.27.3.2串行通信接口標(biāo)準(zhǔn)串行通信接口標(biāo)準(zhǔn)(biozhn)(biozhn)RS-232C RS-232C 第82頁/共114頁第八十三頁，共114頁。第83頁/共114頁第八十四頁，共114頁。1. 1. 接口接口(ji ku)(ji ku)特性特性 BD-25連接器

20、機(jī)械(jxi)圖 131211109876543212524232221201918171615141.85英寸0.054英寸0.5英寸2.09英寸 陽: 1.58英寸陰:1.51英寸*第84頁/共114頁第八十五頁，共114頁。RS-232CRS-232C連接器引腳功能連接器引腳功能(gngnng)(gngnng)定義定義 第85頁/共114頁第八十六頁，共114頁。續(xù)表 第86頁/共114頁第八十七頁，共114頁。RS-232CRS-232C常用常用(chn yn)(chn yn)引腳引腳 保護(hù)地發(fā)送數(shù)據(jù)接收數(shù)據(jù)請求發(fā)送清除發(fā)送數(shù)傳機(jī)就緒信號地載波信號檢測數(shù)據(jù)終端就緒振鈴指示1234567

21、82022DCE123456782022DTE第87頁/共114頁第八十八頁，共114頁。第88頁/共114頁第八十九頁，共114頁。2.2.電氣信號電氣信號(xnho)(xnho)特性特性 RS-232C RS-232C采用負(fù)邏輯電平。采用負(fù)邏輯電平。 規(guī)定：規(guī)定： (1) MARK“(1) MARK“傳號傳號”(”(邏輯邏輯1)1)控制線的斷開狀態(tài)規(guī)定為控制線的斷開狀態(tài)規(guī)定為-3 V-15 V ;-3 V-15 V ;(2) SPACK“(2) SPACK“空號空號”(”(邏輯邏輯0),0),控制線的接通狀態(tài)規(guī)定為控制線的接通狀態(tài)規(guī)定為+3 V+15 V+3 V+15 V； (3) (3)

22、 噪聲容限為噪聲容限為(35)V(35)V； (4) (4) 當(dāng)輸入恰好為當(dāng)輸入恰好為3 V3 V時時, ,分別確定為空號和傳號分別確定為空號和傳號; ;當(dāng)輸入端開路時，當(dāng)輸入端開路時， 終端定為傳號。終端定為傳號。 第89頁/共114頁第九十頁，共114頁。第90頁/共114頁第九十一頁，共114頁。RS-232C總線接收器和發(fā)送器的連接(linji)方法RS-232發(fā)送器、接收器； 全雙工通信轉(zhuǎn)換電路； 典型全雙工通信轉(zhuǎn)換電路 TTL電平輸入-12VRS-232C電平輸出-12V1489TTL電平輸出RS-232C電平輸入（a）MC1488第91頁/共114頁第九十二頁，共114頁。通信接

23、口TxDRxD接收數(shù)據(jù)-12V+12VRS-232C連接器發(fā)送數(shù)據(jù)保護(hù)地信號地MC1488MC1489-12V27k2173通信接口TxDRxDMC14883 接收數(shù)據(jù)5 清除發(fā)送6 數(shù)據(jù)設(shè)備準(zhǔn)備好8 接收信號檢測-12V27k-12V +12VMC148927k-12V20 數(shù)據(jù)終,準(zhǔn)備好2 發(fā)送數(shù)據(jù)1 保護(hù)地7 信號地RS-232C連接器（b）（c）第92頁/共114頁第九十三頁，共114頁。第93頁/共114頁第九十四頁，共114頁。7.4.1 8251A7.4.1 8251A的內(nèi)部結(jié)構(gòu)和外部的內(nèi)部結(jié)構(gòu)和外部(wib)(wib)引腳引腳8251A8251A的結(jié)構(gòu)的結(jié)構(gòu)(jigu)(jig

24、u)框圖與引腳圖框圖與引腳圖RxRDYRxCSYNDET接收控制電路接收緩沖器串并轉(zhuǎn)換RxD發(fā)送控制電路TxRDYTxETxC發(fā)送緩沖器并串轉(zhuǎn)換DSRDTRCTSRTS調(diào)制/解調(diào)控制電路內(nèi)部總線讀/寫控制邏輯電路RESETCLKC/DRDWRCS數(shù)據(jù)總線緩沖器D7D0TxDD2D3RxDGNDD4D5D6D7TxCWRCSC/DRDRxRDY8251D1D0VCCRxCDTRRTSDSRRESETCLKTxDTxECTSSYNDETTxRDY12141328271516（a）（b）第94頁/共114頁第九十五頁，共114頁。1 18251A8251A的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)（1 1）接收器：）接收

25、器： 包括接收緩沖器、串并轉(zhuǎn)換邏輯和接收控制電路三個部分包括接收緩沖器、串并轉(zhuǎn)換邏輯和接收控制電路三個部分 復(fù)位后尋找啟動位。復(fù)位后尋找啟動位。 消除假啟動干擾。消除假啟動干擾。 對接收到的信息進(jìn)行奇偶校驗(yàn)。對接收到的信息進(jìn)行奇偶校驗(yàn)。 檢測停止位。檢測停止位。（2 2）發(fā)送器：）發(fā)送器： 包括發(fā)送緩沖器、并串轉(zhuǎn)換邏輯和發(fā)送控制電路三個部分。包括發(fā)送緩沖器、并串轉(zhuǎn)換邏輯和發(fā)送控制電路三個部分。 將并行數(shù)據(jù)將并行數(shù)據(jù)(shj)(shj)加上相應(yīng)的控制位，變成串行數(shù)據(jù)加上相應(yīng)的控制位，變成串行數(shù)據(jù)(shj)(shj)，從引腳發(fā)送出去具體作用如下：，從引腳發(fā)送出去具體作用如下：在異步方式下，為數(shù)據(jù)在

26、異步方式下，為數(shù)據(jù)(shj)(shj)加上起始位、校驗(yàn)位和停止位；加上起始位、校驗(yàn)位和停止位；在同步方式下，插入同步字符，在數(shù)據(jù)在同步方式下，插入同步字符，在數(shù)據(jù)(shj)(shj)中插入校驗(yàn)位中插入校驗(yàn)位 第95頁/共114頁第九十六頁，共114頁。 (3) 數(shù)據(jù)總線緩沖器。它用來與CPU的數(shù)據(jù)總線D0D7相連。其中含有3個緩沖器： 狀態(tài)字緩沖器。它用來存放8251A內(nèi)部的工作狀態(tài)，供CPU查詢、測試之用； 接收數(shù)據(jù)緩沖器。用來存放接收器已經(jīng)裝配完畢的字符(z f)， 準(zhǔn)備CPU來讀??； 發(fā)送數(shù)據(jù)/命令緩沖器。 用來寄存CPU送入8251A的數(shù)據(jù)或命令。 第96頁/共114頁第九十七頁，共1

27、14頁。 (4) 讀/寫控制邏輯電路。用以實(shí)現(xiàn)對CPU輸出的控制信號(xnho)譯碼，以控制實(shí)現(xiàn)如下表所示的讀/寫功能。 8251讀/寫控制(kngzh)功能表 第97頁/共114頁第九十八頁，共114頁。2 28251A8251A的外部引腳定義的外部引腳定義根據(jù)根據(jù)(gnj)8251A(gnj)8251A的內(nèi)部結(jié)構(gòu)，可以將它的外部引腳信號分成兩大部分，一是和的內(nèi)部結(jié)構(gòu)，可以將它的外部引腳信號分成兩大部分，一是和CPUCPU相連的信號，二是和外設(shè)相連接的信號。相連的信號，二是和外設(shè)相連接的信號。第98頁/共114頁第九十九頁，共114頁。第99頁/共114頁第一百頁，共114頁。第100頁/共

28、114頁第一百零一頁，共114頁。第101頁/共114頁第一百零二頁，共114頁。7.4.2 82517.4.2 8251的工作的工作(gngzu)(gngzu)方式方式 第102頁/共114頁第一百零三頁，共114頁。(5) 全雙工、 雙緩沖發(fā)送和接收器。 (6) 出錯檢測： 具有奇偶、 溢出和幀錯誤等檢測電路。 (7) 全部輸入輸出與TTL電平(din pn)兼容；單一的+5 V電源；單一的TTL電平(din pn)， 28腳雙列直插式封裝。 (8) 與Intel 8080、 8085、 8086、 8088 CPU接口兼容。 第103頁/共114頁第一百零四頁，共114頁。第104頁/共114頁第一百零五頁，共114頁。系統(tǒng)復(fù)位裝入方式控制指令是異步方式嗎?裝入第一個SYN 字符是單字符SYN?裝入第二個SYN 字符裝入命令指令內(nèi)部復(fù)位嗎?發(fā)送數(shù)據(jù)送完否YNNYNYNY8251A的初始化編程流程圖第105頁/共114頁第一百零六頁，共114頁。D7D6D5D4D