試驗(yàn)一TTL和CMOS集成門電路參數(shù)測(cè)試

1、第2章數(shù)字電路與邏輯設(shè)計(jì)基本實(shí)驗(yàn)2.1 TTL和CMO集成門電路參數(shù)測(cè)試2.1.1實(shí)驗(yàn)?zāi)康?. 了解TTL和CMOS邏輯門電路的主要參數(shù)及參數(shù)意義。2. 熟悉TTL和CMOS邏輯門電路的主要參數(shù)的測(cè)量方法。3. 掌握TTL和CMOS邏輯門電路的邏輯功能及使用規(guī)則。4. 掌握數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)的基本操作規(guī)范。2.1.2實(shí)驗(yàn)儀器及器件序號(hào)儀器或器件名稱型號(hào)或規(guī)格數(shù)量1雙蹤示波器、數(shù)字示波器CS-4125、DS102212數(shù)字邏輯實(shí)驗(yàn)箱SBL型13指針式萬用表500HA 型142輸入四與非門（TTL）74LS00152輸入四與非門（CMOS）CD401116PC機(jī)和仿真軟件Multisim仿真軟

2、件12.1.3實(shí)驗(yàn)原理邏輯門電路早期是由分立元件構(gòu)成，體積大，性能差。隨著半導(dǎo)體工藝的不斷發(fā)展，電路設(shè)計(jì)也隨之改進(jìn)， 使所有元器件連同布線都集成在一小塊硅芯片上，形成集成邏輯門。 集成邏輯門是最基本的數(shù)字集成元件，目前使用較普遍的雙極型數(shù)字集成電路是TTL邏輯門電路，它的品種已超過千種。CMOS邏輯門電路是在 TTL電路問世之后，所開發(fā)出的另一種廣泛應(yīng)用的數(shù)字集成器件。從發(fā)展趨勢(shì)來看，由于制造工藝的改進(jìn)，CMOS器件的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件。 CMOS器件的工作速度可以接近 TTL器件， 而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL器件。早期生產(chǎn)的 CMOS門電路為4000系列

3、，隨后發(fā)展為4000B系列。當(dāng)前與TTL兼容的CMOS器件如74HCT系列等，可與TTL器件替 換使用。通過本次實(shí)驗(yàn)，希望同學(xué)們初步掌握數(shù)字電路集成芯片的使用方法及實(shí)驗(yàn)的基本操 作規(guī)范。1413121110987&&O_1_1& -r1234567Vcc 4A 4B 4Y3A 3B 3Y1A 1B 1Y 2A 2B 2Y GND圖2.1.174LS00管腳排列及邏輯符號(hào)141312111098L& oO&丁&O &1234567Vdd 4A 4B 4Y 3A 3B 3Y1A 1B1Y 2A 2B 2Y Vss圖2.1.2CD4011B管腳

4、排列及邏輯符號(hào)（一）TTL與非門的參數(shù)本實(shí)驗(yàn)采用TTL雙極型數(shù)字集成邏輯門器件 74LS00，它有四個(gè)2輸入與非門，封裝形 式為雙列直插式，引腳排列及邏輯符號(hào)如圖2.1.1所示，其中A、B為輸入端，Y為輸出端，輸入輸出關(guān)系為Y AB。 TTL邏輯門電路主要參數(shù)有：1 電源特性參數(shù) ICCL、 ICCHICCL是指輸出端為低電平時(shí)電源提供給器件的電流，即邏輯門的輸入端全部懸空或接高電平時(shí)，且該門輸出端空載時(shí)電源提供器件的電流；Icch是指輸出為高電平時(shí)電源提供給器件的電流，即輸入端至少有一個(gè)接地，輸出端空載時(shí)電源提供器件的電流。注意圖2.1.1所示器件，四個(gè)門的電源Vcc引線是連在一起的，實(shí)驗(yàn)測(cè)

5、量時(shí)，所測(cè)得電流是單個(gè)門電流的四 倍。2.輸入特性參數(shù)Iil、IihIil是指一個(gè)輸入端接地， 其它輸入端懸空或接高電平，從輸入端流向接地端的電流；Iih是指一個(gè)輸入端接高電平 Vcc,其它輸入端接地，高電平Vcc流向輸入端的電流。圖2.1.3 TTL電壓傳輸特性曲線3.電壓傳輸特性參數(shù)電壓傳輸特性是指輸出電壓 Vo隨輸入電壓Vi變化的關(guān)系，圖2.1.3所示為TTL邏輯門 電路電壓傳輸特性曲線。該圖為理論的電壓傳輸特性曲線，從特性曲線圖中可以得到TTL邏輯門主要參數(shù)如下：輸出低電平Vol,是指當(dāng)與非門輸入端均接高電平或懸空時(shí)的輸出電壓值，當(dāng)輸出空載時(shí)Vol< 0.3V，當(dāng)輸出接有灌電流負(fù)

6、載時(shí)，Vol將上升，其允許最大值VoLmax為0.4V。輸出高電平Voh ,是指當(dāng)與非門有一個(gè)或一個(gè)以上的輸入端接地或接低電平時(shí)的輸出電 壓值，當(dāng)輸出空載時(shí) Voh4.2V，當(dāng)輸出接有拉電流負(fù)載時(shí)，Voh將下降，其允許最小值VoHmin 為 2.4V。開門電平Von （ViHmin），是指保持輸出為低電平時(shí)的最小輸入高電平，一般Von< 1.8V ,LS系列約1.2V左右。關(guān)門電平 VOFF（VlLmax），是指保持輸出為額定高電平的90%時(shí)的最大輸入低電平，一般 Voff0.8 V。閾值電平Vth，是指在電壓傳輸特性曲線中輸出電平急劇變化中點(diǎn)附近的輸入電平值， 一般為1.4V （標(biāo)準(zhǔn)型

7、）或1.0V （ LS型）。當(dāng)與非門輸入電平為 Vth時(shí)，輸入的極小變化可引 起輸出狀態(tài)迅速變化，利用這個(gè)特性，可以構(gòu)成多諧振蕩器。直流噪聲容限 Vn,是指在最壞的條件下，輸入端所允許的輸入電壓變化的極限范圍。其中，低電平直流噪聲容限VNL定義為VNL=VOFF - V OLmax ；高電平直流噪聲容限VNH定義為：VNH=VOHmin - VON。4 輸出特性參數(shù)NoNo為扇出系數(shù)，是指電路能驅(qū)動(dòng)同類門電路的數(shù)目 用以衡量電路帶負(fù)載的能力。在 輸出低電平時(shí)，假設(shè)因灌電流負(fù)載造成 Vol的上升不超過0.4V，則可從相應(yīng)的輸出特性上查得最大允許的灌電流loLmax，由此可算出輸出低電平時(shí)的扇出系

8、數(shù)為NOL=| OLmax/| ILmax。在輸出高電平時(shí)，設(shè)因拉電流負(fù)載造成Voh的下降不低于2.4V，則可從相應(yīng)輸出特性上查得最大允許的拉電流IOHmax，由此可得輸出咼電平時(shí)的扇出系數(shù)為NoH = I OHmax/llHmax。5. 動(dòng)態(tài)特性參數(shù)tpd2.1.4 所示，即tpd=tpd為傳輸時(shí)延，是衡量門電路開關(guān)速度的一個(gè)重要指標(biāo)。如圖” tpHL X圖2.1.4傳輸時(shí)延tpd（tpLH+tPHL）/2 ,（二）TTL與非門的邏輯功能否則輸出為高電平。實(shí)1 ”，撥下為邏輯“ 0”，輸出可開關(guān)撥上為邏輯“輸出低電平則滅，這樣就可觀察指示燈的變化情況根據(jù)與非門的工作原理，輸入端全為高電平時(shí)輸

9、出為低電平, 驗(yàn)時(shí)輸入端的高低電平可由邏輯開關(guān)提供， 用指示燈顯示，輸出高電平則指示燈亮， 確定輸入輸出的邏輯關(guān)系。（三）CMOS與非門的主要參數(shù)CMOS與非門主要參數(shù)的定義與 TTL電路相仿，從略。參數(shù)在測(cè)試的時(shí)候，多余輸入 端的處理上與 TTL電路不同。一般情況下，多余的輸入端口接電源或者接地（根據(jù)芯片邏 輯功能要求），但在穩(wěn)定性要求極高的電路中，多余的輸入端口還要接保護(hù)電路。2.1.4實(shí)驗(yàn)內(nèi)容（一）基礎(chǔ)實(shí)驗(yàn)部分表2.1.1 TTL與非門邏輯功能測(cè)試ABY低低低高高低高高1. TTL與非門邏輯功能的測(cè)試 實(shí)驗(yàn)箱總開關(guān)處OFF狀態(tài)，把一塊74LS00固定在實(shí) 驗(yàn)箱的插座上，連接 14腳電源V

10、cc至實(shí)驗(yàn)箱+5V端口，連接 7腳GND至實(shí)驗(yàn)箱接地端口，從74LS00中任選一個(gè)與非門，它的兩個(gè)輸入端 A、B分別接邏輯開關(guān)，由開關(guān)提供輸入的高、 低電平，輸出端接指示燈，由指示燈的亮、滅表示輸出的高、 低電平。改變開關(guān)的狀態(tài)，觀察指示燈的變化，將實(shí)驗(yàn)結(jié)果 記錄在表2.1.1中。2 . TTL與非門的參數(shù)測(cè)試* （ 1）電源電流 ICCL、ICCH按圖2.1.5連接電路，電流表串接在電源和集成塊電源管腳之 間，注意電流表的量程和極性。當(dāng)所有的輸入端懸空時(shí)，電流表讀 數(shù)即為4ICCL ；當(dāng)所有的輸入端接地時(shí)，電流表讀數(shù)即為4ICCH流表所測(cè)得的值是整個(gè)集成塊四個(gè)與非門電源電流之和，單個(gè)門的電源

11、電流僅為所測(cè)值四分之一）。圖2.1.5與非門電源特性參數(shù)測(cè)試電路則單個(gè)門的靜態(tài)功耗最大值Pmax=Vcc*|ccL。記錄：?jiǎn)蝹€(gè)門ICCL =單個(gè)門| CCH =單個(gè)門Pmax=* (2 )輸入低電平電流Iil|L =按圖2.1.6連接電路，與非門輸入端中任取一個(gè)串接電流表接 地，另一輸入端懸空，記錄電流表讀數(shù)即為Iil。記錄：圖2.1.6與非門輸入低電平電流測(cè)試電路*( 3)輸入高電平IIH按圖2.1.7連接電路，與非門輸入端中任取一個(gè)串接電流表接 電源，另一輸入端接地，記錄電流表讀數(shù)即為Iih。記錄：|H =O圖2.1.7與非門輸入高電平電流參數(shù)測(cè)試電路圖2.1.8 TTL扇出系數(shù)測(cè)試電路*

12、(4)扇出系數(shù)No按圖2.1.8連接電路，與非門輸入端懸空，輸出端接電壓表，同時(shí)連接電流表和電阻 Rl至電源，Rl是由一個(gè)200 Q和一個(gè)可調(diào) 電阻(實(shí)驗(yàn)箱提供)4.7K串聯(lián)而成，調(diào)節(jié)Rl中可調(diào)電阻阻值，同 時(shí)觀察記錄電壓表讀數(shù) Vo,當(dāng)其值為0.4V時(shí)，記錄電流表讀數(shù) Io,則 No=|o/|il。記錄：Io=No=圖2.1.9電壓傳輸特性曲線測(cè)試電路(5)電壓傳輸特性曲線按圖2.1.9連接電路，電位器10K的兩個(gè)固定端分別接電源 和地，可調(diào)端接邏輯門的一個(gè)輸入端，再并接一個(gè)電壓表，另 一個(gè)輸入端懸空，輸出端接另一個(gè)電壓表，調(diào)節(jié)電位器，輸入 電壓從零逐漸增大，具體輸入電壓的變化按表2.1.2

13、提供的數(shù)據(jù)進(jìn)行測(cè)量。實(shí)驗(yàn)完成后，根據(jù)所測(cè)的數(shù)據(jù)，在直角坐標(biāo)紙上畫出傳輸特性曲線，并且在圖上標(biāo)出Vol、Voh、Von、Voff、Vth、等參數(shù)，并求出直流噪聲容限。表2.1.2 (單位V )電壓測(cè)試記錄表Vi00.30.50.850.90.951.01.051.11.151.21.31.41.5Vo* ( 6)傳輸時(shí)延tpd的測(cè)試tpd是衡量門電路開關(guān)速度的參數(shù)，它是指輸入波形邊沿的0.5Vm處至輸出波形對(duì)應(yīng)邊沿0.5Vm處的時(shí)間間隔，如圖 2.1.4所示，tpHL為導(dǎo)通延遲時(shí)間，tpLH為截止延遲時(shí)間，傳輸時(shí)延為tpd=0.5 (tpHL+tpLH)。測(cè)試電路如圖2.1.10所示，可選用兩塊

14、74LS00或一塊74LS04tpd。按圖2.1.10連接電路，用示波器觀察振蕩波形，從而求出傳輸時(shí)延圖2.1.11 CMOS與非門電壓傳輸特性測(cè)試電路圖2.1.12 CMOS門電路tpd的測(cè)試電路(二)提高部分3. CMOS與非門的參數(shù)測(cè)試(1)電壓傳輸特性測(cè)試選用型號(hào)為CD4011的集成電路，管腳排列及門電路邏輯符號(hào)如圖2.1.2所示，實(shí)驗(yàn)時(shí)按圖2.1.11連接電路，將實(shí)驗(yàn)數(shù)據(jù)記錄在表2.1.3中。表2.1.3電壓測(cè)試記錄表(單位V)VI01.02.02.22.32.352.42.452.502.552.62.72.83.05.0Vo注：CMOS所有多余的輸入端均不能懸空，包括用到的門和沒有用到的門的輸入端。(2 )傳輸時(shí)延tpd的測(cè)試tpd是衡量門電路開關(guān)速度的參數(shù)，它是指輸入波形邊沿的0.5Vm至輸出波形對(duì)應(yīng)邊沿0.5Vm點(diǎn)的時(shí)間間隔，如圖2.1.4所示。tpHL為導(dǎo)通時(shí)間，tpLH為截止延遲時(shí)間，平均傳輸延遲時(shí)間為tpd=0.5 (tpHL+tpLH)。其測(cè)試電路如圖2.1.12所示，選CD4011B中一個(gè)與非門，輸入端接入f > 100KHZ的矩形波，用雙蹤示波器觀察輸入輸出波形，測(cè)出tpHL及tpLH，計(jì)算出傳輸時(shí)延tpd。*4 .用Multisim仿真軟件設(shè)計(jì)TTL邏輯門電路的傳輸時(shí)延tpd