項目10ASK編碼器與譯碼器設計_第1頁
項目10ASK編碼器與譯碼器設計_第2頁
項目10ASK編碼器與譯碼器設計_第3頁
項目10ASK編碼器與譯碼器設計_第4頁
項目10ASK編碼器與譯碼器設計_第5頁
已閱讀5頁,還剩1頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、項目十a(chǎn)sk編碼器與譯碼器設計班級:09電信姓名:李娟學號:391.實訓目標1)設計m序列發(fā)生器;2)設計ask編碼器;3)設計ask譯碼器;4)在eda-v平臺上實現(xiàn)該設計,并使用示波器觀察并記錄輸出波形。2.實訓內(nèi)容1)根據(jù)系統(tǒng)框圖完成信號發(fā)牛器的設計。2)在edav系統(tǒng)上實現(xiàn)該設計。3)使用示波器觀察ask譯碼器的輸出波形,將此波形與ask編碼器的輸入波形進行 比較,看ask編譯碼是否成功,并記錄波形的頻率以及幅值。3.實訓數(shù)據(jù)1)畫出所設計的系統(tǒng)原理圖,并附上每個模塊的程序代碼。mser的程序代碼:library ieee;use ieee.std_logic_l164.all;use

2、 ieee.std_logic_unsigned.all;entity mser isport( elk : in std_logic;load : in std_logic; mserout : out std_logic);end mser;architecture one of mser issignal msecom : std_logic_vector(3 downto 0);beginprocess (elk)beginif clkt event and elk = t1t thenif load = t 0t thenms e com <= ,r1110 ,r;mserou

3、t <= msecom (3);elsemsecom (3 downto 1) <= msecom (2 downto 0); msecom(0) <= msecom (3) xor msecom (0); mserout <= msecom (3);end if;end if;end process;end one;askcode的程序代碼:library ieee;use ieeestd_logic_l164all;use ieee-std_logic_unsigned- all; entity askcode isgeneric (cnthigh : intege

4、r:= 3; entperiod : integer:= 7);port (elk : in std_logic;datain : in std_logic; askcodeout : out std_logic);end askcode;architecture behave of askcode issignal fsig signal ent :std_logic;integer range 0 to 255;beginprocess (elk)beginif clkt eventand elk=t 1tthenif ent =cnthighthenfsig<=t1t;ent<

5、;=ent +1;elsif ent = entperiodthenfsig<=t 0t;ent<=ent +1;ent<=0;elseent<=urrt +1;end if;end if;end process;process(elk)beginif clkt event and elk = t 1t then if dmtain = t 1t then askcodeout <= fsig;else askcodeout <= t 0 t;end if;end if;end process;end behave;askdec的程序代碼:library i

6、eee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity askdec isgeneric(entperiod : integer:= 7);port (elk : in std_logic;askcodein : in std_logic;dataout : out std_logic);end askdec;architecture behave of askdec issignal ent :integer range 0 to 255;signal datacom : std_logic_veuto匸(

7、1 downto 0); signal datareg : std_logic;beginprocess(elk)beginif elkt event and elk = t1t then datacom <= askcodein & datacom (1); end if;end process;process (elk)beginif clktevent and elk = t1t thendatacom <= askcodein & datacom (1);end if;end process;process(elk)beginif clktevent and

8、 elk = t1t thenif d亂tacom = ,r10,r thenif (cnt < entperiod + 2) and (ent > errtperiod - 2) then dataout <= t1t;ent <= 0;end if;elsif ent > (cntperiod + 1) thendataout <= t 0t;ent <= 0;elseent <= ent + 1;end if;end if;end process;2)記錄仿真結果,要求至少包括10個周期的仿真輸出數(shù)據(jù)。ma loadkia clk10liiiiiiiia elk0q mserout0dataout0askcodeout0start: 00ns| bl end:10.0usinterval:10.0us2.0us3.0us4.0us5.0u

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論