ibis模型仿真培訓教材

1、IBIS 模型培訓要點：模型的概論模型的分類模型的基本理論模型的檢查連接器和過孔的模型一 模型的概論仿真的第一步離不開IBIS 模型的收集，下面是關于模型的一些基本知識：模型產(chǎn)生的流程：模型的轉換工具：上圖中的舊IS to DML的轉換的工具已經(jīng)整合到Cadence的仿真工具中，DML是指 DEVICE MODEL Language模型的精度：模型是否能夠準確反映器件BUFFER 的工作狀態(tài)， 直接關系到仿真的準確性，因此模型內(nèi)部的檢查是必須的：下面是一個模型的 BUFFER 的圖與實際測量的結果對比：（二） 模型的分類：模型的分類方式有兩種：以文本格式的分類和以器件類型的分類以文本格式的分類

2、：SPICE （典型的晶體管模型）同類的模型有 PSPICE HSPICEIBIS （行為極的模型）器件類型分類的模型：DEVICE MODELIO BUFFER （ Drive receive）Discrete deviceBoardmodelINTERCONNECT MODELTransmission lineConnectorCablePackageViaIBIS 模型的定義：IBIS 模型的作用：SPICE模型與SPICE模型的比較:三.IBIS的基本理論IBIS模型的幾種等效電路：IBIS模型版本的區(qū)別IBIS版本的時候，僅僅只是CMOS的電平無邊沿控制，對于高速芯片的由電平 的上升

3、沿及下降沿控制的電路，顯然不適用。IBIS Version 2 JPractical Extensions ITiTdfiicI'/ Model Types for LrO_open for GTUr ASICs jb Model Types for ECLXECL, PECL>* 4 Power Rils( ECL, Interface Drivers, etc.)5 Differential產(chǎn) 網(wǎng) n Ma ppi ng (Grau nd and Power Bounce/ Terminator Models/ Package Model Extensfon for Coup

4、ling，Ttenniperature 日nd Reload Setting/ Wave<orm Tables(Accuracy & Slew Rate Control) / Timing Test LoadsIBIS模型版本最主要增加 包才ECL的多總線支持，終端和漏極開路模型，差分 I/O 及復雜包裝參數(shù)定義 。模型3。2版本主要增加的是FBGA的PIN模型選擇，及多級驅(qū)動和動態(tài)箝位 （所以特別注意的是當你拿到廠家給你的模型，首先要檢查模型的版本信息，當 然觀察模型的曲線，版本越高級，曲線的精度越高，但是可能有些芯片的舊IS模型版本沒有升級到那麼高，但是也要看是否可用，比如我

5、這次有一個器件的模 型中Buffer的類型是差分I/O,但是供應商給的版本是，模型中沒有定義差分的 關鍵字，由于差分模型是在以上版本才有，所以就必須和廠家聯(lián)系重新給你更新 版本的舊IS模型。還有如果板上有FBGA器件也應該使用版本的 舊IS模型，因 為只有這個版本的模型才有FBGA的PIN模型的選擇。E0所以了解器件的特性， 才能一開始就向廠家素要正確版本 舊IS模型。，由于器件的特性，并不是個版本 的模型所增加的內(nèi)容，都得到體現(xiàn)）拿到模型后，預先要熟悉的信息: 文件頭文件頭包含有關于舊IS版本、文件名以及資料來源、修訂等信息。下面是文件頭 的例子。圖2-2是文件頭的示例。舊ISEVSrh：件

6、頭需要下列關鍵字：FBiSNamre 本文件的舊is版本。File Name IBIS的文件名（文件名不多于80個字母，包括注釋在內(nèi)）File Rev 舊IS文件或模型的修訂級別。下列關鍵字在舊IS頭部分為可選項：Comment Char用于改變注釋符。默認的注釋符為管狀線（|）。Date 文件創(chuàng)建日期。Source 模型數(shù)據(jù)的來源。Note涉及到文件及元件的相關信息。Disclaimer任何法律的放棄。Copyright任何版權信息。元件描述在 舊IS文件元件描述包含有從數(shù)據(jù)手冊中得到的元件引腳、封裝電特性等信 息。在此部分中可定義管腳到緩沖器（模型）的映射。Component256Kx16

7、 4M圖2-3 :元件描述部分Manufactuer Motorola在元件描述中舊IS需要下列部分關鍵字Package Compoent|標志元件描述的開始， 為元件定義一個唯一的名字。一般:副名稱作為元件名。minmaxR_pkg100m40m200m薦使用L_pkgManufacture 聲明元件生產(chǎn)商的名稱。Package 包括組件導線電阻、電感、電容的變化范圍，有典型值、最小值、最大值。 IBIS 需要典型值，它必須在最小值和最大值前說明。Pin 將引腳號映射到信號名和模型名上。 IBIS 需要信號注意的是： File Name 和 Compoent 的名字可以不一樣的， 但是 Fi

8、le Name 后的文件名必須是小寫，而且必須與IBIS 模型的名字完全相同。模型描述中關注的參數(shù)：注意的是 Tco 的測量是時序測量的條件： Cref ,Rref,Vref, 是芯片內(nèi)部的負載，我們在仿真參數(shù)的選擇的時候，如下圖：From Library 的選擇是考慮到了芯片的負載上的傳輸延遲， 而 ON the delay 是沒有考慮芯片內(nèi)的負載的。而我們在計算SWICH DELAY 和 settledelay 的時候，必須考慮芯片的負載。模型的內(nèi)部電路9上圖中， 左邊的電路為INPUT 電路， 后邊為驅(qū)動電路， 其中的驅(qū)動電路中， PULLUP及 PULLDOWN 的結型場效應管，不同的

9、電路模型中，可以有不同，可以是上面為 P 型 MOS ，下面是 N 型 MOS ，也可以反之。所以不同的 PULLUP 及 PULLDOWN 的電路波形 可能是反向的。典型的三態(tài)電路如下上圖是一個I /O模型，通過 Input及Enable電平變化來實現(xiàn)兩個 MOS管的導通和 截止，輸出不同電平測量V-I 曲線，三態(tài)時， IBIS 僅需要四個設定的 I-V 關系曲線，一個是下拉接通（輸出為低）的關系曲線，另一個是上拉接通（輸出為高）的關系曲線。下拉 的 I-V 關系數(shù)據(jù)以地為參考源定義為 Pulldown ，上拉的 I-V 關系數(shù)據(jù)以器件供給正電源 為參考源定義為 Pullup 。當不使能時，

10、兩管截止測量二極管的箝位特性，可以使用 POWER Clamp 和 GND Clamp 說明二極管的鉗位特性。 當信號電壓高于器件的電源電壓 時為電源鉗位POWER Clamp ， 信號電壓低于參考地時為地鉗位GND Clamp 。 而對于這四個設定I/V曲線有分別在MIN,MAX,TYP測量情況，因此 3-states有12條I/V曲線設置。Output Onlly Buffer在這種模型中，IB IS僅需要兩個設定的I-V關系曲線，即上拉MOS管導通，或下拉MOS管導通時，測量的Pull-down和Pull-up的I -V曲線，同樣它們也 MIN,MAX,TYP 測量情況，因此O utpu

11、t的模型應該有6條I/V曲線設置。這種模型需要使用C_comp說明驅(qū)動器的管芯電容。Output 模型中邏輯狀態(tài)的轉換（低到高或高到低）與下圖所示的線性斜率近似。斜 率不包括封裝影響，只包括驅(qū)動電容的影響。 Ramp 描述了兩個參數(shù)， dV/dt_r 說明上升 時間， dV/dt_f 說明下降時間。dV/dt_r - dV是信號上升沿由20%至80%的幅度范圍，dt_r是指此上升范圍所用的時 間。dV/dt_f - dV是信號下降沿由80%至20%的幅度范圍，dt_f是指此下降范圍所用的時 間。R_load -確定斜率的測試負載。對于上面的V/T曲線只有I/O,三態(tài)和 Output的模型才有，

12、而斜率的測試負載R_load一般是5 0 om,如果驅(qū)動能力差，那麼5。歐姆可能不滿足要求，那麼會加入更 大一些的電阻， 來提高驅(qū)動能力。 而對于后面提到的 Open Drain 或是 ECL 類型的 Buffers, 負載電阻和電壓是特定的。Input Buffers一個 Input 模型與其它基本IBIS 模型的區(qū)別僅在模型部分不同。 Input 有兩個 I-V 關系曲線的集合，一個是地鉗位，一個是電源鉗位。匯集的地鉗位數(shù)據(jù)指信號電壓相對于參考源地的電壓電流關系數(shù)據(jù)； 匯集的電源鉗位數(shù)據(jù)指信號電壓相對于參考源供電電源的電壓電流關系數(shù)據(jù)。僅在器件中有鉗位特性時， IBIS 需要電流輸入表建模

13、。IBIS 需要 C_comp 參數(shù)描述接收器的管芯電容。 對于所有的 Input 模型， IBIS 需要 Vin1 和Vin2參數(shù)，這兩個參數(shù)描述了緩沖器的開關閥值電壓。同 Output Buffer模型一樣也6條 I/V 曲線設置。Open Drain Buffers一個 Open Drain 模型有三個I-V 關系曲線的集合， 一個是一個是下拉接通 (輸出為低)的關系曲線( Pull-down ) , 一個是地鉗位( Gnd clamp) , 一個是電源鉗位(Power clamp), 由于 Open Drain Buffers 沒有接上拉MOS 管，所以沒有Pull-up 的 I/V

14、曲線，同樣它們也有在MIN,MAX,TYP 測量情況，所以共有9條 I/V曲線設置。上面所描述的模型都是TTL 類型的， 它們的驅(qū)動方式是行為極， 主要通過 CMOS 的導通和關斷方式來完成。而這種模型的掃描電壓范圍是Vcc到 2*Vcc.但是對于 OpenDrain Buffers 的掃描電壓范圍不是由內(nèi)部的工作電壓決定的， 而是由外加的上拉電阻的電壓 決定，所以它的掃描電壓范圍是V-ref 到 2Vref對于 Pull-up 和 Power clamp 的數(shù)據(jù)是與內(nèi)部工作電壓 Vcc 相關的 ,當 Vcc 變化時， 掃描 范圍也是隨 Vcc變化的。如下數(shù)據(jù)是很多I B I S模型中經(jīng)?？梢?/p>

15、的，如一個器件的工作 電壓為 +/-10%, 因此掃描的范圍是typminmaxtototo一般情況下，掃描電壓的范圍在 Vcc 到 2*Vcc. 但是在混合電壓的情況下，我們應該使用大的電壓值做為掃描范圍。如一個電壓為容余最大值為 5v 的 Buffer ，那它的掃描范圍 在 5v to +10v.Open Drain 器件的掃描范圍是由外接上拉電阻的電壓決定的，與內(nèi)部的工作電壓Vcc無關，掃描電壓的范圍在 Vpullup to 2*Vpullup. 同時還要注意的模型中的 Pullup 和 POWER Clamp中的電壓值Pullup和POWER Clamp中的電壓值 V是相對于電源的，即

16、 V = Vdd-V Output;而Pulldown和GND Clamp中的電壓值 V是相對于地的，即 V = Voutput。圖 表中電流 Itable 的方向，規(guī)定流入器件的方向為正，流出為負。終上所述模型的定義有模型名、模型類型、 C_comp 、 DC 參數(shù)或時序參數(shù)、 V/I 數(shù)據(jù)表 （包括 Pullup 、 Pulldown 、 POWER Clamp 和 GND Clamp） 、 Ramp 數(shù)據(jù)表（包括測試的溫度范圍、電壓范圍、dV/dt,以及參考負載 R_load）和V/t數(shù)據(jù)表（通常給出 4個Waveform數(shù) 據(jù)表，即參考電壓為供電電源時的 Rising Waveform

17、 和 falling Waveform 數(shù)據(jù)，以及參考電 壓為地電平時地Rising Waveform 和 falling Wavefor ， 同時每個數(shù)據(jù)表還常常給出了參考負載R_fixture 5 ）等信息。模型類型可以是Output ， Input ， 3-state， Output-Ecl 以及 Open-drain等 I/O 屬性。 模型類型的 I/O 屬性不同， 對 DC 參數(shù)或時序參數(shù)以及數(shù)據(jù)表要求的內(nèi)容也不同。以模型類型是Input 為列，只需要DC 參數(shù) Vinh 和 Vinl 值，以及 V/I 數(shù)據(jù)表的 POWERClamp 和 GND Clamp 數(shù)據(jù)。而模型I/O 類型

18、，除 DC 參數(shù) Vinh 和 Vinl ，還需要時序參數(shù)Vmeas， Rref ， Cref 和 Vref ，以及完整的V/I 數(shù)據(jù)表、 Ramp 數(shù)據(jù)和 V/t 數(shù)據(jù)表等信息。需要說明的是， 對于 Output 類型的模型， 該部分中時序參數(shù)Vmeas， Rref ， Cref 和 Vref是必須的，而Vinh 和 Vinl 不要求。我們可以舉列對上面的模型電路進行進一步解釋： 下面模型的波形是上研所提供， 模型 文件名為如圖所示,分別抽取的模型名為輸出模型OUTB ，和輸入模型輸入 INGPULLUP 波形如下：PULLUP和POWER GLAMP時，記住在分析電路的驅(qū)動電壓時，Vout

19、=Vcc-Vtable,所以上圖對應的 -3 。 3V ，在實際電路中，應為6 。 6V 左右，電壓應反向分析。而且模型中一定會提供電源電壓Vcc, 的值， 理論上 PULLUP 的掃描電壓應是-Vcc 到 2Vcc, 但不排除，有些模型的電壓范圍沒有完全包涵， 或超過掃描范圍。 上面的就是電壓范圍不夠。 但是在這個范圍內(nèi)取樣點足夠也是可以的。上面的曲線，我們可以看出在對應的時，電流最大，當正向電壓逐漸降低時，電流減小，所以可以判定，上拉的MOS管為典型N型MOS管正向電壓導通。電流為正。下 面 是 對 應 的 PULL DOWN 的 波 形：OLJTB Mw OLFTB Fi4B4&

20、WftOl_Tre Typ FuJdc: w±i從上面的波形，我們可以看到，導通后，當電壓為-3。3v時，對應的電流為最大，當負向電壓減小時，電流值減小，所以是很明顯的P型MOS管福向電壓導通，電流方向為負。PULL UP及PULL DOWN對應的波形狀況， 取決于不同類型的 MOS管，這里沒有一 個固定的規(guī)律可尋。下面是輸入模型對應的 POWER GLAMP和GND GLAMPPOWER GLAMPPOWER GLAMP的時候，兩個 MOS管截止，輸入電壓高于電源電壓，產(chǎn)生電源嵌位。同樣的電壓分析，要反向分析。圖上電壓 -3。3V對應實際電壓為 6。6V,當外接電壓為最 大6。6V

21、時高于電源電壓，上面的二極管正向?qū)?，電流流向由高電勢向低電勢，電流?進為正。當電壓減小時， 與電源電壓的差值減小，電流越小，是很典型的二級管正向?qū)ㄌ匦?。GND GLAMP可以看到當GND GLAMP時，外接電壓小于地電平的時候，下面的二極管正向?qū)?，?地電壓越小，從地電平向外流的電流越大，因此方向為負。當電平高于地電位后，二極管截止，電流趨向為零。對于V-I曲線，我們分析的就是 MOS管和二極管的特性，當你分析 PULL UP和PULL DOWN的時候，要分清的是接的什麼類型的 MOS管，P型和N型是正好反向的。而POWER GLAMP和GND GLAMP的波形是有規(guī)律的，因為兩個二極

22、管的連接方式是固定的。POWER GLAMP 單調(diào)遞減，GND GLAMP單調(diào)遞增?？赡苡行┠Ｐ偷牟ㄐ尾皇翘?，但嵌位的特性是不變的。（ 四）模型的檢查IBIS 模型文件中基本問題的檢查模型文件整理中的最基本的問題如下：1）“tab”轉“space”。仿真時，CADENCE要將標準的 舊IS模型文件（.ibs文件）轉化.dml 文件格式，由于 CADENCE又.ibs文件中字符串之間的間隔只認識“space”形式的，對于tab 形式的，在轉化時將出錯5 。所以整理模型的第一步工作是將整個文件作一次由“tab” -space”的轉化，以排除.ibs文件中可能出現(xiàn)的tab”形式的空格。推薦的文本編

23、輯軟 件為 UltraEdit32 。2）物理量單位的檢查。IBIS 標準支持國際單位制，支持十進制記數(shù)法和科學記數(shù)法。注意電阻的單位符號是用ohms表示的，另外科用 u代替。文件頭部分的檢查主要是檢查由關鍵詞File name定義的文件名是否與存在磁盤中的模型文件名一致，若不一致， CADENCE 轉化此模型時會報錯。 另外此文件名的首字母不能大寫 （磁盤中的文件 名無所謂） ，否則也會報錯的。封裝描述部分的修改主要是修改由 Component 定義的器件名，使之與原理圖庫中由 default_signal_model 定 義的內(nèi)容一樣；R_pkg、L_pkg或C_pkg的取值范圍是否按“t

24、yp", "min"和"max”的順 序排放，如表2 所示。文件中其它各處的物理量或數(shù)據(jù)的“typ”，“min”和“ max”數(shù)據(jù)也應按上述順序排放，否則要予以調(diào)整，下面不再贅述。需要注意的是， “min”和“ max”的值可以缺省，用 NA 表示，但“ typ”值是必須的。4.44.5 管腳描述部分的檢查檢查文件中PIN的定義是否與datasheet一樣，檢查同類 pin是否被定義為同一模型名。而來的，其中某些 pin的信號的命名與實際不符，少數(shù)幾個 pin的所屬模型名有出入。4.64.7 模型類型描述部分的檢查主要是檢查模型檢查 DC參數(shù)或時序仿真參

25、數(shù)、電壓范圍、溫度范圍以及各數(shù)據(jù)表是否 正確或異常。下面分述之。DC參數(shù)或時序仿真參數(shù)的檢查對于Input類屬性的模型，DC參數(shù)Vinh和Vinl是必須的，若文件中缺失，應該補上， 它們的值可分別由 datasheet提供的Vinhmin和Vinl max得到。如表4所示的INP模型。對于Output類屬性的模型，時序參數(shù)Vmeas, Rref, Cref和Vref是必須的，若缺失，應補上。其中，Vmeas輸出電壓測量參考值；Rref 測試電路的負載電阻；Cref 測試電路的負載電容；Vref測試電路的負載參考電壓上述參數(shù)也可從 datasheet中關于AC特性表格的負載條件上查到，有時這些參

26、數(shù)只在AC特性表格下面的 Notes中說明，因此需要仔細閱讀datasheet;有時Rref, Cref和Vref也可以從測試電路中獲得，圖 3和圖4所示是兩種比較典型的測試電路。由圖3可知：Cref=30pF, Vref = 0V,由于測試電路中沒有電阻，可認為是高阻，故 Rref=1M Q。由圖4可知：Rref=50Q, Vref=,由于電路中沒有電容，故 Cref=0pF。00)一般而言，Vmeas的典型值為 Vdd/2,當無法從物的 datasheet上查到確定的 Vmeas 時，可將Vmeas的值設為Vdd/2進行仿真，不過，僅小疏尋十，本文作者不推薦這么做。V =檢查電壓范圍、溫度

27、范圍的檢查圖4典型測試電路2IBIS模型文件給出的測試電壓及溫度范圍有時與datasheet中的不一樣，這時需要根據(jù)datasheet予 以更正。檢查數(shù)據(jù)表的檢查主要是檢查 V/I 數(shù)據(jù)表，即Pullup、Pulldown、POWER Clamp和GND Clamp數(shù)據(jù) 表，Ramp數(shù)據(jù)表，以及 V/t數(shù)據(jù)表中數(shù)據(jù)的合理性。Pullup和POWER Clamp中的電壓值 Vtable 是相對于電源的，即 Vtable= VDD-VOutput；而 Pulldown和GND Clamp中的電壓值 Vtable是相對于地的，即 Vtable=VOutput。表中電流Itable 的方向，規(guī)定流入器

28、件的方向為正，流出為負。通常，V/I數(shù)據(jù)要求單調(diào)，具體辦法有三中：一是在模型文件中直接檢查數(shù)據(jù)；二是借助CADENCE 的SPECCTRAQuest通過觀察 V/I曲線來實現(xiàn)；三是禾U用SPECCTRAQuest轉化.ibs文件為.dml文件時，閱讀轉化信息的 message文件，該文件的“warning”會指出非單 調(diào)點。在初步的模型檢查中，大多采用第一種方法，若發(fā)現(xiàn)有異常的數(shù)據(jù)，則一般根據(jù)物理規(guī)律加以修改，或去掉。V/I數(shù)據(jù)的非單調(diào)點一般不會影響.dml文件的成功轉化和仿真，但是在仿真時模型不收斂或穩(wěn)態(tài)電壓值不正常時，才需要認真地檢查和推敲非單調(diào)點。V/t數(shù)據(jù)表可以使仿真時上升和下降波形更

29、加準確，其出現(xiàn)應該成對5,即RisingWaveform和Falling Waveform在文件中成對出現(xiàn)。一般應特別注意它的時間起點是否從0開始，否則進行.dml轉化時會出錯。V/t數(shù)據(jù)也會影響穩(wěn)態(tài)電壓值的。Ramp數(shù)據(jù)表是必V/t數(shù)據(jù)表在文件中可以刪掉，不過作為描述上升沿和下降沿特性的 須有的。V/t數(shù)據(jù)表更準確些。模型格式的轉化CADENCE 仿真用的 IBIS 模型是 CADENCE 專用的 .dml 文件格式，因此需要將標準的.ibs文件轉化為.dml文件，具體辦法可以采用如下步驟：進入 SPECCTRAQuest環(huán)境f點 擊按鈕 LIB ,進入 signal analysis li

30、brary browser 窗口-點擊按鈕 Ttranslate 點擊按鈕 ibis2signoise ，進入文件選擇窗口選擇要轉化的 .ibs文件-選擇保存.dml文件的目錄和 文件名點擊按鈕 ok。轉化結束后，SPECCTRAQues還會提供一個 message文件，說明該IBIS 模型中的一些問題。 Error 是一定需要修改的，而warning 中的大部分是可忽略的，但有些是需要修改的。在仿真過程中發(fā)現(xiàn)模型有問題時，可仔細分析warning ，從中可得到很多幫助。模型收斂性的驗證需要利用該模型進行仿真，具體的仿真步驟可以參考 CADENCE 的 help 文件。在仿真時， 經(jīng)常會出現(xiàn)不

31、收斂的情況，原因有很多，這時應該首先根據(jù)提示，打開工程下的 tlsim 文件，查看是在DC 階段還是 transient 階段出的錯，如在DC 階段，可檢查V/I數(shù)據(jù)表中各組數(shù)據(jù)以及V/t 數(shù)據(jù)有無異常，該有的直流偏置有沒有加；如在transient 階段，還可嘗試通過修改仿真的分辨率、匹配電阻的大小、傳輸線的長度等來解決。穩(wěn)態(tài)電壓值的檢查也需要進行仿真。 一般在 typical 時， 穩(wěn)態(tài)電壓值應為接近VDDtyp ， fast時接近 VDdmax ， slow 時接近 VDdmin 。 穩(wěn)態(tài)電壓值偏離正常值一般是V/I 數(shù)據(jù)表中各組數(shù)據(jù)以及V/t數(shù)據(jù)的異常造成的。這時需要針對 messag

32、e文件提供的warning信息，逐個檢查，修改和去掉異常數(shù)據(jù)。有時刪掉部分或全部V/t 數(shù)據(jù)可以立竿見影地解決上述問題，不過代價是仿真波形的精確性受影響。正常的 V-T 曲線舉列：我們看到上升和下降曲線，在一段時間后，電壓會收斂在一個值附近。下面是一個不收斂的模型舉例：另一方面是模型中的數(shù)據(jù)問題，由于V/I 和 V/T 曲線的非單調(diào)性或者數(shù)據(jù)的錯誤，造成仿真器不收斂， 不同的仿真器對非單調(diào)性的允許程度不同。 在分析過程中若出現(xiàn)仿真器不收斂，應該檢查模型的 V/I 和 V/T 曲線的非單調(diào)性，在無法獲得更好的模型的情況下，可以采用屏蔽數(shù)據(jù)錯誤或非單調(diào)的曲線部分的方法，以得到參考的仿真結果。例如，

33、我們曾對 MPC860 的時鐘網(wǎng)絡進行信號完整性分析時就遇到不收斂問題。網(wǎng)絡的電路示意如下：圖11: MPC860的時鐘網(wǎng)絡示意圖MPC860的 時鐘通過一個串阻驅(qū)動兩片 SDRAM KM416S4030 和一片 FPGAFLEX10K30E 。完成PCB布線后，該網(wǎng)絡的拓撲如圖12。在做分析時仿真器報告如圖13的不收斂錯誤。分析MPC860時鐘860CLK的模型，發(fā)現(xiàn)該模型的上升沿和下降沿的V/T曲線存在嚴重的非單調(diào)性和數(shù)據(jù)錯誤。上升沿和下降沿的V/T曲線分別見圖14、圖15。圖12: MPC860的時鐘網(wǎng)絡拓撲圖13:不收斂錯誤報告Time ns圖14:原860CLK的上升沿 V/T曲線&

34、gt;r蜀1nA0 0.1 0.2 0 3 ill 0.5 0.6 0.7 0.8 0,9 1 11 12 13 14 1.5 1,6 17 1.8Time nsJI圖15: 原860CLK下降沿V/T曲線從圖14、圖15顯而易見原860CLK的上升沿和下降沿 V/T曲線存在問題。 由于無法 獲得更準確的模型。我們采取將上升沿和下降沿 V/T曲線屏蔽掉的措施。得到50MHz時鐘 的仿真結果如圖16。3213030100110120Time ns0圖16:仿真結果使用TEK TDS3032 300M S 示波器在實際在 PCB板上測得的波形讀入仿真的SigWave中的效果見圖17。將仿真波形與實

35、測的波形疊加比較效果見圖18。由圖可見，定性的來說，仿真波形與實測波形比較接近，仿真結果具有參考價值。兩種結果存在一些偏差，造成偏差的原因可能來自三個方面：一是，模型本身的準確度不夠，模型的上升沿和下降沿V/T曲線被屏蔽掉，影響仿真結果。 二是，示波器的帶寬不夠，存在測量誤差。三是，示波器的探頭阻抗 失配，造成測量誤差。EdJ&DisQh10加3D40Time ns圖17:實測的波形讀入仿真的SigWave中的效果0203140Time 同圖18:將仿真波形與實測的波形疊加比較效果五.連接器與過孔的模型卜面是連接器模型的等效電路圖：連接器的單線模型等效電路:連接器的多線等效電路：如何從

36、連接器的 SPICE CONNETOR 模型產(chǎn)生 DML 文件：12改變和編輯SPICE 模型34 從 SQ/SIGXP 中增加一個新的庫56 從一個已經(jīng)存在的 E-SPICE模型中CLONG 一個SPICE模型78 編輯這個庫文件的DML 文件910 改變一些文件的屬性：模型的名字， PIN 的連接關系，去掉子電路中多余的 ENDS1112 在SQ/SIGXP中檢測這個ESPICE模型。仿真實例分析12 LVDS 差分線和單端匹配的分析34系統(tǒng)仿真的分析56同步時序的分析LVDS 差分線的分析LVDS 基本知識LVDS 是 Low Voltage Differential Signal 的縮寫， 即用非常低的電壓擺幅在兩條 PCB 線或平衡電纜上通過差分傳送數(shù)據(jù)。不同的芯片其電壓擺幅大小可能會有些微小差別，但其電壓擺