計算機組成原理重點整理考試必備

1、1 .若浮點數(shù)x的754標(biāo)準(zhǔn)存儲格式為()16 ,求其浮點數(shù)的十進制數(shù)值。 解：將16進制數(shù)展開后，可得二制數(shù)格式為0 100 00010011 0110 0000 0000 0000 0000S階碼(8位)尾數(shù)(23位)指數(shù) e=階碼-127=1111=00000011=(3)10包括隱藏位1的尾數(shù)=0110 0000 0000 0000 0000=于是有x=(- 1)SX x 2e=+x 23=+= 102. 將數(shù)10轉(zhuǎn)換成754標(biāo)準(zhǔn)的32位浮點數(shù)的二進制存儲格式。解：首先分別將整數(shù)和分?jǐn)?shù)部分轉(zhuǎn)換成二進制數(shù)：然后移動小數(shù)點，使其在第1, 2位之間=X2 4e=4于是得到：S=0, E=4+

2、127=131, M=0最后得到32位浮點數(shù)的二進制存儲格式為：000000=(41A4c000) 16x,真值表示為(非IEEE754標(biāo)準(zhǔn))：x = (-1)sXX23. 假設(shè)由SEM三個域組成的一個 32位二進制字所表示的非零規(guī)格化浮點數(shù) 問：它所表示的規(guī)格化的最大正數(shù)、最小正數(shù)、最大負(fù)數(shù)、最小負(fù)數(shù)是多少？(1) 最大正數(shù)0 1111 1111 111 1111 1111 1111 1111 1111x =1 +(1 - 223) X2 127(2)最小正數(shù)000 000 000000 000 000 000 000 000 000 00x = X 2 -128(3)最小負(fù)數(shù)111 111

3、 111111 111 111 111 111 111 111 11x = - 1 +(1 - 2 23) X2 127(4)最大負(fù)數(shù)100 000 000000 000 000 000 000 000 000 00Y、 -128X = X 24.用源碼陣列乘法器、補碼陣列乘法器分別計算xXy。(1) x=11000 y=11111 (2) x=-01011 y=11001(1)原碼陣列x = , y =符號位：x 0® yo = 0 ® 1 = 1x原=11011, y 原=111111 1 0 1 1* 1 1 1 1 111 0 1 11 1 0 1 11 1 0 1

4、 11 1 0 1 11 1 0 1 11 1 0 1 0 0 0 1 0 1 Ix*y原=1 , 11 0100 0101帶求補器的補碼陣列x補=0 11011, y 補=1 00001乘積符號位單獨運算 01=1尾數(shù)部分算前求補輸出I1X0L11011 , y = 11111* 1 1 1 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 0 0 0 1 0 1IXX Y=(2)原碼陣列x = , y =符號位：x 0® y0 = 1 ® 1 = 0x補=11111, y 補=110111 1 1 1 1*1

5、 1 0 1 11 1 1 1 11 1 1 1 10 0 0 0 01 1 1 1 11 1 1 1 11 1 0 1 0 0 0 1 0 1x*y 補=0,11010,00101帶求補器的補碼陣列x補=1 00001, y 補=1 00101乘積符號位單獨運算11=0尾數(shù)部分算前求補輸出IX = 11111 , y = 110111 1 1 1 1*1 1 0 1 11 1 1 1 11 1 1 1 1 0 0 0 0 01 1 1 1 11 1 1 1 1 1 1 0 1 0 0 0 1 0 1XX Y=5. 計算浮點數(shù)x+y、x-yx = 2 -101*, y = 2 -100*x浮=

6、11011,y浮=11100,Ex-Ey= 11011+00100 = 11111x浮=11100,(0) x+y 11. 1 1 01 01 + 00. 0 1 0 1 1規(guī)格化處理：階碼11010x+y= *26x-y1 1 0 1 0 1+ 1 0 1 0 1 0 1 1 1 1 1 1規(guī)格化處理： 階碼 11100x-y=*246. 設(shè)過程段Si所需的時間為。i,緩沖寄存器的延時為。i,線性流水線的時鐘周期定義為T = max T i + T l = T m+ T l流水線處理的頻率為 f = 1/ °。一個具有k級過程段的流水線處理n個任務(wù)需要的時鐘周期數(shù)為Tk=k+(n

7、1),所需要的時間為：T = Tk x T而同時，順序完成的時間為：T= nXkXpk級線性流水線的加速比：*Ck = TL = n kTk k +(n 1)內(nèi)部存儲器*閃存：高性能、低功耗、高可靠性以及移動性編程操作：實際上是寫操作。所有存儲元的原始狀態(tài)均處“1”狀態(tài)，這是因為擦除操作時控制柵不加正電壓。編程操作的目的是為存儲元的浮空柵補充電子，從而使存儲元改寫成“ 0”狀態(tài)。如果某存儲元仍保持“ 1”狀態(tài)，則控制柵就不加正電壓。如圖 (a)表示編程操作日存儲元寫0、寫1的情況。實際上編程時只寫0,不寫1,因為存儲元擦除后原始狀態(tài)全為1。要寫0,就是要在控制柵 C上加正電壓。一旦存儲元被編程

8、，存儲的數(shù)據(jù)可保持100年之久而無需外電源。讀取操作：控制柵加上正電壓。浮空柵上的負(fù)電荷量將決定是否可以開啟MOS!體管。如果存儲元原存1,可認(rèn)為浮空柵不帶負(fù)電，控制柵上的正電壓足以開啟晶體管。如果存儲元原存0,可認(rèn)為浮空柵帶負(fù)電，控制柵上的正電壓不足以克服浮動?xùn)派系呢?fù)電量，晶體管不能開啟導(dǎo)通。當(dāng)MOS!體管開啟導(dǎo)通時，電源VD提供從漏極D到源極S的電流。讀出電路檢測到有電流，表示存儲元中存1,若讀出電路檢測到無電流，表示存儲元中存0,如圖(b)所示。擦除操作：所有的存儲元中浮空柵上的負(fù)電荷要全部漠放出去。為此晶體管源極S加上正電壓，這與編程操作正好相反，見圖 (c)所示。源極S上的正電壓吸收

9、浮空柵中的電子，從而使全部存儲元變成1狀態(tài)。*cache：設(shè)存儲器容量為 32字，字長64位，模塊數(shù) m=4分別用順序方式和交叉方式進行組織。存儲周期T=200ns,數(shù)據(jù)總線寬度為 64位，總線傳送周期=50ns。若連續(xù)t出4個字，問順序存儲器和交叉存儲器的帶寬各是多少？解：順序存儲器和交叉存儲器連續(xù)讀出m=4個字的信息總量都是：q=64bx 4=256b順序存儲器和交叉存儲器連續(xù)讀出4個字所需的時間分別是：t2=mT=4X 200ns=800ns=8X 10 -7st1=T+(m- 1)=200ns+350ns=350ns=35X 10 -7s順序存儲器和交叉存儲器的帶寬分別是：W2=q/t

10、2=256b+ (8X10 -7)s=320Mb/sW1=q/t1=256b+ (35 x 10 -7)s=730Mb/s*CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns,主存存取周期為 250ns,求cache/主存系統(tǒng)的效率和平均訪問時間。解：h=Nc/ (Nc+Nm =1900/(1900+100)=r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5) x =%ta=tc/e=50ns/=60ns*存儲器：已知某64位機主存采用半導(dǎo)體存儲器，其地址碼為 26位，若使用256K

11、x 16位的DRAM&片組成該機所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式，問：(1)每個模塊板為1024Kx 64位，共需幾個模塊板？(2)個模塊板內(nèi)共有多少 DRA好片？(3)主存共需多少 DRA就片？ CPU如何選擇各模塊板?2664個模塊(2)220 *64 16 210* 28 *16每個模塊要16個DRAM&片(3)64*16 = 1024 塊由高位地址選模塊*用16Kx 8位的DRAM&片組成64Kx 32位存儲器，要求：(1)畫出該存儲器的組成邏輯框圖。(2)設(shè)存儲器讀/寫周期為S, CPU在1內(nèi)至少要訪問一次。試問采用哪種刷新方式比較合理？兩次刷新的最

12、大時間間隔是多少？對全部存儲單元刷新一遍所需的實際刷新時間是多少？解：(1)根據(jù)題意，存儲總?cè)萘繛?64KB,故地址總線需16位?，F(xiàn)使用16K*8位DRA城片，共需16片。芯片本身地址線占 14位，所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法 來組成整個存儲器，其組成邏輯圖如圖所示，其中使用一片2: 4譯碼器。(2)根據(jù)已知條件，CPU在1us內(nèi)至少訪存一次，而整個存儲器的平均讀 /寫周期為，如果采用集中刷新，有 64us的死時間，肯定不行如果采用分散刷新，則每 1us只能 訪存一次，也不行所以采用異步式刷新方式。假定 16K*1位的DRA就片用128*128矩陣存儲元構(gòu)成，刷新時只對 128行進行異

13、步方式刷新，則刷新間隔為 2ms/128 =,可 取刷新信號周期15us。刷新一遍所用時間=15usX128 =指令系統(tǒng)*某計算機字長16位，主存容量為64K字，采用單字長單地址指令，共有40條指令，試采用直接、立即、變址、相對四種尋址方式設(shè)計指令格式。解：40條指令需占用操作碼字段(OP 6位，這樣指令余下長度為 10位。為了覆蓋主存 640K字的地 址空間，設(shè)尋址模式(X) 2位，形式地址(D) 8位，其指令格式如下：尋址模式定義如下:X= 0 0直接尋址 有效地址E=D (直接尋址為256個存儲單元)X= 0 1立即尋址D字段為操作數(shù)X= 1 0 變址尋址 有效地址 E= (RX) +

14、D (可尋址 64K個存儲單元)X= 1 1 相對尋址 有效地址 E= (PQ +D (可尋址64K個存儲單元)其中RX為變址寄存器(16位)，PC為程序計數(shù)器(16位)，在變址和相對尋址時，位移量D可正可負(fù)。四、CPU* 微指令：直接表示法特點：這種方法結(jié)構(gòu)簡單，并行性強，操作速度快，但是微指令字太長，若微命令的總數(shù)為N個，則微指令字的操作控制字段就要有N位。另外，在N個微命令中，有許多是互斥的，不允許并行操作，將它們安排在一條微指令中是毫無意義的，只會使信息的利用率下降。* 編碼表示法特點：可以避免互斥，使指令字大大縮短，但增加了譯碼電路，使微程序的執(zhí)行速度減慢* 編碼注意幾點：字段編碼法

15、中操作控制字段并非是任意的，必須要遵循如下的原則：把互斥性的微命令分在同一段內(nèi)，兼容性的微命令分在不同段內(nèi)。這樣不僅有助于提高信息的利用率，縮短微指令字長，而且有助于充分利用硬件所具有的并行性， 加快執(zhí)行的速度。應(yīng)與數(shù)據(jù)通路結(jié)構(gòu)相適應(yīng)。每個小段中包含的信息位不能太多，否則將增加譯碼線路的復(fù)雜性和譯碼時間。一般每個小段還要留出一個狀態(tài)，表示本字段不發(fā)出任何微命令。因此當(dāng)某字段的長度為三位時，最多只能表示七個互斥的微命令，通常用000表示不操作。* 水平型微指令和垂直型微指令的比較(1)水平型微指令并行操作能力強，效率高，靈活性強，垂直型微指令則較差。(2)水平型微指令執(zhí)行一條指令的時間短，垂直型

16、微指令執(zhí)行時間長。(3)由水平型微指令解釋指令的微程序，有微指令字較長而微程序短的特點。垂直型微指令則相反。(4)水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說，比較容易掌握。* 微地址寄存器有 6位(wA5-wA0),當(dāng)需要修改其內(nèi)容時，可通過某一位觸發(fā)器的強置端S將其置“1”?，F(xiàn)有三種情況：(1)執(zhí)行“取指”微指令后，微程序按IR的OP字段(IR3-IR0)進彳T 16路分支；(2)執(zhí)行條件轉(zhuǎn)移指令微程序時，按進位標(biāo)志C的狀態(tài)進行2路分支；(3)執(zhí)行控制臺指令微程序時，按 IR4, IR5的狀態(tài)進行4路分支。請按多路轉(zhuǎn)移方法設(shè)計微地址轉(zhuǎn)移邏輯。答：按所給設(shè)計條件，微程序有

17、三種判別測試，分別為 P1, P2, P3。由于修改wA5- wA0內(nèi)容具有很大靈活性，現(xiàn)分配如下：(1)用 P1 和 IR3-IR0 修改 A3- pA0;(2)用P2和C修改.A0;用P3和IR5, IR4修改A5,科A4另外還要考慮時間因素T4(假設(shè)CPU周期最后一個節(jié)拍脈沖)，故轉(zhuǎn)移邏輯表達式如下：A5=P3 IR5 - T4A4=P3 IR4 - T4A3=P1- IR3 - T4A2=P1- IR2 - T4A1=P1- IR1 - T4A0=P1- IR0 - T4+P2- C- T4由于從觸發(fā)器強置端修改，故前5個表達式可用“與非”門實現(xiàn)，最后一個用“與或非”門實現(xiàn)。*某機有8

18、條微指令I(lǐng)1-I8 ,每條微指令所包含的微命令控制信號如下表所示。a-j分別對應(yīng)10種不同性質(zhì)的微命令信號。假設(shè)一條微指令的控制字段為8位，請安排微指令的控制字段格式。解：經(jīng)分析，(d,i,j )和(e, f, h )可分別組成兩個小組或兩個字段，然后進行譯碼，可得六個微命令信號，剩下的a, b, c, g四個微命令信號可進行直接控制，其整個控制字段組成如下：* * * * * * *a b c g 01d01e10i 10f 11j 11 h* 流水線 (IF Instruction Fetch 取指 ID Instruction Decode指令譯碼 EX Execution 執(zhí)行 WB

19、結(jié)果寫回)* 今有4級流水線分別完成取值、指令譯碼并取數(shù)、運算、送結(jié)果四步操作，今假設(shè)完成各步操作的時間依次為100ns,100ns,80ns,50ns 。請問：(1)流水線的操作周期應(yīng)設(shè)計為多少？(2)若相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第二條指令要推遲多少時間進行。(3)如果在硬件設(shè)計上加以改進，至少需推遲多少時間？解：(1)流水線的操作周期應(yīng)按各步操作的最大時間來考慮，即流水線時鐘周期性伸乂 , 100ns(2)遇到數(shù)據(jù)相關(guān)時，就停頓第 2條指令的執(zhí)行，直到前面指令的結(jié)果已經(jīng)產(chǎn)生，因此至少需要延遲2個時鐘周期。(3)如果在硬件設(shè)計上加以改進，如采用專用通路技術(shù)，就可使

20、流水線不發(fā)生停頓。五、總線總線定義：總線是構(gòu)成計算機系統(tǒng)的互聯(lián)機構(gòu)，是多個系統(tǒng)功能部件之間進行數(shù)據(jù)傳送的公共通路。借助于總線連接，計算機在各系統(tǒng)功能部件之間實現(xiàn)地址、 數(shù)據(jù)和控制信息的交換，并在爭用資源的基礎(chǔ)上進行工作?？偩€分類： 內(nèi)部總線：CPU內(nèi)部連接各寄存器及運算器部件之間的總線。系統(tǒng)總線：CPU和計算機系統(tǒng)中其他高速功能部件相互連接的總線。I/O總線：CPU和中低速I/O設(shè)備相互連接的總線?？偩€特性： 物理特性：總線的物理連接方式（根數(shù)、插頭、插座形狀、引腳排列方式等）。功能特性：每根線的功能。電氣特性：每根線上信號的傳遞方向及有效電平范圍。時間特性：規(guī)定了每根總線在什么時間有效。總線

21、帶寬：總線帶寬定義為總線本身所能達到的最高傳輸速率，它是衡量總線性能的重要指標(biāo)。cpu北橋pci南橋isa之間相互連通通過橋CPU總線、系統(tǒng)總線和高速總線彼此相連。橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路。多總線結(jié)構(gòu)體現(xiàn)了高速、中速、低速設(shè)備連接到不同的總線上同時進行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。整個總線分為：數(shù)據(jù)傳送總線：由地址線、數(shù)據(jù)線、控制線組成。其結(jié)構(gòu)與簡單總線相似，但一般是32條地址線，32或64條數(shù)據(jù)線。為了減少布線，64位數(shù)據(jù)的低32位數(shù)據(jù)線常常和地址線采用多路復(fù)用方式。仲裁總線：包括總線請求線和總線授權(quán)線。中斷和同步總線：用于處理帶

22、優(yōu)先級的中斷操作，包括中斷請求線和中斷認(rèn)可線。公用線：包括時鐘信號線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時序信號線等。接口的典型功能：控制、緩沖、狀態(tài)、轉(zhuǎn)換、整理、程序中斷。總線的傳輸過程：串行傳送：使用一條傳輸線，采用脈沖傳送。主要優(yōu)點是只需要一條傳輸線，這一點對長距離傳輸顯得特別重要，不管傳送的數(shù)據(jù)量有多少，只需要 一條傳輸線，成本比較低廉。缺點就是速度慢。并行傳送：每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送。分時傳送：總線復(fù)用或是共享總線的部件分時使用總線。* 總線的信息傳送過程：請求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回?？偩€數(shù)據(jù)傳送模式：讀、寫操作：讀操作是由從方到主方的數(shù)據(jù)

23、傳送；寫操作是由主方到從方的數(shù)據(jù)傳送。塊傳送操作：只需給出塊的起始地址，然后對固定塊長度的數(shù)據(jù)一個接一個地讀出或?qū)懭?。對于CPU （主方）存儲器（從方）而言的塊傳送，常稱為猝發(fā)式傳送，其塊長一般固定為數(shù)據(jù)線寬度（存儲器字長）的4倍。寫后讀、讀修改寫操作：這是兩種組合操作。只給出地址一次（表示同一地址），或進行先寫后讀操作，或進行先讀后寫操作。廣播、廣集操作：一般而言，數(shù)據(jù)傳送只在一個主方和一個從方之間進行。但有的總線允許一個主方對多個從方進行寫操作，這種操作稱為廣播。與廣播相反的操作稱為廣集，它將選定的多個從方數(shù)據(jù)在總線上完成AND或ORB作，用以檢測多個中斷源。菊花鏈方式優(yōu)先級判決邏輯電路圖

24、獨立請求方式優(yōu)先級判別邏輯電路圖* 橋：在PCI總線體系結(jié)構(gòu)中有三種橋。其中HOSTW又是PCI總線控制器，含有中央仲裁器。橋起著重要的作用，它連接兩條總線，使彼此間相互通信。橋又是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設(shè)備都能看到同樣的一份地址表。橋本身的結(jié)構(gòu)可以十分簡單，如只有信號緩沖能力和信號電平轉(zhuǎn)換邏輯，也可以相當(dāng)復(fù)雜，如有規(guī)程轉(zhuǎn)換、數(shù)據(jù)快存、裝拆數(shù)據(jù)等。* （1）某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz總線帶寬是多少？（2）如果一個總線周期中并行傳送64位數(shù)

25、據(jù)，總線時鐘頻率升為66MHz總線帶寬是多少？解：（1）設(shè)總線帶寬用 Dr表示，總線時鐘周期用 T=1/f表示，一個總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得Dr=D/T=DX （ 1/T） =DX f=4B X 33X 10 6/s=132MB/s（2） 64位=8BDr=DX f=8B X 66X 10 6/s=528MB/s*總線的一次信息傳送過程大致分哪幾個階段？若采用同步定時協(xié)議，請畫出 讀數(shù)據(jù)的同步時序圖。總線的一次信息傳送過程，大致可分為：請求總線，總線仲裁，尋址，信息傳送，狀態(tài)返回?？偩€時鐘 _II_II_I 一 一啟動信號I 讀命令I(lǐng) 地址線d址,數(shù)據(jù)線認(rèn)可 20. 70*8

26、 = 560MHz/s* 總線仲裁：按照總線仲裁電路的位置不同，仲裁方式分為集中式和分布式兩種。集中式仲裁有三種：鏈?zhǔn)讲樵兎绞剑弘x中央仲裁器最近的設(shè)備具有最高優(yōu)先權(quán)，離總線控制器越遠(yuǎn)，優(yōu)先權(quán)越低。優(yōu)點：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴充設(shè)備。缺點：是對詢問鏈的電路故障很敏感，優(yōu)先級固定。計數(shù)器定時查詢方式：總線上的任一設(shè)備要求使用總線時，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號以后，在BS線為“0”的情況下讓計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設(shè)備。每個設(shè)備接口都有一個設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計數(shù)值與請求總線的設(shè)備地址相一致時，該設(shè)備置“

27、1” BS線，獲得了總線使用權(quán)，此時中止計數(shù)查詢。每次計數(shù)可以從“0”開始，也可以從中止點開發(fā)始。如果從“0”開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤?，?yōu)先級的順序是固定的。如果從中止點開始，則每個設(shè)備使用總線的優(yōu)級相等?？煞奖愕母淖儍?yōu)先級。獨立請求 方式：每一個共享總線的設(shè)備均有一對總線請求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線時，便發(fā)出該設(shè)備的請求信號?？偩€仲裁器中有一個排隊電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個設(shè)備的請求，給設(shè)備以授權(quán)信號BGio獨立請求方式的優(yōu)點是響應(yīng)時間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費的時間少，用不著一個設(shè)備接一個設(shè)備地查詢。其次，對優(yōu)先次序的控制相當(dāng)靈活。它

28、可以預(yù)先固定，例如BR0優(yōu)先級最高，BR1次之BRn最低；也可以通過程序來改變優(yōu)先次序；還可以用屏蔽(禁止)某個請求的辦法，不響應(yīng)來自無效設(shè)備的請求。因此當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨立請求方式。優(yōu)點是響應(yīng)時間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費的時間少。對優(yōu)先次序的控制也是相當(dāng)靈活的。分布式仲裁：不需要中央仲裁器，而是多個仲裁器競爭使用總線。當(dāng)它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到 的號與自己的號進行比較。如果仲裁總線上的號大，則它的總線請求不予響應(yīng)，并撤消它的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先 級仲裁策略為基礎(chǔ)。* 總線

29、仲裁某CPU采用集中式仲裁方式，使用獨立請求與菊花鏈查詢相結(jié)合的二維總線控制結(jié)構(gòu)。每一對請求線BRi和授權(quán)線BGi組成一對菊花鏈查詢電路。每一根請求線可以被若干個傳輸速率接近的設(shè)備共享。 當(dāng)這些設(shè)備要求傳送時通過 BRi線向仲裁器發(fā)出請求， 對應(yīng)的BGi線則串行查詢每個設(shè)備， 從而確定哪個設(shè)備享有總線控制權(quán)。 請分析說明圖所示的總線仲裁時序圖。解：從時序圖看出，該總線采用異步定時協(xié)議。當(dāng)某個設(shè)備請求使用總線時，在該設(shè)備所屬的請求線上發(fā)出申請信號BRi (1)。CPU®優(yōu)先原則同意后給出授權(quán)信號BGi作為回答(2)。BGi鏈?zhǔn)讲樵兏髟O(shè)備，并上升從設(shè)備回答SACK言號證實已收到 BGi信

30、號(3)。CPU到SACK言號后下降BG乍為回答(4)。在總線“忙”標(biāo)志 BBSY為“0”情況該設(shè)備上升 BBSY表示該設(shè)備獲得了總線控制權(quán)，成為控制總線的主設(shè)備(5)。在設(shè)備用完總線后，下降BBSY SACK(6)釋放總線。在上述選擇主設(shè)備過程中，可能現(xiàn)行的主從設(shè)備正在進行傳送。此時需等待現(xiàn)行傳送結(jié)束，即現(xiàn)行主設(shè)備下降BBSY信號后(7),新的主設(shè)備才能上升 BBSY獲得總線控制權(quán)。* 分布式仲裁示意圖(1)所有參與本次競爭的各主設(shè)備將設(shè)備競爭號CN取反后打到仲裁總線 AB上，以實現(xiàn)“線或”邏輯。AB線低電平時表示至少有一個主設(shè)備的CNi為1, AB線高電平時表示所有主設(shè)備的 CNi為0。(

31、2)競爭時CN與AB逐位比較，從最高位(b7)至最低位(b0)以一維菊花鏈方式進行，只有上一位競爭得勝者Wi+1位為1。當(dāng)CN i=1 ,或CNi=0且ABi為高電平時，才使 Wi位為1。若Wi=0時，將一直向下傳遞，使其競爭號后面的低位不能送上AB線。(3)競爭不到的設(shè)備自動撤除其競爭號。在競爭期間，由于W位輸入的作用，各設(shè)備在其內(nèi)部的CN線上保留其競爭號并不破壞 AB線上的信息。(4)由于參加競爭的各設(shè)備速度不一致，這個比較過程反復(fù)(自動)進行，才有最后穩(wěn)定的結(jié)果。競爭期的時間要足夠，保證最慢的設(shè)備也能參與競爭。* 總線周期類型PCI總線周期由當(dāng)前被授權(quán)的主設(shè)備發(fā)起。PCI支持任何主設(shè)備和

32、從設(shè)備之間點到點的對等訪問，也支持某些主設(shè)備的廣播讀寫。存儲器讀/寫總線周期存儲器寫和使無效周期特殊周期配置讀/寫周期* PCI總線周期的操作過程有如下特點：(1)采用同步時序協(xié)議?？偩€時鐘周期以上跳沿開始，半個周期高電平，半個周期低電平?？偩€上所有事件，即信號電平轉(zhuǎn)換出現(xiàn)在時鐘信號的下跳沿時刻，而對信號的采樣出現(xiàn)在時鐘信號的上跳沿時刻。(2)總線周期由被授權(quán)的主方啟動，以幀F(xiàn)RAME #信號變?yōu)橛行碇甘疽粋€總線周期的開始。(3) 一個總線周期由一個地址期和一個或多個數(shù)據(jù)期組成。在地址期內(nèi)除給出目標(biāo)地址外，還在 C/BE #線上給出總線命令以指明總線周期類型。(4)地址期為一個總線時鐘周期，

33、一個數(shù)據(jù)期在沒有等待狀態(tài)下也是一個時鐘周期。一次數(shù)據(jù)傳送是在掛鉤信號IRDY #和TRDY #都有效情況下完成，任一信號無效(在時鐘上跳沿被對方采樣到)，都將加入等待狀態(tài)。(5)總線周期長度由主方確定。在總線周期期間 FRAME #持續(xù)有效，但在最后一個數(shù)據(jù)期開始前撤除。即以 FRAME #無效后，IRDY #也變?yōu)闊o效的時刻表明一個總線周期結(jié)束。由此可見，PCI的數(shù)據(jù)傳送以猝發(fā)式傳送為基本機制，單一數(shù)據(jù)傳送反而成為猝發(fā)式傳送的一個特例。并且PCI具有無限制的猝發(fā)能力，猝發(fā)長度由主方確定，沒有對猝發(fā)長度加以固定限制。(6)主方啟動一個總線周期時要求目標(biāo)方確認(rèn)。即在FRAME #變?yōu)橛行Ш湍繕?biāo)地

34、址送上 AD線后，目標(biāo)方在延遲一個時鐘周期后必須以DEVSEL #信號有效予以響應(yīng)。否則，主設(shè)備中止總線周期。(7)主方結(jié)束一個總線周期時不要求目標(biāo)方確認(rèn)。目標(biāo)方采樣到 FRAME #信號已變?yōu)闊o效時，即知道下一數(shù)據(jù)傳送是最后一個數(shù)據(jù)期。目標(biāo)方傳輸速度跟不上主方速度，可用TRDY航效通知主方加入等待狀態(tài)時鐘周期。當(dāng)目標(biāo)方出現(xiàn)故障不能進行傳輸時，以STOP#1號有效通知主方中止總線周期。六、外圍設(shè)備*磁盤組有6片磁盤，每片有兩個記錄面，最上最下兩個面不用。存儲區(qū)域內(nèi)徑22cm,外徑33cm,道密度為40道/cm,內(nèi)層位密度400位/cm,轉(zhuǎn)速6000轉(zhuǎn)/分。問:(1)共有多少柱面？(2)盤組總存

35、儲容量是多少 ？(3)數(shù)據(jù)傳輸率多少？(4)采用定長數(shù)據(jù)塊記錄格式，直接尋址的最小單位是什么？尋址命令中如何表示磁盤地址？(5)如果某文件長度超過一個磁道的容量，應(yīng)將它記錄在同一個存儲面上，還是記錄在同一個柱面上？解：(1)有效存儲區(qū)域=(cm)因為道密度=40道/cm,所以40X55=220道，即220個圓柱面。(2)內(nèi)層磁道周長為 2兀R=2X X 11=(cm)每道信息量=400 位/cmX69.08cm=27632 位=3454B每面信息量=3454BX 220=759880B盤組總 容量=759880BX 10=7598800B(3)磁盤數(shù)據(jù)傳輸率Dr=rNN 為每條磁道容量，N=3

36、454Br為磁盤轉(zhuǎn)速，r=6000轉(zhuǎn)/60秒=100轉(zhuǎn)/秒Dr=rN=100X 3454B=345400B/s(4)采用定長數(shù)據(jù)塊格式，直接尋址的最小單位是一個記錄塊(一個扇區(qū))，每個記錄塊記錄固定字節(jié)數(shù)目的信息，在定長記錄的數(shù)據(jù)塊中，活動頭磁盤組的編址方式可用如下格式：此地址格式表示有 4臺磁盤(2位)，每臺有16個記錄面/盤面(4位)，每面有256個磁道(8位)，每道有16個扇區(qū)(4位)。(5)如果某文件長度超過一個磁道的容量，應(yīng)將它記錄在同一個柱面上，因為不需要重新找道，數(shù)據(jù)讀/寫速度快。*某磁盤存貯器轉(zhuǎn)速為 3000轉(zhuǎn)/分，共有4個記錄面，每毫米 5道，每道記錄信息為 12288字節(jié)，

37、最小磁道直徑為 230mm共有275道。問：(1)磁盤存貯器的容量是多少？(2)最高位密度與最低位密度是多少？(3)磁盤數(shù)據(jù)傳輸率是多少？(4)平均等待時間是多少？(5)給出一個磁盤地址格式方案。解：(1)每道記錄信息容量 =12288字節(jié)每個記錄面信息容量=275 X 12288字節(jié)共有4個記錄面，所以磁盤存儲器總?cè)萘繛椋? X 275X12288字節(jié)= 字節(jié)(2) 最高位密度 D1按最小磁道半徑 R1計算(R1 = 115mm)：D1 = 12288 字節(jié) / 2 兀 R1 = 17 字節(jié) / mm最低位密度D2按最大磁道半徑 R2計算：R2 = R1 +(275 + 5) = 115 +

38、 55 = 170mmD2 = 12288 字節(jié) / 2ttR2 = 字節(jié) / mm(3) 磁盤傳輸率 C = r Nr = 3000 / 60 = 50 周 / 秒N = 12288字節(jié)(信道信息容量)C = r - N = 50 X 12288 = 614400字節(jié) / 秒(4)平均等待時間 =1/2r = 1 / (2 X50) = 10毫秒(5)16 15 146 54 3 0臺號 柱面(磁道)號 |盤面(磁頭)號 扇區(qū)號此地址格式表示有 4臺磁盤，每臺有 4個記錄面，每個記錄面最多可容納512個磁道，每道有16個扇區(qū)。* 有一臺磁盤機，其平均尋道時間為了30ms,平均旋轉(zhuǎn)等待時間為

39、120ms數(shù)據(jù)傳輸速率為 500B/ms,磁盤機上存放著1000件每件3000B的數(shù)據(jù)?，F(xiàn)欲把一件數(shù)據(jù)取走,更新后在放回原地，假設(shè)一次取出或?qū)懭胨钑r間為：平均尋道時間+平均等待時間+數(shù)據(jù)傳送時間另外，使用CPU更新信息所需時間為 4ms,并且更新時間同輸入輸出操作不相重疊。 試問：(1)盤上全部數(shù)據(jù)需要多少時間？(2)若磁盤及旋轉(zhuǎn)速度和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需要多少間？解：(1)磁盤上總數(shù)據(jù)量 =1000 X 3000B = 3000000B讀出全部數(shù)據(jù)所需時間為3000000B + 500B / ms = 6000ms重新寫入全部數(shù)據(jù)所需時間=6000ms所以，更新磁盤上全部數(shù)

40、據(jù)所需的時間為：2X (平均找道時間 +平均等待時間+數(shù)據(jù)傳送時間)+ CPU更新時間=2 (30 + 120 + 6000 ) ms + 4ms = 12304ms(2)磁盤機旋轉(zhuǎn)速度提高一倍后，平均等待時間為 60ms；數(shù)據(jù)傳輸率提高一倍后，數(shù)據(jù)傳送時間變?yōu)椋?000000B + 1000B / ms = 3000ms更新全部數(shù)據(jù)所需時間為：2 X ( 30 + 60 + 3000 ) ms + 4ms = 6184ms* 刷新：電子束打在熒光粉上引起的發(fā)光只能維持幾十毫秒的時間。因此必須讓電子束反復(fù)不斷地掃描整個屏幕，該過程稱為刷新。刷新頻率越高，顯示越?jīng)]有閃爍。50Hz (至少)刷新存

41、儲器(視頻存儲器、顯存)：為刷新提供信號的存儲器。容量取決于分辨率和灰度級。M=C* 刷存的重要性能指標(biāo)是它的帶寬。實際工作時顯示適配器的幾個功能部分要爭用刷存的帶寬。假定總帶寬的50哪于刷新屏幕，保留 50%1?寬用于其他非刷新功能。(1)若顯示工作方式采用分辨率為1024X 768,顏色深度為3B,幀頻(刷新速率)為72Hz,計算刷存總帶寬應(yīng)為多少 ？(2)為達到這樣高的刷存帶寬，應(yīng)采取何種技術(shù)措施？解：(1) .刷新所需帶寬=分辨率X每個像素點顏色深度X刷新速率1024 X 768 X 3BX 72/s=165888KB/s=162MB/s刷存總帶寬應(yīng)為 162MB/sX 100/50=324MB/s(2) 為達到這樣高的刷存帶寬，可采用如下技術(shù)措施：使用高速的DRA城片組成刷存；刷存采用多體交叉結(jié)構(gòu)；刷存至顯示控制器的內(nèi)部總線寬度由32位提高到64位，甚至128位；刷存采用雙端口存儲器結(jié)構(gòu)，將刷新端口與更新端口分開。* 刷新存儲器的重