IEEE交易的電路和系統(tǒng)II(A Darlington-Enhanced CMOS Oscillator Architecture)

1、IEEE交易的電路和系統(tǒng)II全差分CMOS振蕩器采用達(dá)林頓復(fù)合pMOS晶體管。該復(fù)合晶體管結(jié)構(gòu)增加增益的負(fù)克階段由于采用高可靠的電壓晶體管從而提高了設(shè)備的可靠性。為了達(dá)到良好的相位噪聲，提高大電壓和小的有源器件的速度，在一個(gè)現(xiàn)代CMOS的過(guò)程中，高（2.8 V）電源要求使用低高電壓晶體管。另外，LC振蕩器采用負(fù)反饋，以減少幅度變化。電路的功能是在一個(gè)標(biāo)準(zhǔn)的130納米CMOS確認(rèn)測(cè)試電路。在1 MHz偏移橫跨3015至5298 MHz的調(diào)諧范圍振蕩器的相位噪聲要優(yōu)于-121.2 dBc / Hz，而所需電流10.6 mA電壓低于2.8 V。索引：復(fù)合，達(dá)林頓，反饋調(diào)節(jié)，振蕩器，電壓控制振蕩器（V

2、CO），帶寬。一 電壓控制振蕩器（VCO）的相位噪聲和其調(diào)諧范圍在過(guò)去幾年內(nèi)一直是熱門的研究課題。隨著CMOS工藝特征尺寸的不斷下降，因此可用的電壓裕量減少，難以達(dá)到所需的性能要求，并且不能滿足不同的寬帶通信標(biāo)準(zhǔn)。為了進(jìn)一步改善性能，工程師必須在電路設(shè)計(jì)上尋找新的路徑，。近日，CMOS振蕩器共源共柵差分增強(qiáng)方法被報(bào)道出來(lái)。級(jí)聯(lián)晶體管除了使諧振器獲得額外的好處外，還為設(shè)計(jì)者提供了一個(gè)很好研究的方向，如增加振蕩器的工作電壓，增強(qiáng)增益。在這里，我們使用有達(dá)林頓配置的pMOS晶體管作為一個(gè)差分振蕩器的核心2。當(dāng)電路使用高電壓時(shí)，它是已知的3，4，采用級(jí)聯(lián)結(jié)構(gòu)來(lái)增加擊穿電壓的。此外，通過(guò)使用低電壓的有源

3、器件，能夠?yàn)楦哌\(yùn)轉(zhuǎn)的電壓提供較好的信噪比。其中，在壓控振蕩器（VCO）中，能夠得到更好的相位噪聲性能。為了降低氧化對(duì)電路帶來(lái)的影響，在高電壓電路中應(yīng)當(dāng)盡量加厚柵極。由于使用大的工作電壓。此外，VCO作為復(fù)合晶體管本身就提供了更多的控制點(diǎn)。二 電路拓?fù)淙缦聢D所示的全差分VCO。 該電路的核心是反饋環(huán)路，直流電壓VFB與外部參考電壓VREF做比較。所不同的是MREG通過(guò)調(diào)整核心工作電壓VCORE使FB等于VREF。隔離VCO,調(diào)節(jié)電壓VDD，從而顯著降低反饋回路的帶寬內(nèi)的相位噪聲。然而系統(tǒng)仍受到參考電壓VREF噪音的影響。所述運(yùn)算放大器（運(yùn)放）本身的設(shè)計(jì)采用大通道長(zhǎng)度晶體管來(lái)降低噪聲。反饋回路的使

4、用可以控制該VCO的輸出擺幅如第IV節(jié)中所描述的。用兩個(gè)電容器組即CFINE和CCOARSE和一個(gè)開關(guān)的變壓器來(lái)實(shí)現(xiàn)頻率調(diào)諧。精調(diào)CFINE，使其成為pMOS的變?nèi)荻O管。粗調(diào)CCOARSE,其是一個(gè)10位縮放的二進(jìn)制開關(guān)電容結(jié)構(gòu)。只有一個(gè)CCOARSE被繪制在圖中。為了進(jìn)一步增加VCO調(diào)諧范圍，我們采用一個(gè)電感調(diào)諧元和電容元件7。電感LMAIN的參數(shù)是主（0.87 NH）和二級(jí)（0.19 NH）繞組，磁耦合（K= 0.37）。分流次級(jí)繞組開關(guān)晶體管MBAND將減少電感，從而延長(zhǎng)了VCO調(diào)諧范圍。VCO核心的頂部和底部共同的節(jié)點(diǎn)通過(guò)電感LTOP LBOT分別連接到工作電壓和地面。III。負(fù)GM

5、階段A.電路描述CMOS跨導(dǎo)階段的變形雙交叉耦合（“1L”）結(jié)構(gòu)。在圖如圖1所示，nMO晶體管被實(shí)現(xiàn)為一個(gè)簡(jiǎn)單的一對(duì)交叉耦合，以降低電源的輸出。然而，類似的復(fù)合pMOS結(jié)構(gòu)的晶體管也可以用于一個(gè)足夠大的工作電壓的nMOS晶體管，如果這樣做將使PMOS和NMOS簡(jiǎn)單的匹配起來(lái)。PMOS晶體管用達(dá)林頓配置。常見的漏配置的晶體管，MP2（3），用來(lái)調(diào)節(jié)諧振槽兩端的差分電壓信號(hào)。該晶體管MP1，P4，用于組成最大的電流轉(zhuǎn)換成的諧振槽。 MP1（4）被實(shí)現(xiàn)為高壓厚柵氧化物晶體管能夠承受很大柵極和源極/漏極終端之間的波動(dòng)，而內(nèi)對(duì)低壓元件。這樣的組合更適應(yīng)電壓的擺幅和寄生電容電阻的影響。晶體管MP2（3），

6、都很小，只有一小部分使用電源電流。因此，它們從熱載流子退化的保護(hù)注射的效果，這將隨著時(shí)間的推移，改變他們的門檻電壓和跨導(dǎo)的9。MP1（4）用于內(nèi)部和外部的晶體管的偏置，偏置電流維持電路平衡。相對(duì)于雙極結(jié)型晶體管達(dá)林頓實(shí)施方式中，內(nèi)部晶體管需要外部直流偏置。其他復(fù)合晶體管保持不變。在我們的設(shè)計(jì)中，偏置電流可以簡(jiǎn)單地使用一個(gè)125電阻RG。此外，該偏置可以進(jìn)行調(diào)整，以方便不同的操作。VCO核心模式。圖1B.啟動(dòng)條件啟動(dòng)條件來(lái)自一個(gè)簡(jiǎn)單的模型nMOS和pMOS負(fù)GM階段，并聯(lián)的諧振器的等效并聯(lián)電阻分別是GM，NMOS，PMOS ，如圖2所示。條件是-1EQ|通用，NMOS+ GM，PMOS。 （1）

7、負(fù)NMOS對(duì)GM（用gmN1= gmN2）通用，NMOS= gmN12。 （2）同樣接收到的跨導(dǎo)的pMOS對(duì)在傳統(tǒng)的雙交叉耦合的核心。越來(lái)越多的過(guò)晶體管通過(guò)對(duì)較大的W / L比來(lái)增加寄生電容，從而將降低高頻調(diào)諧范圍。復(fù)合PMOS電路有助于緩解這一PMOS晶體管的不便。圖中的模型是用于導(dǎo)出的負(fù)克pMOS階段，。為3。假設(shè)= gmP1的gmP4 gmP2= gmP3，節(jié)點(diǎn)電壓U和回路電流I的關(guān)系由下面的公式：圖2從Y之間的差分輸入阻抗ZpMOS的節(jié)點(diǎn)1和2。 3的阻值其中，（1 +2）（1 +2）是節(jié)點(diǎn)1的相關(guān)的輔因子和Y該系統(tǒng)的決定因素。逆ZpMOS的，從而pMOScircuit然后生成的跨導(dǎo)G

8、M，使PMOS= gmP2。如下解:由式（5）可以看出，設(shè)計(jì)的電路，應(yīng)使gmP1（4）<gmP2（3），整體的pMO管的跨導(dǎo)負(fù)克級(jí)可以增加，以保證更強(qiáng)大的啟動(dòng)。由于在這些條件下的，MP2（3）可保留其小的特征尺寸，無(wú)需增加寄生柵極連接的電容，因?yàn)閷⑦@種情況下增大W / L的比。單個(gè)晶體管在一個(gè)傳統(tǒng)的交叉耦合的pMOS的階段。該設(shè)計(jì)師還是應(yīng)該確保gmP2（3）足夠大,和增強(qiáng)柵極gmP1（4）。需要注意的是RG和gmP1（4）零設(shè)置倒塌（5）如下這就是一個(gè)簡(jiǎn)單的pMOS的一對(duì)的跨導(dǎo)。四。輸出幅度規(guī)例在寬帶多標(biāo)準(zhǔn)振蕩器是一個(gè)偉大的關(guān)注的在廣泛的調(diào)諧范圍的振幅變化，其中發(fā)生由于振蕩器的核心裝載工

9、況的變化。在寬帶壓控振蕩器，一個(gè)顯著的兩個(gè)頻率調(diào)諧元件改變品質(zhì)因數(shù)的調(diào)諧范圍可隨時(shí)觀察。這些都是10位的粗調(diào)銀行和主電感?？梢钥紤]在這里作為一個(gè)微調(diào)銀行接近恒定的電容，從而以恒定的質(zhì)量因子，因?yàn)榇蠖鄶?shù)的電容調(diào)諧范圍所涵蓋的切換調(diào)諧銀行。整個(gè)槽路的質(zhì)量的變化因素，然后從各自并聯(lián)的電容和電感的元素的質(zhì)量因素共鳴箱。在10中對(duì)電容的品質(zhì)因數(shù)的變化進(jìn)行了詳細(xì)分析，可以得出結(jié)論，增大電容通過(guò)開關(guān)在更多的電容降低品質(zhì)因子。同樣的效果，如果出現(xiàn)磁振蕩頻率調(diào)諧被使用，例如，在文獻(xiàn)7和11。次級(jí)繞組的能量lostat轉(zhuǎn)換到一個(gè)較低的品質(zhì)因數(shù)主電感器，它可以被看作是增加等效串聯(lián)電阻的初級(jí)繞組。虧損由于磁調(diào)諧可以分

10、析一個(gè)單端為變壓器，圖中所描繪的T模型。 4。的等效串聯(lián)電阻，所需物品，L，一次側(cè)繞組出現(xiàn)開關(guān)MBAND是接收的阻抗的實(shí)部上看到的初級(jí)繞組。它由下式給出其中R1和R2的串聯(lián)電阻，分別是初級(jí)和次級(jí)繞組，M是互感的變壓器，和導(dǎo)通電阻的導(dǎo)通電阻的switchMBAND。復(fù)合設(shè)計(jì)DC水平穩(wěn)定通過(guò)負(fù)反饋回路的核心創(chuàng)建一個(gè)內(nèi)在振幅調(diào)節(jié)的過(guò)程，這有助于保持輸出在高負(fù)荷條件下擺動(dòng)。此圖中所示的直流模型上描繪圖。 5。 nMOS和pMOS負(fù)GM元素分別建模為電阻RNMOS RpMOS，該值的影響下，直流電流流成電路。負(fù)反饋回路，保證了恒定的電壓等于VREF之間的RNMOS和RpMOS的這是連接到主電感器的中心抽

11、頭。使用在一個(gè)較大的值，RpMOS的復(fù)合電路的結(jié)果如果與傳統(tǒng)的交叉耦合的pMOS的一對(duì)，由于在高壓器件MP1（4）為一個(gè)較長(zhǎng)的信道。該降低容性或感性的質(zhì)量因素的貢獻(xiàn)被看作是降低的等效諧振槽在圖的并聯(lián)電阻。 5。與減少諧振槽通過(guò)頻率調(diào)諧的品質(zhì)因數(shù)，直流電流進(jìn)入VCO增加。因此，強(qiáng)制的恒定電壓在電感中心抽頭的查詢結(jié)果中增加直流電壓源的pMOS晶體管（核心電壓）。因此，電壓凈空高度（VREF + IBIASRpMOS）的振蕩器的增加，這將保持即使在高負(fù)荷的輸出擺幅條件。圖圖6示出核心電壓的模擬電壓，并在電容和電感調(diào)諧輸出擺幅的范圍內(nèi)。這兩個(gè)屬性是模擬的情況下，當(dāng)使用負(fù)反饋環(huán)路和VCO供電VDD和當(dāng)環(huán)

12、路被刪去，而VCO的電源Vcore電壓。在后者的情況下，選擇的工作電壓使得輸出擺幅是等于在前者的擺動(dòng)的在高端的電容調(diào)諧范圍的情況下，當(dāng)MBAND是關(guān)閉的，大約1.96 V.可以看出，調(diào)諧VCO到較低的頻率有較大影響的輸出擺幅在開環(huán)條件下酪蛋白（32）為630毫伏，而在閉環(huán)條件為390毫伏（20）。發(fā)生同樣沒(méi)有中心節(jié)點(diǎn)的反饋。核心電壓VCORE和輸出擺幅建議VCO是用雙交叉耦合的VCO在圖比較 7。雙交叉耦合的VCO，否則的翻版提出的壓控振蕩器，除了負(fù)克級(jí)晶體管。這些78/0.18微米PMOS和實(shí)施對(duì)nMOS39/0.18微米。較小的NMOS設(shè)有大小結(jié)果在更廣泛的調(diào)諧范圍比建議的VCO，這是如圖

13、所示7。建議VCO電壓VCORE在電容調(diào)諧范圍改變，這有助于維持雙交叉耦合VCO類似的擺動(dòng)。磁微調(diào)，建議VCO保持較大的比雙交叉耦合的VCO的輸出擺幅。五，測(cè)量結(jié)果該測(cè)試芯片圖8制作一個(gè)標(biāo)準(zhǔn)的sixmetal占地790由130納米CMOS工藝470微米。該芯片被封裝在一個(gè)表面貼裝的情況下并焊接在印刷電路板，它提供了所有DC和RF連接。該VCO緩沖片上開漏放大器，這是不包括在總電流消耗。 PCB上的電源旁路與表面安裝鉭電容和陶瓷電容。所有HP4352S信號(hào)源測(cè)量相位噪聲值分析儀通過(guò)一個(gè)2分頻電路。相位噪聲改善由于分頻為6 dB是刪除從的測(cè)量結(jié)果。 VDD工作電壓設(shè)定為2.8 V穩(wěn)壓下降2.3和2

14、.45 V之間根據(jù)振蕩頻率的核心電壓。測(cè)量電流消費(fèi)在整個(gè)粗調(diào)諧范圍之間7.3和10.6毫安。圖圖9示出了在整個(gè)輸出頻率整個(gè)粗調(diào)諧范圍。的調(diào)諧范圍是從3015到5298兆赫。核心電壓的測(cè)量電壓和電流消耗與振蕩頻率關(guān)系示于圖中。 10。所測(cè)量的相位噪聲的結(jié)果，在1 - 和3-MHz的偏移在整個(gè)調(diào)諧范圍內(nèi)，如圖所示。 11。它可以是的品質(zhì)因數(shù)的相位噪聲的影響，時(shí)開關(guān)晶體管MBAND的開啟。相位噪聲在整個(gè)粗調(diào)諧范圍保持相對(duì)穩(wěn)定用不超過(guò)3 dB的差異，要么是1 - 或3 - 兆赫偏移。圖12舉例說(shuō)明了帶相位噪聲4.0-GHz的振蕩頻率。類似的性能穩(wěn)定看到所有的工作頻率。表我比較建議最近發(fā)表類似的調(diào)諧VC

15、O具有VCO的范圍內(nèi)。盡管工作電壓高，圖的優(yōu)點(diǎn)（FOM）和電源頻率調(diào)諧歸FOM13設(shè)計(jì)與當(dāng)代作品相似。六。結(jié)論提出的復(fù)合物結(jié)構(gòu)，允許使用大工作電壓沒(méi)有柵極氧化物暴露的風(fēng)險(xiǎn)由使用高電壓厚gateoxide的電壓應(yīng)力增加晶體管的地方，在哪里需要維持較大電壓波動(dòng)產(chǎn)生。然而，低電壓高速晶體管可以用在電路速度的關(guān)鍵的地方。此外，達(dá)林頓增強(qiáng)的pMOS的階段提供增加負(fù)的跨導(dǎo)，從而確保了一個(gè)強(qiáng)大的啟動(dòng)的振蕩器。仿真結(jié)果證明了該設(shè)計(jì)通過(guò)內(nèi)在的幅度保持適當(dāng)?shù)妮敵鰯[幅法規(guī)體系。設(shè)計(jì)繪制7.3-10.6 mA的電流從2.8 V電源，而達(dá)到-121.2 dBc/ Hz的的或更好的相位噪聲性能，所有的振蕩頻率在1 MHz

16、偏移。性能媲美當(dāng)今流行的具有類似的VCO調(diào)諧范圍。致謝筆者想感謝，英飛凌科技AG，對(duì)整個(gè)項(xiàng)目的支持，和提出的寶貴的意見。參考文獻(xiàn)1 B.公園，蔡，李，S. S.香港，“完全集成的12-GHz級(jí)聯(lián)與Q-增強(qiáng)電路，CMOS LC VCO的“IEEE Microw。無(wú)線COMPON。等。，第一卷。 18，沒(méi)有。 2，第133-135頁(yè)，2008年2月。2 NT Tchamov的，P. Ruippo，T.萊赫托寧，“振蕩器與達(dá)林頓節(jié)點(diǎn)，“美國(guó)專利7 701 303 2010年4月20日，。3 E.桑切斯Sinencio，低壓低功耗集成電路系統(tǒng)。新澤西州霍博肯，威利 - 布萊克威爾1998年，12月。4

17、 M.貝和RP馬丁斯，“High-/mixed-voltage的RF和模擬CMOS電路來(lái)歲，“IEEE電路SYST。彈匣，第一卷。 10，沒(méi)有。 4，第27-39頁(yè)，第四季度，2010年。5 SS Broussev，TA萊赫托寧，NT Tchamov，“寬帶低LC-VCO相位噪聲可編程KVCO，“IEEE Microw。無(wú)線COMPON。等。，第一卷。 17，沒(méi)有。 4，2007年4月，第274-276頁(yè)。6 W.岳五Aparin，“單片低相位噪聲1.7GHz的CMOSVCO蜂窩CDMA零中頻接收器，“在過(guò)程中。 IEEE詮釋。固態(tài)電路會(huì)議技術(shù)精華。論文，2004年，第一卷。 1，第396-5

18、35頁(yè)。7 P. Ruippo，TA萊赫托寧，NT Tchamov，“UMTS和GSM低電感調(diào)諧LC VCO相位噪聲，“IEEE Microw.Wireless COMPON。等。，第一卷。 20，沒(méi)有。 3，第163-165頁(yè)，2010年3月。8 NT Tchamov和P. Jarske的，“1.2 V千兆赫茲共振環(huán)ICO / VCO”的電子。等。，第一卷。 33，沒(méi)有。 7，第541-542頁(yè)，1997年3月。9 BG STREETMAN S.納吉，固態(tài)電子器件，第5版。州Englewood Cliffs，NJ：普倫蒂斯 - 霍爾，2000年，頁(yè)。 308。10 SD托索貝維拉夸A. Gerosa，和A. Neviani的的，“一個(gè)徹底的分析在開關(guān)電容的LC振蕩器的坦克的品質(zhì)因數(shù)銀行，“在過(guò)程中。 IEEE ISCAS，2010年，第1903-1906頁(yè)。11 M.德米爾坎，SP B