組原課設(shè)報告

1、課 程 實 驗 報 告 課程名稱： 組原課程設(shè)計 專業(yè)班級： 學(xué) 號： 姓 名： 周 次： 同組人員： 報告日期： 計算機科學(xué)與技術(shù)學(xué)院目錄一 . 實驗題目二 . 實驗?zāi)康娜?. 實驗器材四 . 設(shè)計原理及內(nèi)容 五 . 實驗實現(xiàn)六 . 問題與解決七 . 設(shè)計總結(jié)八 . 參考文獻一 實驗題目基于微程序控制和硬布線相結(jié)合的簡單計算機系統(tǒng)設(shè)計與實現(xiàn)二 實驗?zāi)康挠嬎銠C系統(tǒng)設(shè)計的總體目標是設(shè)計模型機系統(tǒng)的總體結(jié)構(gòu)、指令系統(tǒng)和時序信號。在對該模型機系統(tǒng)中的部件功能利用EDA軟件的仿真功能進行仿真分析和功能驗證的基礎(chǔ)上，將部分電路下載到FPGA，并與適當?shù)耐鈬骷?包括部分芯片、輸入/輸出開關(guān)、LED顯示等

2、)相配合，實現(xiàn)模型機的總機系統(tǒng)。要求所設(shè)計的總機系統(tǒng)能支持自動和單步運行方式，能正確地執(zhí)行存放在主存中的程序的功能，對主要的數(shù)據(jù)流和控制流通過LED適時顯示信息。達到以下技術(shù)指標：1）支持算術(shù)運算、邏輯運算、存儲器讀寫、寄存器間數(shù)據(jù)傳送等幾類指令。2）支持立即數(shù)尋址、直接尋址、隱含尋址、寄存器尋址等幾種基本的數(shù)據(jù)尋址方式和順序?qū)ぶ贰⑻S尋址兩種指令的尋址方式。3）支持10條以上的指令。4）能運行由自己所是設(shè)計的指令系統(tǒng)構(gòu)成的一段程序，程序執(zhí)行功能正確。三實驗器材計算機系統(tǒng)Windows XP；JAYLII型計算機組成原理實驗臺；相關(guān)芯片若干。實驗臺的相關(guān)配置及具體說明如表 3.1所示：表 3.

3、1 JAYL-II型計算機組成原理實驗臺配置名稱符號表示作用說明開關(guān)左邊K0K31撥到上面位置為“1”，撥到下面位置為“0”右邊K0K17指示燈左邊L0L31某一位接入高電平（或變電位）時對應(yīng)紅燈亮，接入低電平時對應(yīng)藍燈亮，不輸入信號或輸入一個高阻狀態(tài)時，對應(yīng)的等滅右邊L0L17R-S觸發(fā)器P0P4按動相應(yīng)的按鈕時，產(chǎn)生一個的單次脈沖序列脈沖T1T5產(chǎn)生一組時序信號時序發(fā)生器T4T0可根據(jù)需要設(shè)定時序狀態(tài)8位段碼部分進行多種進制的輸出顯示時鐘電路提供固定頻率的方波信號發(fā)生器FPGA部分用于EDA設(shè)計四 設(shè)計原理及內(nèi)容4.1實驗原理計算機中控制計算機執(zhí)行某種操作（如加、減、傳送、轉(zhuǎn)移等操作）的命

4、令成為指令。計算機的工作基本上體現(xiàn)在執(zhí)行指令上，指令是用戶使用計算機與計算機本身運行的基本功能單位。一臺計算機中所有指令的集合成為該計算機的指令系統(tǒng)。指令的一般格式如圖 4.1.1所示，其中操作碼表示具體的操作性質(zhì)，不同功能的指令其操作碼編碼不同，對于固定長度的操作碼，操作碼的長度取決于計算機指令系統(tǒng)的規(guī)模，指令中包含的指令書越多，操作碼的長度相應(yīng)就越長，反之就越短；指令中地址碼字段的作用隨指令類型和尋址方式的不同而不同，在直接尋址方式下，該字段表示操作數(shù)在主存中的地址，在立即數(shù)尋址方式下，該字段即為操作數(shù)。計算機在運行程序之前必須把指令和數(shù)據(jù)存放在主存儲器相應(yīng)的地質(zhì)單元中，運行程序時，不斷從

5、主存取指令和數(shù)據(jù)，并根據(jù)指令對操作數(shù)進行指定的操作。主存是基于地址訪問的存儲器，CPU(Central Processing Unit,中央處理器)只有獲得指令和操作數(shù)在貯存中的地址才能訪問所需要的指令和數(shù)據(jù)。數(shù)據(jù)地址可通過指令的地址碼字段獲取，指令的尋址方式有順序方式和跳躍方式兩種。CPU用程序計數(shù)器PC保存指令地址，順序方式下，只要將程序首地址送PC，然后每執(zhí)行一條指令，通過PC加“1”（1表示一條指令所占用的存儲單元數(shù)）以獲取下一條指令的地址，直到程序結(jié)束。 跳躍方式下，根據(jù)指令規(guī)定，將制定地址送PC即可獲得指令地址。指令的順序?qū)ぶ泛吞S尋址過程分別如圖 4.1.2和Error! Ref

6、erence source not found.所示。圖 4.1.1指令操作碼 圖 4.1.2 指令順序?qū)ぶ肥疽鈭D 圖 4.1.3 指令跳躍尋址示意圖中央處理器主要由控制器和運算器兩部分構(gòu)成。控制器的主要功能包括：其指令、計算下一條指令的地址、對指令譯碼、產(chǎn)生相應(yīng)的操作控制信號、控制指令執(zhí)行的步驟和數(shù)據(jù)流動的方向。運算器是執(zhí)行部件，運算器接受控制器的命令執(zhí)行算術(shù)運算、邏輯運算及邏輯測試。當系統(tǒng)采用微程序控制方式且采用直接表示法對微命令進行編碼時，將實現(xiàn)指令系統(tǒng)中所有指令功能所需要的控制信號對應(yīng)為微指令中的一位二進制位，用“1”或“0”表示相應(yīng)的微命令的“有”或“無”，由此編寫出微指令，若干條實

7、現(xiàn)同一條指令的微指令構(gòu)成一段微程序。將實現(xiàn)所有指令的微程序存放在控制存儲器中，當機器運行時，逐條取出對應(yīng)的微指令并結(jié)合時序發(fā)生裝置的控制逐步執(zhí)行，使相應(yīng)部件執(zhí)行規(guī)定操作，執(zhí)行完這段微程序，就給出了指令處理所需要的全部控制信號，從而完成指令的功能。微程序控制器的組成框圖如圖 4.4所示。 圖 4.4 微程序控制器組成框圖結(jié)合上述理論知識，根據(jù)需要設(shè)計相應(yīng)的指令系統(tǒng)、微指令及各部件就能完成簡單整機的設(shè)計。4.2需求分析實驗中采用微程序控制與硬布線相結(jié)合方式，且主存、控存分開，實驗中所有部件均采用硬件搭建的方式模擬。對系統(tǒng)的控制除了利用控存中的微命令外，還要結(jié)合時序節(jié)拍。實驗中所需器件如表 4.2.

8、1所示：表 4.2.1 實驗所需器件一覽表器件用途74系列具有特定功能的芯片181算術(shù)邏輯運算部件3738位數(shù)據(jù)的寄存器3954位數(shù)據(jù)的寄存器244控制線路導(dǎo)通與否的部件157選擇部件193程序計數(shù)器6116主存儲器（存儲機器指令及數(shù)據(jù)）2816控制存儲器（存儲微指令）74系列實現(xiàn)各種組合邏輯的芯片74LS04(反相器)將控制信號與相應(yīng)的時序節(jié)拍做適當?shù)倪壿嬤\算以產(chǎn)生各部件的控制輸入74LS08(2輸入與門)74LS32(2輸入或門)開關(guān)主、控存輸入，控制電路指示燈顯示相關(guān)數(shù)據(jù)，便于驗證系統(tǒng)正確性導(dǎo)線連接電路4.3硬件設(shè)計4.3.1總體設(shè)計本次我們采用的方案是微程序控制，且主、控存分開的方案，

9、即采用微程序控制方式，實現(xiàn)主存儲器（MM）和微程序控制存儲器（CM）不共用一個存儲器的方式完成方案的設(shè)計。同時在實施的過程中電路全部采用硬件搭建的方式完成。根據(jù)對計算機組成的分析可知，此簡單的計算機系統(tǒng)可分為四個部分，即運算通路、存儲通路、微程序控制器和時序發(fā)生裝置。起中時序發(fā)生裝置直接采用實驗臺上提供的時序發(fā)生器，其余三個部分均通過芯片連通，然后按照各部分的邏輯聯(lián)系將它們組合起來，從而形成整個系統(tǒng)。總體結(jié)構(gòu)圖見 圖4.3.1邏輯框圖（手繪）每一條機器指令的執(zhí)行分為兩個周期，即取指周期和執(zhí)行周期，其中取指微指令為公操作，執(zhí)行微指令歲機器指令操作碼的不同而不同。4.3.2運算通路此部分電路的功能

10、是完成加、減的算術(shù)運算和與、或、非等邏輯運算，并將運算結(jié)果送入累加器AC中存儲。多功能算術(shù)邏輯運算單元181可實現(xiàn)上述運算，所以選擇該芯片作為此部分通路的主體運算部件，因為181芯片只能實現(xiàn)四位數(shù)的運算，而實驗中的數(shù)據(jù)均為八位，所以181芯片需要兩片；8D鎖存器373能實現(xiàn)對8位數(shù)據(jù)的鎖存，所以可以用一個373芯片作為累加器AC；在實際系統(tǒng)中，數(shù)據(jù)需要緩沖，所以用373芯片作為運算結(jié)果到累加器的緩沖器。運算通路框圖如圖 所示。圖 4.3.2 運算通路框圖4.3.3存儲通路此部分通路的作用是存儲程序運行所需的機器指令及數(shù)據(jù)，并根據(jù)在微指令的控制下將指令送指令寄存器IR，或?qū)?shù)據(jù)送數(shù)據(jù)寄存器DR1

11、，或者將累加器中的內(nèi)容存儲到指定單元。6116芯片存儲字長為8位，且易于進行寫操作，可用作系統(tǒng)的主存，為防止在線路上發(fā)生數(shù)據(jù)沖突，使用兩片244芯片分別控制輸入數(shù)據(jù)及回存數(shù)據(jù)，同時使用兩片373芯片分別作為數(shù)據(jù)寄存器DR1和指令寄存器IR。存儲通路框圖如圖 4所示。圖 4.3.3 存儲通路框圖4.3.4地址選擇通路系統(tǒng)在設(shè)計時，都分為取指和執(zhí)行周期，在這兩個周期中，都涉及對主存的訪問，而指令地址和數(shù)據(jù)地址分別來自程序計數(shù)器和指令寄存器以及堆棧的地址碼，因此需要根據(jù)不同的指令周期對地址進行選擇，此部分通路就完成這個功能。實驗中主存地址需4位，段選地址需2位，157芯片可以通過對S的選擇實現(xiàn)對兩路

12、4位數(shù)的選擇，所以用2片157芯片作為地址選擇器件。地址選擇通路框圖如Error! Reference source not found.所示。圖 4.3.4 地址選擇通路4.3.5程序計數(shù)器 實驗中指令長度為8位，所以在順序執(zhí)行程序時，每執(zhí)行完一條指令，程序計數(shù)器要自動加1，且在跳轉(zhuǎn)指令中程序計數(shù)器的內(nèi)容要變成指定內(nèi)容。193芯片是同步四位計數(shù)器，隨控制的不同，既可以實現(xiàn)加1計數(shù)，也可以直接置數(shù)，所以選用193芯片作為程序計數(shù)器。4.3.6寄存器實驗中，從主存中取出的數(shù)據(jù)需要送數(shù)據(jù)寄存器，從主存中取出的指令需要送指令寄存器，經(jīng)過運算器運算出的結(jié)果需要送累加器，從指令寄存器中取出的指令操作碼需

13、要送微地址寄存器，從控制寄存器取出的微指令需要送微指令寄存器。373芯片能作為8位鎖存器，395芯片能作為4位鎖存器，所以實驗中采用373芯片作為8位寄存器，采用395芯片作為4位寄存器。4.3.7時序控制實驗臺上有時序電路，以5個節(jié)拍（T0T4）作為一個cpu周期。4.3.8控存電路根據(jù)需要，實驗中設(shè)計微指令長度為16位。因為微指令輸入控制存儲器后，一般適用于該指令系統(tǒng)中的所有指令，不需改變，所以控制存儲器不用經(jīng)常進行寫操作。2816芯片是電可擦除可改寫的只讀存儲器，具有數(shù)據(jù)不易丟失和修改靈活的特點，所以采用兩片2816串聯(lián)作為控制存儲器。微指令的地址是指令的操作碼，所以將指令中的操作碼取出

14、送微地址寄存器中，然后將微地址對應(yīng)的微指令讀出送微指令寄存器中作為整個電路的控制信號。微地址為4位，采用395芯片；微指令長度為16位，其中有兩位需要鎖存，采用1片373芯片?？刂齐娐房驁D如Error! Reference source not found.所示。4.4軟件設(shè)計4.4.1機器指令系統(tǒng)設(shè)計根據(jù)課程設(shè)計的要求，操作碼采用固定長度的編碼方式，由于系統(tǒng)至少包含10條指令，所以操作碼設(shè)定為4位。系統(tǒng)支持的指令包括公操作、LOADI(立即數(shù)尋址）、LOAD（直接尋址）、STORE(直接尋址)、LOADII(間接尋址)、STOREII（間接尋址）、ADD（直接尋址）、SUB(直接尋址)、AN

15、D（直接尋址）、OR（直接尋址）、JO(直接尋址)、JZ（直接尋址）、JMP(直接尋址)、PUSH(進棧)、POP（出棧）、STOP(停機)。指令有單地址指令和零地址指令，指令的地址碼也為4位。零地址指令示對系統(tǒng)的運行進行直接控制，例如停機指令STOP表示終止程序運行，系統(tǒng)暫停。單地址指令均為雙目運算，表示將AC中的內(nèi)容與指定操作數(shù)進行運算后將運算結(jié)果存入AC。其中除AC中的內(nèi)容外，另一操作數(shù)由指令的地址碼及對應(yīng)的尋址方式給出。直接尋址方式下，該地址碼給出操作數(shù)在主存中的地址；立即數(shù)尋址方式下，該地址碼即為操作數(shù)。各指令對應(yīng)功能如表 4.4.1所示。 表 4.4.1 各指令對應(yīng)功能表編號匯編指

16、令對應(yīng)功能尋址方式0000公操作取指令XXXX0001LOADI寫立即數(shù)入累加器立即數(shù)尋址0010LOAD從6116送數(shù)據(jù)入累加器直接尋址0011STORE往6116存數(shù)據(jù)直接尋址0100LOADII從6116送數(shù)據(jù)入累加器間接尋址0101STOREII累加器數(shù)據(jù)存回6116間接尋址0110ADD加法運算直接尋址0111SUB減法運算直接尋址1000ANDA和B相與直接尋址1001ORA和B相或直接尋址1010JO條件跳轉(zhuǎn)直接尋址1011JZ條件跳轉(zhuǎn)直接尋址1100JMP無條件跳轉(zhuǎn)直接尋址1101PUSH數(shù)據(jù)入棧XXXX1110POP數(shù)據(jù)出棧XXXX1111STOP停機XXXX4.4.2微指令

17、設(shè)計微指令的設(shè)計思想是將電路中的控制信號對應(yīng)為微指令中的某一位，通過0或1來表示該控制信號是否有效，通過微指令來控制各個部件。首先根據(jù)電路的設(shè)計方案，列出圖4.3.1中的控制點，微指令長度為16位，而設(shè)計方案中的控制信號多于16個，所以要對控制信號進行適當?shù)暮喜?。并采用與硬布線方式相結(jié)合的方法來設(shè)計。合并后2816對應(yīng)的控制信號如Error! Reference source not found.所示，所有控制信號的邏輯表達式如表4.4.3所示。 表 4.4.2 設(shè)計方案中控制信號說明2816輸出控制信號作用說明C15Ax1Ax2控制累加器第一個373的鎖存控制累加器第二個373的鎖存C14S

18、3控制181運算的種類C13S2C12S1C11S0C10MC9C0C8IRAR控制指令寄存器鎖存控制地址寄存器鎖存C7157-1控制第一個157選通信號C6157-2ADDR1控制第二個157選通信號控制內(nèi)存段選C5157-3ADDR2控制第三個157選通信號控制內(nèi)存段選C4PC+395load395clear控制程序計數(shù)器的跳轉(zhuǎn)控制指令計數(shù)器的置數(shù)功能控制指令計數(shù)器的清零功能C3PCload控制計數(shù)器是否加載數(shù)據(jù)C2STOP停機C1FLAG標志計數(shù)器，僅在加減時打通C0244-16116WE給內(nèi)存置初值控制6116的讀寫功能 表 4.4.3 所有控制信號的邏輯表達式一覽表控制信號邏輯表達式

19、Ax1Ax1 = C15 & T2Ax2Ax2 = C15 & T3IRIR = C8 & T1ARAR = C8 & T2PC+PC+ = C4 | T3395load395load = C4 | T5395clear 395clear = ( C4 & T5 )PCloadPCload = d5 & ( d4 & of ) | ( d4 & zf ) | T3 | C3FLAGFLAG = C1 & T2244-1244-1 = C0 | T36116WE6116WE = C0 | T3SP+SP+ = d5 | T4

20、 | C5SP-SP- = d4 | T1 | C5S3S3 = C14S2S2 = C13S1S1 = C12S0S0 = C11MM = C10C0C0 = C9157-1157-1 = C7157-2157-2 = C6157-3157-3 = C5Addr1Addr1 = C6Addr2Addr2 = C5STOPSTOP = C24.4.3微程序設(shè)計匯編指令對應(yīng)的微程序表如表 4.4.4所示。 表 4.4.4 匯編指令對應(yīng)的微程序表指令指令格式C15C12C11C8C7C4C3C0控存地址低四位公操作0000XXXX0000001100001001LOADI0001DDDD11010

21、11011011001LOAD0010DDDD1101011001011001STORE0011DDDD0000001001011000LOADII0100DDDD1101011101011001STOREII0101DDDD0000001101011000ADD0110DDDD1100101001011011SUB0111DDDD1011000001011011AND1000DDDD1101111001011001OR1001DDDD1111011001011001JO1010DDDD0000001001010001JZ1011DDDD0000001001010001JMP1100DDDD0

22、000001001010001PUSH1101XXXX0000001000111000POP1110XXXX1101011000111001STOP1111XXXX00000010010111014.4.4時序系統(tǒng)設(shè)計定指令在執(zhí)行過程中各個周期的微指令即有效控制信號后，將各控制信號的作用時間進一步細化到一個周期的某個節(jié)拍，從而借助時序系統(tǒng)實現(xiàn)對控制信號的定時控制，使得指令能夠有序執(zhí)行，最終達到系統(tǒng)自動運行的目的。將一個cpu周期劃分為5個節(jié)拍T0T4，取指周期及個指令的執(zhí)行周期中，控制信號的作用列表如下。各指令節(jié)拍安排如表4.4.5表4.4.13 所示：表 四.4.5 LOADI各節(jié)拍的操作及

23、控制信號表節(jié)拍操 作對應(yīng)的控制信號取指周期T0IR6116IR=1 ; C6=0 ; C5=0T1ARIRAR=1T2T3T4395Load395Load=0執(zhí)行周期T0選擇6116段C6=1 ; C5=0T1Ax1181AR157-1=1 ; Ax1= 1T2Ax2Ax1Ax2=1T3T4395clear395clear=0 表 四.4.6 LOAD個節(jié)拍的操作及控制信號表節(jié)拍操 作對應(yīng)的控制信號取指周期T0IR6116IR=1; C6=0 ; C5=0T1ARIRAR=1T2T3T4395Load395Load=0執(zhí)行周期T0選擇6116段C6 ; C5T1Ax11816116Ax1 ;

24、157-2 ;157-1 ; M ; S3S0T2Ax2Ax1Ax2T3T4395clear395clear=0 表 四.4.7 STORE 各節(jié)拍操作與相關(guān)控制信號表節(jié)拍操 作對應(yīng)的控制信號取指周期T0IR6116IR=1 ; C6=0; C5=0T1ARIRAR=1T2T3T4395Load395Load=0執(zhí)行周期T0選擇6116段C6 ; C5T1T26116數(shù)據(jù)段Ax2244-1 ;6116 ;WE ;157-2T3T4395clear395clear=0 表 4.4.8 LOADII 各節(jié)拍操作與相關(guān)控制信號表節(jié)拍操 作對應(yīng)的控制信號取指周期T0IR6116IR=1 ; C6=0

25、; C5=0T1ARIRAR=1T2T3T4395Load395Load=0執(zhí)行周期T0選擇6116段IR6116C6 ; C5IRT1ARIRAR ; 157-1 ; M ;S3S0T2Ax26116Ax2T3T4395clear395clear=0 表 4.4.9 STOREII 各節(jié)拍操作及控制信號表節(jié)拍操 作對應(yīng)的控制信號取指周期T0IR6116IR=1 ; C6=0 ; C5=0T1ARIRAR=1T2T3T4395Load395Load=0執(zhí)行周期T0選擇6116段IR6116C6 ; C5IRT1ARIRART2Ax26116244-1 ； 6116WET3T4395clear3

26、95clear=0 表 4.4.10 ADD ;SUB ; AND ; OR各節(jié)拍操作與控制信號表節(jié)拍操 作對應(yīng)的控制信號取指周期T0IR6116IR=1 ; C6=0 ; C5=0T1ARIRAR=1T2T3T4395Load395Load=0執(zhí)行周期T0選擇6116段C6 ; C5T1Ax16116S3S0 ; M ; C0 ; Ax1 ;157-1T2Ax2Ax1Ax2T3T4395clear395clear=0 表4.4.11 JMP ; JO ;JZ 各節(jié)拍操作及控制信號表節(jié)拍操 作對應(yīng)的控制信號取指周期T0IR6116IR=1 ; C6=0 ; C5=0T1ARIRAR=1T2T3

27、T4395Load395Load=0執(zhí)行周期T0選擇6116段C6 ; C5T1T2PCARPCload ; OF ; ZFT3T4395clear395clear=0 表4.4.12 PUSH 各節(jié)拍操作及控制信號表節(jié)拍操 作對應(yīng)的控制信號取指周期T0IR6116IR=1 ; C6=0 ; C5=0T1ARIRAR=1T2T3T4395Load395Load=0執(zhí)行周期T0選擇6116段C6 ; C5T1T26116堆棧段Ax2157-2 ；244-1 ；6116WET3SP+SP+T4395clear395clear=0 表4.4.13 POP各節(jié)拍操作及控制信號表節(jié)拍操 作對應(yīng)的控制信號

28、取指周期T0IR6116IR=1 ; C6=0 ; C5=0T1ARIRAR=1T2T3T4395Load395Load=0執(zhí)行周期T0選擇6116段SP-C6 ; C5SP-T1Ax16116堆棧段157-2 ； S3S0 ; M ; Ax1T2Ax2Ax1Ax2T3T4395clear395clear=0五 實驗實現(xiàn)5.1選用芯片5.1.1 74LS181系統(tǒng)使用了2片181芯片作為ALU，用于8位的運算器，負責執(zhí)行各種算術(shù)邏輯運算。181芯片引腳圖及引腳說明如表 .1。 表 5.1.1 181芯片引腳圖及引腳說明5.1.2 74SL373系統(tǒng)使用了5片373芯片分別作為數(shù)據(jù)寄存器Ax（2

29、片）、指令寄存器IR（1片）、地址寄存器AR（1片）、標志寄存器FLAG(1片)、微命令寄存器(1片)，它們用于對從存儲器中讀出的內(nèi)容進行選擇性地鎖存。373芯片的引腳圖及其功能說明如Error! Reference source not found.所示。功能表：輸出控制使能G D輸出QLLLHH HH LL XX XHLQ0Z說明：當G為高時，Q輸出將隨數(shù)據(jù)D輸入而變。 當G為低時，Q輸出將鎖存在已建立的數(shù)據(jù)電平。373芯片引腳圖表5.1.1 373芯片的引腳圖及功能說明5.1.3 74SL395系統(tǒng)中使用了一片395芯片作為4位微地址的寄存器UPC，通過不斷更新其中的內(nèi)容（裝入微地址或清

30、零）來實現(xiàn)對不同微指令的讀取操作，從而實現(xiàn)對電路的控制。395芯片的引腳圖及其功能說明如表 5.1.2所示。表 5.1.2 395芯片引腳圖及功能說明功能表(1)：輸 入輸出MR CP PE Ds DnQn總清L X X X XL裝入H H X LH H X HLH輸 入輸出OEQn(寄存器)Q0Q3LLLHLHHHLH高阻高阻功能表(2)：395芯片引腳圖5.1.4 74SL244系統(tǒng)中使用了4片244芯片，分別用在向主存中輸入程序執(zhí)行所需指令及數(shù)據(jù)（1片）、將運算結(jié)果回存至主存指定單元（1片）、向控存中寫入指令系統(tǒng)所對應(yīng)的微指令（2片）。它們用于隔離數(shù)據(jù)，防止數(shù)據(jù)沖突。 244芯片的引腳圖

31、及功能說明如表 5.1.3所示。表 5.1.3 244芯片引腳圖及功能說明輸 入輸 出OEa Ia OEb IbYa YbL L L L H HL H L H H HH X H X高阻 高阻功能表：244芯片引腳圖5.1.5 74SL157系統(tǒng)中使用了3片157芯片作為地址選擇部件，其作用是根據(jù)指令周期的不同選擇適當?shù)臄?shù)據(jù)和主存地址以實現(xiàn)指令和數(shù)據(jù)的正確存取。157芯片的引腳圖及其功能說明如表 5.1.4所示。表 5.1.4 157芯片引腳圖及功能說明功能表：使能端輸入選擇數(shù)據(jù)輸入輸出ESI0I1YHLLLLXHHLLXXXLHXLHXXLLHLH157芯片引腳圖5.1.6 74SL161系統(tǒng)

32、中使用了2片193芯片，1片作為程序計數(shù)器PC，用于存儲程序中下一條指令在主存中的地址，實現(xiàn)程序的順序執(zhí)行或跳轉(zhuǎn)指令的執(zhí)行；1片作為堆棧SP。5.1.7 74SL6116系統(tǒng)中使用了1片6116芯片作為主存儲器，存儲字長為8為，用于存儲程序執(zhí)行所涉及的指令機器碼及數(shù)據(jù)已經(jīng)程序執(zhí)行過程中的運算結(jié)果。6116芯片的引腳圖及其功能說明如表 5.1.5所示。5.1.8 74SL2816系統(tǒng)中使用了2片2816芯片作為控制存儲器，用于對16位微指令進行存儲。2816芯片的引腳圖同6116芯片的引腳圖，讀寫控制與6116芯片類似，見表 5.1.7。 表 5.1.5 61162/2816芯片引腳圖及功能說明

33、功能表：(6116)輸入IO工作方式CE WE OE DI DOH X XL H LL L HL L LL H H X high-zhigh-z DO DI high-z DI high-z X high-z非選擇ReadWriteWrite選 擇說明：對于2816芯片，寫入時，CE為高電平，WE加負脈沖；讀出時，CE為低電平，WE加高電平。6116/2816芯片引腳圖5.1.9 74SL04(反相器)；74SL08(二輸入與門)；74LS32（二輸入或門）系統(tǒng)中使用了多片04,08,32芯片，其功能是對信號進行反向，相與，相或操作，用于控制信號間的邏輯運算。5.2實驗總引腳圖 圖 5.2.2

34、 總引腳圖注：圖5.2.1為設(shè)計線路圖（手繪）5.3實驗測試實驗測試程序1：加減與或：（5加3）或3）與4）減3 主存地址匯編指令指令碼結(jié)果輸出0000LOADI000101010001STORE001100000010LOADI000100110011STORE001100010100ADD01100000000010000101OR10010001000010110110STORE001100100111LOADI000101001000AND10000010000000001001SUB01110001溢出1010STOP11110000停機實驗測試程序2：間接尋址主存地址匯編指令指令碼

35、意義0000LOADI 0001 0001將立即數(shù)1送入AC0001STORE0011 0010將AC中內(nèi)容存至00100010LOADI0001 0011將立即數(shù)3送入AC0011STORE0011 0001將AC中內(nèi)容存至00010100LOADII0100 0010間接尋址載入（0010）0101JMP1100 0100跳轉(zhuǎn)至0100實驗測試程序3：堆棧主存地址匯編指令指令碼結(jié)果輸出0000LOADI000100010001PUSH110100000010LOADI000100100011PUSH110100000100LOADI000101000101PUSH110100000110L

36、OADI000110000111PUSH110100001000POP11100000000010001001POP11100000000001001010POP11100000000000101011POP11100000000000011100STOP11110000停機六 問題與解決6.1設(shè)計過于復(fù)雜，難以排錯。開始的時候我們想實現(xiàn)的是一個總線結(jié)構(gòu)，并且設(shè)計了兩個通用寄存器與一個堆棧。需要9片244，5片373 ，2片181 ，3片2816 ，1片6116 ，2片157 ，2片193 以及04、08若干。接線工程龐大，雖然有足夠芯片，但最后接出來之后出現(xiàn)問題諸多。首先是實驗臺供電不足；然

37、后各種邏輯完全錯誤；最嚴重的是我們發(fā)現(xiàn)設(shè)計的電路邏輯有問題。實在沒辦法排錯。于是拔線重新設(shè)計，精簡電路解決這個問題：我們?nèi)サ袅送ㄓ眉拇嫫鹘M，但仍保留了堆棧功能。精簡后，244只需要3片，373需5片，2816需2片。大大節(jié)省了資源。6.2實驗臺電壓不足。重連電路以后，我們發(fā)現(xiàn)373的燈就黯淡無光，近似高祖。首先我們認為是373芯片有問題，換了之后沒有效果。后來發(fā)現(xiàn)只有當6116紅燈亮了很多才會有這種現(xiàn)象，然后我們換了6116芯片，收效不大。用萬用電表測電壓，僅2.8V。加用外接電源以后，電壓反而更低。于是，此問題我們沒有再繼續(xù)。6.3堆棧加減不穩(wěn)定。測試堆棧時，堆棧每次加的數(shù)或減的數(shù)不穩(wěn)定。查出原因是SP的時間不對，它每次POP后，應(yīng)該在馬上SP-，以免地址