畢業(yè)論文模板

1、成都理工大學(xué)工程技術(shù)學(xué)院畢業(yè)論文基于DDS信號(hào)發(fā)生器的設(shè)計(jì)作者姓名：張 小 青專(zhuān)業(yè)名稱(chēng)：電子信息工程指導(dǎo)教師：杜 曉 光 講師基于DDS信號(hào)發(fā)生器的設(shè)計(jì)摘要信號(hào)發(fā)生器又稱(chēng)信號(hào)源或振蕩器，在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。各種波形曲線均可以用三角函數(shù)方程式來(lái)表示。例如在通信、廣播、電視系統(tǒng)中，都需要射頻（高頻）發(fā)射，這里的射頻波就是載波，把音頻（低頻）、視頻信號(hào)或脈沖信號(hào)運(yùn)載出去，就需要能夠產(chǎn)生高頻的振蕩器。在工業(yè)、農(nóng)業(yè)、生物醫(yī)學(xué)等領(lǐng)域內(nèi)，如高頻感應(yīng)加熱、熔煉、淬火、超聲診斷、核磁共振成像等，都需要功率或大或小、頻率或高或低的振蕩器。本設(shè)計(jì)主要基于DDS（直接數(shù)字頻率合成）芯片AD9851

2、來(lái)產(chǎn)生正弦波和方波。其中信號(hào)的頻率可以通過(guò)按鍵來(lái)進(jìn)行選擇，產(chǎn)生的波形可以顯示在示波器上。該信號(hào)源的工作頻率范圍是0Hz-70MHz，輸出頻率的精度可達(dá)到0.1Hz。并給出了設(shè)計(jì)的軟硬件的實(shí)現(xiàn)方案。關(guān)鍵字：DDS AD8951 正玄波 方波- IV -AbstractSignal generator is signal power or oscillator in production practice and science and technology has been widely used in the field. Various waveform curve can be expre

3、ssed by trigonometric function equations. For example in telecommunications, broadcasting and television systems, high-frequency radio frequency (need) emission, here is the carrier of radio frequency waves, video and audio (low) signals or carrying out the pulse signal, need to be able to produce h

4、igh-frequency oscillator. In industry, agriculture, biomedical fields, such as in high-frequency heating, smelting, quenching, ultrasonic diagnosis, nuclear magnetic resonance imaging, etc, all need power or big or small, high or low frequency or the oscillator.This design is mainly based on DDS (di

5、rect digital frequency synthesis) chip AD9851 to generate sine and square wave. Wherein the frequency of the signal can be selected through the button, the waveform generator may be displayed on the oscilloscope. The operating frequency range of the signal source is 0Hz-70MHz, the accuracy of the ou

6、tput frequency up to 0.1Hz. And the design of hardware and software implementations.Keywords: DDS ,AD8951 ,sine wave ,square wave.目錄（章標(biāo)題，小二號(hào)，黑體，加粗，居中，頁(yè)號(hào)接上頁(yè)）（下面的目錄使用Word標(biāo)題及目錄功能自動(dòng)生成）摘要IAbstractII目錄III前言11 電子商務(wù)網(wǎng)站技術(shù)概述21.1 電子商務(wù)與電子商務(wù)網(wǎng)站21.2 網(wǎng)上商店簡(jiǎn)介21.3 電子商務(wù)網(wǎng)站實(shí)現(xiàn)技術(shù)21.3.1 瀏覽器端開(kāi)發(fā)技術(shù)31.3.2 Web服務(wù)器端開(kāi)發(fā)技術(shù)31.3.3 網(wǎng)絡(luò)數(shù)據(jù)庫(kù)

7、技術(shù)32 網(wǎng)上商店43 網(wǎng)上書(shū)店分析與設(shè)計(jì)53.1 需求分析53.2 系統(tǒng)設(shè)計(jì)53.3 數(shù)據(jù)庫(kù)設(shè)計(jì)53.3.1 數(shù)據(jù)庫(kù)需求分析53.3.2 數(shù)據(jù)庫(kù)邏輯結(jié)構(gòu)設(shè)計(jì)54 網(wǎng)上書(shū)店功能的JSP實(shí)現(xiàn)7總結(jié)8致謝10參考文獻(xiàn)11附件1 系統(tǒng)安裝說(shuō)明12A1.1 JDK的安裝與配置12A1.2 Resin的安裝與配置12A1.3 數(shù)據(jù)庫(kù)的安裝12A1.4 數(shù)據(jù)庫(kù)的配置12附件2 系統(tǒng)操作說(shuō)明13A2.1 如何進(jìn)入系統(tǒng)13A2.2 系統(tǒng)中用戶(hù)名及密碼136前言DDS同 DSP（數(shù)字信號(hào)處理）一樣，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文

8、縮寫(xiě)。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)，廣泛使用在電信與電子儀器領(lǐng)域，是實(shí)現(xiàn)設(shè)備全數(shù)字化的一個(gè)關(guān)鍵技術(shù)。DDS技術(shù)已經(jīng)越來(lái)越被廣泛的使用，同時(shí)該技術(shù)也正在發(fā)展之中這也是本設(shè)計(jì)的依據(jù)和緒論1.1課題研究的意義與作用1971年，美國(guó)學(xué)者j. Tierney等人撰寫(xiě)的“A Digital Frequency Synthesizer”文中首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理。限于當(dāng)時(shí)的技術(shù)和器件水平，它的性能指標(biāo)尚不能與已有的技術(shù)相比，故未受到重視。近10年間，隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器（Direc

9、t Digital Frequency Synthesis簡(jiǎn)稱(chēng)DDS或DDFS）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的姣姣者。具體體現(xiàn)在相對(duì)帶寬寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號(hào)及其他多種調(diào)制信號(hào)、可編程和全數(shù)字化、控制靈活方便等方面，并具有極高的性?xún)r(jià)比。1.2 DDS的研究現(xiàn)狀與發(fā)展趨勢(shì)在頻率合成（FS, Frequency Synthesis）領(lǐng)域中，常用的頻率合成技術(shù)有模擬鎖相環(huán)、數(shù)字鎖相環(huán)、小數(shù)分頻鎖相環(huán)（fractional-N PLL Synthesis）等，直接數(shù)字合成(Direct Digital S

10、ynthesisDDS)是近年來(lái)新的FS技術(shù)。單片集成的DDS產(chǎn)品是一種可代替鎖相環(huán)的快速頻率合成器件。DDS是產(chǎn)生高精度、快速變換頻率、輸出波形失真小的優(yōu)先選用技術(shù)。DDS以穩(wěn)定度高的參考時(shí)鐘為參考源，通過(guò)精密的相位累加器和數(shù)字信號(hào)處理，通過(guò)高速D/A變換器產(chǎn)生所需的數(shù)字波形（通常是正弦波形），這個(gè)數(shù)字波經(jīng)過(guò)一個(gè)模擬濾波器后，得到最終的模擬信號(hào)波形1。如圖1-1所示，通過(guò)高速DAC產(chǎn)生數(shù)字正弦數(shù)字波形，通過(guò)帶通濾波器后得到一個(gè)對(duì)應(yīng)的模擬正弦波信號(hào)，最后該模擬正弦波與一門(mén)限進(jìn)行比較得到方波時(shí)鐘信號(hào)。DDS系統(tǒng)一個(gè)顯著的特點(diǎn)就是在數(shù)字處理器的控制下能夠精確而快速地處理頻率和相位。除此之外，DDS

11、的固有特性還包括：相當(dāng)好的頻率和相位分辨率（頻率的可控范圍達(dá)Hz級(jí)，相位控制小于0.09°）,能夠進(jìn)行快速的信號(hào)變換（輸出DAC的轉(zhuǎn)換速率300百萬(wàn)次/秒）。這些特性使DDS在軍事雷達(dá)和通信系統(tǒng)中應(yīng)用日益廣泛。其實(shí)，以前DDS價(jià)格昂貴、功耗大（以前的功耗達(dá)Watt級(jí)）、DAC器件轉(zhuǎn)換速率不高，應(yīng)用受到限制，因此只用于高端設(shè)備和軍事上。隨著數(shù)字技術(shù)和半導(dǎo)體工業(yè)的發(fā)展，DDS芯片能集成包括高速DAC器件在內(nèi)的部件，其功耗降低到mW級(jí)（AD9851在3.3v時(shí)功耗為650mW），功能增加了，價(jià)格便宜。因此，DDS也獲得廣泛的應(yīng)用：現(xiàn)代電子器件、通信技術(shù)、醫(yī)學(xué)成像、無(wú)線、PCS/PCN系統(tǒng)、

12、雷達(dá)、衛(wèi)星通信。例如如何產(chǎn)生方波，如圖1-1方波輸出框圖。 圖1-1 方波輸出框圖1.3 DDS系統(tǒng)簡(jiǎn)介1.3.1 DDS的基本原理DDS的基本原理是利用采樣定理，通過(guò)查表法產(chǎn)生波形。DDS的結(jié)構(gòu)有很多種，其基本的電路原理可用圖1-2來(lái)表示。 圖1-2 DDS原理圖相位累加器由N位加法器與N位累加寄存器級(jí)聯(lián)構(gòu)成。每來(lái)一個(gè)時(shí)鐘脈沖，加法器將頻率控制字與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器在時(shí)鐘作用下，不斷對(duì)

13、頻率控制字進(jìn)行線性相位累加。由此可以看出，相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號(hào)的相位，相位累加器的溢出頻率就是DDS輸出的信號(hào)頻率。 用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器（ROM）的相位取樣地址，這樣就可把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值（二進(jìn)制編碼）經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。波形存儲(chǔ)器的輸出送到DA轉(zhuǎn)換器，DA轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬量形式信號(hào)。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)2。 DDS在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、高分辨力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標(biāo)方面

14、遠(yuǎn)遠(yuǎn)超過(guò)了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。1.3.2DDS的性能特點(diǎn)（1）輸出頻率相對(duì)帶寬較寬 輸出頻率帶寬為50%s（理論值）。但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對(duì)輸出信號(hào)雜散的抑制，實(shí)際的輸出頻率帶寬仍能達(dá)到40%s。 （2）頻率轉(zhuǎn)換時(shí)間短 DDS是一個(gè)開(kāi)環(huán)系統(tǒng)，無(wú)任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得DDS的頻率轉(zhuǎn)換時(shí)間極短。事實(shí)上，在DDS的頻率控制字改變之后，需經(jīng)過(guò)一個(gè)時(shí)鐘周期之后按照新的相位增量累加，才能實(shí)現(xiàn)頻率的轉(zhuǎn)換。因此，頻率轉(zhuǎn)換的時(shí)間等于頻率控制字的傳輸時(shí)間，也就是一個(gè)時(shí)鐘周期的時(shí)間。時(shí)鐘頻率越高，轉(zhuǎn)換時(shí)間越短。DDS的頻率轉(zhuǎn)換時(shí)間可達(dá)納秒數(shù)量級(jí)，比

15、使用其它的頻率合成方法都要短數(shù)個(gè)數(shù)量級(jí)。 （3）頻率分辨率極高 若時(shí)鐘s的頻率不變，DDS的頻率分辨率就由相位累加器的位數(shù)決定。只要增加相位累加器的位數(shù)N即可獲得任意小的頻率分辨率。目前，大多數(shù)DDS的分辨率在Hz數(shù)量級(jí)，許多小于MHz甚至更小。 （4）相位變化連續(xù) 改變DDS輸出頻率，實(shí)際上改變的每一個(gè)時(shí)鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號(hào)相位的連續(xù)性。 （5）輸出波形的靈活性 只要在DDS內(nèi)部加上相應(yīng)控制如調(diào)頻控制FM、調(diào)相控制PM和調(diào)幅控制AM，即可以方便靈活地實(shí)現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生FSK、PSK、ASK和MSK等信號(hào)。另

16、外，只要在DDS的波形存儲(chǔ)器存放不同波形數(shù)據(jù)，就可以實(shí)現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任意的波形。當(dāng)DDS的波形存儲(chǔ)器分別存放正弦和余弦函數(shù)表時(shí)，既可得到正交的兩路輸出。 （6）其他優(yōu)點(diǎn) 由于DDS中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當(dāng)靈活，因此性?xún)r(jià)比極高。1.3.3DDS的結(jié)構(gòu)組成DDS 是由以下模塊組成：相位累加器、正弦查詢(xún)表、數(shù)模轉(zhuǎn)換器和低通濾波器。通常把 DDS 從頻率寄存器開(kāi)始到波形存儲(chǔ)表的數(shù)字部分稱(chēng)作數(shù)控振蕩器1.3.3.1相位累加器 DDS中包含相位累加器，其作用是對(duì)相位進(jìn)行加法運(yùn)算，令相位累加器的值為An，下

17、一周期記為An+i，那么: An+i=An+K (2-1) 由上式可見(jiàn)，A二為一等差數(shù)列，也即: An=nK+Aa (2-2)A0表示相位累加器的初始值。由以上的表達(dá)式可知，每過(guò)一個(gè)時(shí)鐘周期，相位累加器的內(nèi)容就增加K。設(shè)相位累加器的初始為00.00，相位增量K的值為00.01，這時(shí)每經(jīng)過(guò)一個(gè)時(shí)鐘周期，相位累加器都要加上00.01，若此累加器是32位的寬度，那么此相位累加器就需要2 32個(gè)時(shí)鐘周期才會(huì)溢出。若n取值32, M取值1，這樣得到的輸出信號(hào)的頻率等于時(shí)鐘頻率除以2320若M取值為2，輸出頻率就是原來(lái)的兩倍。由此可見(jiàn)，M的取值決定了輸出信號(hào)的相位變化，稱(chēng)為相位增量控制字。設(shè)參考時(shí)鐘頻率為

18、fc，那么輸出正弦波的頻率為: f0=Mfc/2n若令n取32，那么其分辨率可達(dá)幾十億分之一。實(shí)際上，在DDS系統(tǒng)里，相位累加器的信息不會(huì)全部送至波形存儲(chǔ)器，通常取高K位。這樣大大地減少了查找表的規(guī)模，雖然舍去了一些位數(shù)會(huì)帶來(lái)一定的噪聲，但是這個(gè)噪聲的大小是完全可以接受的，真正的相位噪聲主要來(lái)源于參考時(shí)鐘信號(hào)。因此，為了減小噪聲，選擇一個(gè)高穩(wěn)定度的參考時(shí)鐘顯得尤為重要。1.3.3.2正選查詢(xún)表 正弦查詢(xún)表也即波形存儲(chǔ)器，是一種可編程的只讀存儲(chǔ)器，它以采樣編碼值來(lái)表示周期正弦信號(hào)，通過(guò)相位尋址正弦信號(hào)的幅度信息。其中，每個(gè)地址對(duì)應(yīng)正弦波內(nèi)的一個(gè)相位點(diǎn)。將相位控制字與相位寄存器的內(nèi)容相加，得到的結(jié)

19、果作為地址對(duì)查詢(xún)表進(jìn)行尋址，這樣便可找出其對(duì)應(yīng)的正弦波幅度信息。該幅度信息也即量化振幅值。因此，這個(gè)查找表相當(dāng)于一個(gè)相位/振幅變換器，它將相位累加器的相位信息映射成數(shù)字振幅信息，這個(gè)數(shù)字振幅值就作為D/A變換器的輸入。下面是正弦查詢(xún)表。 但這里需要注意兩個(gè)問(wèn)題:是正弦波的幅度是有正負(fù)的,而DAC的輸出如表1以01為取值,故需加一位極性標(biāo)記,在相位量等2時(shí)對(duì)DAC的輸出作極性變換為避免負(fù)電壓輸出,可輸出1+sin是表2的正弦幅度是對(duì)幅度為01的連續(xù)正弦信號(hào)的取值,可以是01之間的任何值,而DAC的輸出是量化的,在這里只有16種取值,可能存儲(chǔ)的只是這些值中取一個(gè)最接近所要求的值,這就必定會(huì)出現(xiàn)所謂

20、的“量化誤差”。不難想象,DAC的位數(shù)越多,量化誤差也就越小。以上說(shuō)明中認(rèn)為在ROM 中存儲(chǔ)了整周期的正弦函數(shù)表, 實(shí)際并不是必須的。比如,正負(fù)半周只是極性不同,取值是完全一樣的,所以只要存半個(gè)周期即可。又如,0/2 和/2-的取值是完全對(duì)稱(chēng)的,只要將相位求其的補(bǔ),就可求得其對(duì)稱(chēng)的取值,因而只需存儲(chǔ)l/4周期的幅度碼即可當(dāng)然同時(shí)還必須有象限的信息。“00”為第象限, “01”為第象限,“10”了為第象限,“11”為第象限。相位碼的第一位就是極性標(biāo)記,“0”了為正極性,“1”為負(fù)極性。以上舉例中相位碼是四位,實(shí)際應(yīng)用中為減少相位量化噪聲,相位碼的位數(shù)要多得多, 相應(yīng)ROM的存儲(chǔ)容量就很大。為減少

21、幅度量化噪聲,DAC的位數(shù)實(shí)際上也要多得多2 系統(tǒng)設(shè)計(jì)2.1指標(biāo)要求本系統(tǒng)在以DDS技術(shù)為基礎(chǔ)，設(shè)計(jì)和實(shí)現(xiàn)一低雜散、低相噪、高穩(wěn)定度的信號(hào)發(fā)生器，具體指標(biāo)要求為:工作頻率:1一10MHz雜散指標(biāo):-50dBc相位噪聲:<-90dBc / Hz10KHz分辨率0.1Hz頻率穩(wěn)定度:1 x10-6頻率捷變時(shí)間:小于l0us下面將依據(jù)以上提出的性能指標(biāo)設(shè)計(jì)頻率合成器的整體方案。2.2總體方案分析信號(hào)發(fā)生模塊DDS模塊AD9851LCD液晶顯示電源模塊ARM94*4矩陣鍵盤(pán) 其中，ARM用來(lái)實(shí)現(xiàn)對(duì)整個(gè)系統(tǒng)的控制，通過(guò) 4*4 矩陣式鍵盤(pán)輸入信號(hào)的頻率和初始相位值，經(jīng)ARM軟件程序處理后轉(zhuǎn)換為控制

22、字，通過(guò)串行數(shù)據(jù)模式送至 DDS 芯片，然后在 DDS 芯片的信號(hào)輸出端接一數(shù)模轉(zhuǎn)換器，最后通過(guò)一低通濾波器便可得到所需的高頻譜純度的正弦信號(hào)。將信號(hào)經(jīng)采樣保持、模數(shù)轉(zhuǎn)換后送回至ARM芯片 ARM 中，通過(guò)軟件計(jì)算得出信號(hào)的頻率值及相位值，并在LCD1602 顯示出來(lái)。2.3AD9851 芯片的介紹本系統(tǒng)采用了美國(guó)模擬器件公司生產(chǎn)的高集成度產(chǎn)品 AD9851 芯片。AD9851 是在 AD9850 的基礎(chǔ)上，做了一些改進(jìn)以后生成的具有新功能的 DDS 芯片。AD9851 相對(duì)于 AD9850 的內(nèi)部結(jié)構(gòu)，只是多了一個(gè) 6 倍參考時(shí)鐘倍乘器，當(dāng)系統(tǒng)時(shí)鐘為 180MHz 時(shí)，在參考時(shí)鐘輸入端，只需

23、輸入 30MHz 的參考時(shí)鐘即可。AD9851 是由數(shù)據(jù)輸入寄存器、頻率/相位寄存器、具有 6 倍參考時(shí)鐘倍乘器的 DDS 芯片、10位的模/數(shù)轉(zhuǎn)換器、內(nèi)部高速比較器這幾個(gè)部分組成。其中具有 6 倍參考時(shí)鐘倍乘器的 DDS 芯片是由 32 位相位累加器、正弦函數(shù)功能查找表、D/A 變換器以及低通濾波器集成到一起。這個(gè)高速 DDS 芯片時(shí)鐘頻率可達(dá) 180MHz， 輸出頻率可達(dá) 70 MHz，分辨率為 0.04Hz。AD9851采用28引腳的SSOP表面封裝，其引腳排列如圖3-5所示，各引腳定義如下：D0D7：8 位數(shù)據(jù)輸入口，可給內(nèi)部寄存器裝入 40 位控制數(shù)據(jù)。PGND：6 倍參考時(shí)鐘倍乘器

24、地。PVCC：6 倍參考時(shí)鐘倍乘器電源。W-CLK：字裝入信號(hào)，上升沿有效。FQ-UD：頻率更新控制信號(hào)，時(shí)鐘上升沿確認(rèn)輸入數(shù)據(jù)有效。FREFCLOCK：外部參考時(shí)鐘輸入。 CMOS/TTL 脈沖序列可直接或間接地加到 6 倍參考時(shí)鐘倍乘器上。在直接方式中，輸入頻率即是系統(tǒng)時(shí)鐘；在 6 倍參考時(shí)鐘倍乘器方式，系統(tǒng)時(shí)鐘為倍乘器輸出。 AGND：模擬地。AVDD：模擬電源(+5)。 DGND：數(shù)字地。 DVDD：數(shù)字電源(+5)。 RSET、DAC：外部復(fù)位連接端。 VOUTN：內(nèi)部比較器負(fù)向輸出端。 VOUTP：內(nèi)部比較器正向輸出端。 VINN：內(nèi)部比較器的負(fù)向輸入端。 圖3-5 AD9851管

25、腳示意圖VINP：內(nèi)部比較器的正向輸入端。DACBP：DAC 旁路連接端。 IOUTB： “互補(bǔ)”DAC 輸出。 IOUT：內(nèi)部 DAC 輸出端。 RESET：復(fù)位端。低電平清除 DDS累加器和相位延遲器為 0Hz 和 0 相位，同時(shí)置數(shù)據(jù)輸入為串行模式以及禁止 6 倍參考時(shí)鐘倍乘器工作。2.4ARM920T的內(nèi)部功能和特點(diǎn)ARM920T高緩存處理器是ARM9Thumb系列中高性能的32位ARM系統(tǒng)處理器。下面我們只了解ARM920TDMI。ARM920TDMI內(nèi)核可執(zhí)行32位ARM及16位Thumb指令集。ARM920TDMI處理器是哈佛結(jié)構(gòu)的，包括取值、譯碼、執(zhí)行、存儲(chǔ)及寫(xiě)入的五級(jí)流水線。

26、ARM920T處理器主要特征如下。ARM9TDMI內(nèi)核，ARMv4T架構(gòu)。（1） 兩套指令集：ARM高性能32位指令集和Thumb高代碼密度16位指令集。（2） 5級(jí)流水線結(jié)構(gòu)，即取指（F）、指令譯碼（D）、執(zhí)行（E）、數(shù)據(jù)存儲(chǔ)訪問(wèn)（M）、寫(xiě)寄存器（W）。（3） 16KB數(shù)據(jù)緩存和16KB指令緩存，即虛擬地址64路相關(guān)緩存，每線8W（字），正向及方向操作，偽隨機(jī)或循環(huán)置換，低功耗CAM,RAM設(shè)備。（4） 寫(xiě)緩存：16W的數(shù)據(jù)緩存器，4地址的地址緩存，軟件控制消耗。標(biāo)準(zhǔn)的ARMv4存儲(chǔ)器管理單元（MMU）：區(qū)域訪問(wèn)許可，允許以1/4頁(yè)面大小對(duì)頁(yè)面進(jìn)行訪問(wèn)，16個(gè)嵌入域，64個(gè)輸入指令TLB及6

27、4個(gè)輸入數(shù)據(jù)TLB。8位、16位、32位的指令總線與數(shù)據(jù)總線。3.3 方案的可行性論證對(duì)于系統(tǒng)提出的相關(guān)指標(biāo)，接下來(lái)進(jìn)行如下分析： (1) 相位噪聲：本設(shè)計(jì)采用的DDS芯片AD9850的相位噪聲較小，當(dāng)輸出為 1M-10MHz時(shí)，可以低到一120dBcHz10KHz，經(jīng)PLL20倍頻，最終輸出的相位噪聲為： L0(10KHz)=-120+20log20=-118.699dBc/Hz10KHz (3-1) 高于所要求的-90dBcHz10KHz (2) 雜散抑制： 當(dāng)DDS輸出在10MHz以下時(shí)，奈奎斯帶寬內(nèi)的雜散指標(biāo)為-67dBc，其對(duì)應(yīng)的窄帶的雜散為-91dBc。而相對(duì)應(yīng)寬帶的雜散會(huì)落在鎖相

28、環(huán)的環(huán)路帶寬之外，因此在頻譜圖主譜線的遠(yuǎn)端其雜散水平小于-67dBc。而如果窄帶雜散落在鎖相環(huán)路帶寬內(nèi)，將會(huì)增加20log64dB的雜散，從而其雜散值將達(dá)到-91+20log64=-55dBc，使其性能下降。(3) 頻率分辨率： AD9850在125MHz時(shí)鐘下工作時(shí)，根據(jù)公式f0=Mfc/2N可知，當(dāng)M=1時(shí)，AD9850輸出最小頻率值，把N=32, fc=125MHzc代入計(jì)算，得 f 0.0291Hz 。此精度足可滿(mǎn)足要求。 (4) 頻率穩(wěn)定度： 頻率穩(wěn)定度由參考源決定。要選取高質(zhì)量的溫補(bǔ)壓控晶體振蕩器來(lái)滿(mǎn)足指標(biāo)。 通過(guò)以上分析可知所采取的方案是可行的。3系統(tǒng)硬件設(shè)計(jì)為了便于硬件系統(tǒng)的制

29、作與調(diào)試，本系統(tǒng)采用模塊化的設(shè)計(jì)思想，即把相關(guān)的電路做成相互獨(dú)立的模塊。本硬件系統(tǒng)包括信號(hào)產(chǎn)生與控制電路模塊、人機(jī)交互電路模塊、信號(hào)處理模塊、電源電路模塊等。下面將介紹各功能模塊及其電路的設(shè)計(jì)與實(shí)現(xiàn)。3.1信號(hào)的產(chǎn)生與控制電路模塊設(shè)計(jì) 3.1.1AD9850 電路設(shè)計(jì)AD9850 有串行寫(xiě)入方式和并行寫(xiě)入方式兩種。串行寫(xiě)入方式的優(yōu)點(diǎn)是所用的 I/O 資源少，缺點(diǎn)是數(shù)據(jù)讀寫(xiě)的速度較慢。并行寫(xiě)入方式的優(yōu)點(diǎn)是數(shù)據(jù)讀寫(xiě)快，缺點(diǎn)是占用更多的 I/O 資源。本系統(tǒng)控制核心是 ARM9，采用串行方式實(shí)現(xiàn)對(duì)AD9850 數(shù)據(jù)的寫(xiě)入，通過(guò)人機(jī)接口電路如鍵盤(pán)電路及液晶顯示電路，從而實(shí)現(xiàn)系統(tǒng)電路。如圖 4.1 所示

30、。為了詳細(xì)介紹 AD9850 的用法，這里重點(diǎn)給出本系統(tǒng)中 ARM9 ARM與 AD9850 芯片連接電路，其中 R1=3.9k，R2=50，R3=25，ARM晶振選用 12 MHz，電容采用 20 pF 經(jīng)典值。ARM采用 12 MHz 晶振時(shí)，它的高電平時(shí)間能夠滿(mǎn)足 AD9850 復(fù)位要求，故可將 AD9850 的復(fù)位端與ARM的復(fù)位端直接相連。 AD9850 有有 40 位控制字，其中 32 位是頻率控制位，5 位是相位控制位，1位是電源休眠控制位，2 位是工作方式選擇控制位28。在實(shí)際應(yīng)用中，通常設(shè)置工作方式為 00，其它方式作為測(cè)試使用，可以按 1125°，225°

31、;，45°，90°或者采用其組合控制相位輸出29。 AD9850 有串行和并行兩種控制命令字寫(xiě)入方式。其中串行方式采用 D7 作為數(shù)據(jù)輸入端，每次當(dāng) W_CLK 的上升沿來(lái)臨后，就把一個(gè)數(shù)據(jù)串行移入到輸入寄存器，當(dāng)所有數(shù)據(jù)都移入后，F(xiàn)Q_UD 上升沿出現(xiàn)后便完成輸出信號(hào)頻率和相位的更新30。但要注意的是，此時(shí)數(shù)據(jù)輸入端的三個(gè)管腳不可懸空，其中 DO，D1 腳接高電平，D2 腳要接地。 3.1.2MCU 控制電路本系統(tǒng)以 ARM 作為控制核心，P0 口 8 個(gè)引腳通過(guò)排線與 4*4 矩陣鍵盤(pán)相連，根據(jù)按鍵的情況完成步進(jìn)模式選擇、休眠和喚醒、步進(jìn)加減等功能。P1.0P1.7 端

32、口用 8 芯排線連接到 1602 上的 7 到 14 腳上, P30 連 4 腳（RS）, P31連 5 腳（RW）,P30 連 6 腳（E），通過(guò)程序?qū)㈩l率值、步進(jìn)值顯示到 LCD1602上。P2 口與 AD9850 的 J5 口相連，進(jìn)行串行控制，對(duì) DDS 芯片寫(xiě)入控制字，從而實(shí)現(xiàn)相應(yīng)的頻率輸出。如圖 4.2 所示。圖 3.1 AD9850 電路原理圖圖 3.2 系統(tǒng)控制電路3.2人機(jī)交互電路模塊設(shè)計(jì) 3.2.1鍵盤(pán)輸入電路為了輸入數(shù)據(jù)、查詢(xún)和控制系統(tǒng)的工作狀態(tài)，一般都設(shè)置有鍵盤(pán)，主要包括數(shù)字鍵、復(fù)位鍵和各種功能鍵。鍵盤(pán)是實(shí)現(xiàn)人機(jī)通信的開(kāi)關(guān)矩陣，它由若干個(gè)按鍵構(gòu)成，是ARM系統(tǒng)的輸入設(shè)備

33、之一。用戶(hù)可通過(guò)鍵盤(pán)實(shí)現(xiàn)人機(jī)通信。鍵盤(pán)分成編碼鍵盤(pán)和非編碼鍵盤(pán)，編碼鍵盤(pán)是用專(zhuān)門(mén)的硬件來(lái)識(shí)別按鍵，非編碼鍵盤(pán)是通過(guò)軟件來(lái)識(shí)別按鍵。非編碼鍵盤(pán)又分為行列式和獨(dú)立式兩種。本系統(tǒng)采用非編碼鍵盤(pán)。1、硬件圖 把ARM系統(tǒng)區(qū)域中的 P0.0P0.7 端口用 8 芯排線連接到“4X4 行列式鍵盤(pán)”區(qū)域中的 KEY10-KEY13、KEY20-KEY23 端口上；連線圖如圖 4.3 所示。2、 4×4 矩陣鍵盤(pán)識(shí)別處理 通過(guò)定義每個(gè)按鍵的行值和列值，再把它們組合起來(lái)，這就得到了每個(gè)按鍵的鍵碼。把鍵盤(pán)矩陣的行值和列值送至ARM的并行口，按鍵的一端通過(guò)一限流電阻送至 VCC,ARM通過(guò)程序送出一低電平

34、使其一端接地。通過(guò)鍵盤(pán)處理程序，判斷有沒(méi)有按鍵按下，具本是哪一個(gè)鍵按下，其對(duì)應(yīng)的功能是什么。由于在鍵按下的一瞬間，按鍵存在抖動(dòng)的情況，為了防止誤操作，在程序中必須進(jìn)行去抖動(dòng)處理。兩個(gè)并行口中，其中一個(gè)口輸出掃描碼，使按鍵逐行動(dòng)態(tài)接地，另一個(gè)并行口讀入按鍵信息，由行掃描值和回饋信號(hào)共同形成鍵編碼而識(shí)別按鍵，通過(guò)軟件查表，查出該鍵的功能。 3.2.2液晶顯示電路在ARM系統(tǒng)中，要實(shí)現(xiàn)良好的人-機(jī)界面，除了需要鍵盤(pán)等輸入設(shè)備以外，一般 還配有顯示輸出設(shè)備。常用的顯示器有：發(fā)光二極管顯示器，簡(jiǎn)稱(chēng) LED；液晶顯示器，簡(jiǎn)稱(chēng) LCD。LED 顯示器和 LCD 顯示器具有結(jié)構(gòu)簡(jiǎn)單、成本低、配置靈活、與ARM

35、接口方便等特點(diǎn)。本系統(tǒng)采用 1602LCD 來(lái)顯示。1、1602LCD 簡(jiǎn)介 1602 LCD 主要技術(shù)參數(shù)30： 顯示容量:16×2 個(gè)字符；芯片工作電壓:4.55.5V；工作電流:2.0mA(5.0V)；模塊最佳工作電壓:5.0V；字符尺寸:2.95×4.35(W×H)mm。第 1 腳：VSS 為地電源。 第 2 腳：VDD 接 5V 正電源。 第 3 腳：VL 是液晶顯示偏壓，能實(shí)現(xiàn)對(duì)比度調(diào)整，當(dāng)其接地時(shí)對(duì)比度達(dá)到最大值，增加電壓其對(duì)比度在逐漸減小，本電路通過(guò)加一個(gè)電位器來(lái)調(diào)節(jié)對(duì)比度。 第 4 腳：RS 是數(shù)據(jù)/命令選擇端，取值為 0 時(shí)選擇指令寄存器，取值

36、為 1 時(shí)選擇數(shù)據(jù)寄存器。 第 5 腳：R/W 為讀/寫(xiě)選擇端，高電平時(shí)進(jìn)行讀操作，低電平時(shí) 進(jìn)行寫(xiě)操作。當(dāng)RS 和 R/W 共同為低電平時(shí)可以寫(xiě)入指令或者顯示地址，當(dāng) RS 為低電平R/W 為高電平時(shí)可以讀忙信號(hào)，當(dāng) RS 為高電平 R/W 為低電平時(shí)可以寫(xiě)入數(shù)據(jù)。 第 6 腳：E 端為使能端，當(dāng) E 端由高電平跳變成低電平時(shí)，液晶模塊執(zhí)行命令。 第 714 腳：D0D7 為 8 位雙向數(shù)據(jù)線。1602 液晶模塊的讀寫(xiě)操作、屏幕和光標(biāo)的操作都是通過(guò)指令編程來(lái)現(xiàn)的。 指令 1：清顯示，指令碼 01H,光標(biāo)復(fù)位到地址 00H 位置。 指令 2：光標(biāo)復(fù)位，光標(biāo)返回到地址 00H。 指令 3：光標(biāo)和

37、顯示模式設(shè)置 I/D：光標(biāo)移動(dòng)方向，高電平右移，低電平左移 S:屏幕上所有文字是否左移或者右移。高電平表示有效，低電平則無(wú)效。 指令 4：顯示開(kāi)關(guān)控制。 D：控制整體顯示的開(kāi)與關(guān)，高電平表示開(kāi)顯示，低電平表示關(guān)顯示 C：控制光標(biāo)的開(kāi)與關(guān)，高電平表示有光標(biāo)，低電平表示無(wú)光標(biāo)。 B：控制光標(biāo)是否閃爍，高電平閃爍，低電平不閃爍。 指令 5：光標(biāo)或顯示移位 S/C：高電平時(shí)移動(dòng)顯示的文字，低電平時(shí)移動(dòng)光標(biāo)。 指令 6：功能設(shè)置命令 DL：高電平時(shí)為 4 位總線，低電平時(shí)為 8 位總線 N：低電平時(shí)為單行顯示，高電平時(shí)雙行顯示 F: 低電平時(shí)顯示 5x7 的點(diǎn)陣字符，高電平時(shí)顯示 5x10 的點(diǎn)陣字符。

38、 指令 7：字符發(fā)生器 RAM 地址設(shè)置。 指令 8：DDRAM 地址設(shè)置。 指令 9：讀忙信號(hào)和光標(biāo)地址 BF：為忙標(biāo)志位，高電平表示忙，此時(shí)模塊不能接收命令或者數(shù)據(jù)，如果為低電平表示不忙。 指令 10：寫(xiě)數(shù)據(jù)。 指令 11：讀數(shù)據(jù)。 2、硬件連線圖 把ARM系統(tǒng)區(qū)域中的 P1.0P1.7 端口用 8 芯排線連接到 1602 上的 7 到14 腳上,P30 連 4 腳, P31 連 5 腳,P30 連 6 腳。系統(tǒng)硬件連線如下圖 4.4 所示。3.3信號(hào)處理模塊信號(hào)處理電路要完成兩個(gè)方面的功能：一是有效的抑制噪聲干擾信號(hào)；二是對(duì)合成的幅值較低的信號(hào)進(jìn)行放大。由于本系統(tǒng)要實(shí)現(xiàn) 10MHz 以下

39、的信號(hào)輸出，故采用低通濾波器濾除高次諧波，同時(shí)為了提高系統(tǒng)的穩(wěn)定性，考慮到目前市場(chǎng)上的集成寬頻放大器較多且技術(shù)較為成熟，最后確定采用集成放大器進(jìn)行信號(hào)的放大。 3.3.1低通濾波器的設(shè)計(jì)（1）濾波器方案的選擇 AD9850 輸出的信號(hào)波形含有大量的諧波，并且呈階梯狀變化，為了輸出質(zhì)量好的波形，必須用一個(gè)低通濾波器進(jìn)行濾波31。根據(jù)不同的逼近原則、不同的衰減特性，選擇不同響應(yīng)的濾波器，低通濾波器的頻率響應(yīng)主要有三種：巴特沃斯型，切比雪夫型和橢圓型。 通帶和阻帶都平坦是巴特沃斯低通濾波器響應(yīng)曲線的特點(diǎn)，但它不足是其過(guò)渡帶過(guò)于平緩，曲線下降緩慢；與此相應(yīng)的是橢圓低通濾波器的通帶和阻帶都是抖動(dòng)的，但其

40、優(yōu)點(diǎn)則是過(guò)渡帶下降迅速，過(guò)渡帶很窄32。而切比雪夫低通濾波器的通帶呈現(xiàn)等波紋抖動(dòng)的特點(diǎn)，阻帶是平坦的，過(guò)渡帶比巴特沃斯稍陡。橢圓濾波器適用于需濾除頻率離通帶較近的情況?；谝陨戏治觯鞠到y(tǒng)選擇橢圓濾波器進(jìn)行低通濾波。（2）低通濾波器的設(shè)計(jì)方案 低通濾波器的性能參數(shù)有輸入輸出阻抗、幅頻特性等，為了達(dá)到系統(tǒng)性能的要求，須根據(jù)參數(shù)選擇歸一化元件理論值，然后再去歸一化得出實(shí)際元件值，本系統(tǒng)所需低通濾波器的技術(shù)指標(biāo)是： 3dB 截止頻率為發(fā) fc為 35MHz ，電阻 R1,R2為 100 歐；最低阻帶頻率為 42MHz ，通帶內(nèi)紋波小于 0.2dB。圖3.5 低通濾波器3.3.2輸出放大電路由于 AD

41、9850 的輸出電壓比較小，約 2V 左右，為了得到 10V 左右的輸出，本系統(tǒng)采用寬頻帶放大器對(duì)信號(hào)進(jìn)行功率放大。接下來(lái)將詳細(xì)介紹其電路參數(shù)的分析計(jì)算方法、利用 Multisim 軟件進(jìn)行仿真的結(jié)果。系統(tǒng)功率放大電路如圖 4.7所示。1、 電路設(shè)計(jì)與分析OPA603 是電流反饋型寬頻帶運(yùn)算放大器，-3dB 增益帶寬積達(dá) 160MHz,最大電流輸出達(dá) 150mA,轉(zhuǎn)換速度快,電源電壓為單路或者雙路輸入,范圍由-4.5V 變化到 18V33。完全滿(mǎn)足本系統(tǒng)的要求，因此 OPA603 可以用于本系統(tǒng)的寬頻放大模塊電路中。 圖 4.7 中 OPA603 構(gòu)成了一個(gè)同相比例運(yùn)算放大電路，放大倍數(shù)為Au

42、=1+R3/R1,R3 可以從 0 變化到 2K，所以放大倍數(shù)理論上可以達(dá)到 41，實(shí)際上電路已經(jīng)進(jìn)入正向飽和區(qū)，輸出最大電壓。2、電路性能的 Multisim 仿真 在本系統(tǒng)的設(shè)計(jì)過(guò)程中，應(yīng)用 Multisim 對(duì)電路參數(shù)進(jìn)行了仿真分析，為硬件調(diào)試和測(cè)試莫定了基礎(chǔ)。測(cè)得電路的頻率響應(yīng)如圖 4.8 所示，圖形上部是幅頻響應(yīng)，圖形下部是相頻響應(yīng)。由圖可見(jiàn)，上限頻率大于 10 MHz，低頻段內(nèi)相移為 O。由于電壓增益受負(fù)反饋網(wǎng)絡(luò)控制，導(dǎo)致電路的通頻帶寬度與電路的增益有關(guān)，增益越高，頻帶越窄。3.4 電源電路設(shè)計(jì) 在本系統(tǒng)中用到了兩種電源：AT89S52 采用+5V 供電、信號(hào)放大模塊采用+12V

43、供電。硬件電路如下圖 4.9 所示：圖 4.9 電源電路如圖所示電路為輸出電壓+5V、+12V、輸出電流 1.5A 的穩(wěn)壓電源。它由電源變壓器，橋式整流電路 D1D4，濾波電容 C1、C3，防止自激電容 C2、C3 和固定式三端穩(wěn)壓器(7805)極為簡(jiǎn)捷方便地搭成的。本電路的特點(diǎn)就是結(jié)構(gòu)簡(jiǎn)單，所用到的元器件都比較常見(jiàn)，遇到故障便于維修。3.5電路設(shè)計(jì)中注意的問(wèn)題 由于 AD9850 模塊電路所有元器件都被安排在一塊較小的印刷電路板（PCB）上，元器件既有直插式，也有貼片式，通過(guò)的是高頻信號(hào)。為了使得系統(tǒng)能正常工作，避免高頻干擾的發(fā)生，在布線時(shí)須進(jìn)行以下幾方面的處理。3.5.1 電源與接地的處理

44、 由于電網(wǎng)波動(dòng)等因素的影響，電源線和地線上會(huì)產(chǎn)生噪聲電壓，印刷板上的電路存在電磁干擾，它不僅會(huì)導(dǎo)致電路工作不正常，還會(huì)產(chǎn)生較強(qiáng)的電磁輻射34。為了減小這些干擾，可以通過(guò)加濾波電容的方式來(lái)解決。通常在電路板的電源輸入端跨接 1000uF的電解電容，在 VCC 與電源地之間放置一個(gè) 01uF 的瓷片電容。地線與電源線加粗，為了減小地線的阻抗，盡量縮短走線長(zhǎng)度。對(duì)于多層板，往往專(zhuān)門(mén)設(shè)置一層地平面，但多層板的成本較高。AD9850 電路采用在雙面板上作地線網(wǎng)格的方法能獲得幾乎相同的效果。 良好的接地對(duì)高頻電路來(lái)講尤為重要。為了減小地線電感，本印制板設(shè)計(jì)中采用的是多點(diǎn)接地法，來(lái)盡量增大接地面積，接地線盡

45、量短以減小電感。對(duì)于電路板上上下兩層的空余面積，可以采取地網(wǎng)鋪銅的形式，并在空處打幾個(gè)過(guò)孔使兩層的地網(wǎng)保持電平一致。3.5.2 數(shù)字電路與模擬電路的共地處理 本系統(tǒng) DDS 硬件電路是由數(shù)字電路和模擬電路混合構(gòu)成的。由于系統(tǒng)有高頻信號(hào)輸出，因此在布線時(shí)就需要考慮數(shù)模電路之間互相干擾問(wèn)題，特別是地線上的噪音干擾。數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來(lái)說(shuō)，高頻的信號(hào)線盡可能遠(yuǎn)離敏感的模擬電路器件，對(duì)地線來(lái)說(shuō)，整個(gè) PCB 對(duì)外界只有一個(gè)結(jié)點(diǎn)，所以必須在 PCB 內(nèi)部進(jìn)行處理數(shù)、模共地的問(wèn)題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開(kāi)的它們之間互不相連，只是在 PCB 與外界連接的接口處35。在

46、器件布局上采用模數(shù)分離的方式，模擬信號(hào)線盡量短，采用最短路徑到地的連接方式。采用專(zhuān)用芯片光電隔離器實(shí)現(xiàn)數(shù)模隔離，將數(shù)字和模擬部分完全分開(kāi)，減小噪聲干擾。本系統(tǒng) AD9850 模塊采用多層布線方式，為了節(jié)省成本，減小生產(chǎn)工作量，采用了在電源層布線的工藝。因?yàn)樽詈檬潜Ａ舻貙拥耐暾浴Ｏ駮r(shí)鐘線這樣的高速開(kāi)關(guān)信號(hào)盡量寬度增大，用地線屏蔽，避免把噪聲輻射到線路板其他部分，減小電磁輻射。避免在高速器件如 DDS 下方走線，以免把噪聲耦合到芯片內(nèi)部。電路板底層和頂層的信號(hào)線的走線盡量相互正交。3.6本章小結(jié)本章闡述了基于DDS芯片AD9850的信號(hào)發(fā)生器硬件電路，并進(jìn)行了具體的設(shè)計(jì)和實(shí)現(xiàn)，分成人機(jī)交互模塊、

47、信號(hào)處理電路模塊、控制電路模塊并對(duì)其進(jìn)行了詳細(xì)的分析與論證。4 系統(tǒng)軟件設(shè)計(jì)4.1軟件的總體設(shè)計(jì)為了實(shí)現(xiàn)系統(tǒng)的技術(shù)指標(biāo)，并且對(duì)系統(tǒng)進(jìn)行相應(yīng)的控制，給出系統(tǒng)程序流程圖 4.5 所示。 主要思路如下：首先初始化 AD9850，再通過(guò)鍵盤(pán)選擇頻率值，若其超出范圍，則本次輸入無(wú)效，若有效則將頻率值轉(zhuǎn)換為相應(yīng)的控制字，最后送控制字至AD9850 數(shù)據(jù)寄存器中。 程序設(shè)計(jì)中要特別注意 AD9850 的時(shí)序要求，正確送出邏輯控制字，注意其刷新時(shí)鐘。通過(guò)寫(xiě)端口寫(xiě)入 AD9850 的控制字暫時(shí)寄存在 I/O 緩沖寄存器的控制字傳送到 AD9850 的 DDS 內(nèi)核39開(kāi)始網(wǎng)波動(dòng)等因素的影響，電源線和地線上會(huì)產(chǎn)生

48、噪聲電壓，印刷板上的電路存將鍵值轉(zhuǎn)化為控制字在電磁干擾，它不僅會(huì)導(dǎo)致電路工作不正常，還會(huì)產(chǎn)生較強(qiáng)的電磁輻射34系統(tǒng)初始化。為了減小送控制字至AD9850這些干擾，可以通過(guò)加濾波電容的方式來(lái)解決。通常在電路板的電源輸入端跨接 1000uF送出W-CLK信號(hào)掃描鍵盤(pán)的電解電容，在 VCC 與電源地之間放置一個(gè) 01uF 的瓷片電容。地線與電源線加粗，是否超出范圍為了減小地線的阻抗，盡量縮短走線長(zhǎng)度。 VY下一次輸入對(duì)于多層板，往往專(zhuān)門(mén)設(shè)置一V地平面，但多層板的成本較高。AD9850 電路采用在雙面板上作地線網(wǎng)格的方法能獲得幾乎相同的效果。 NY結(jié)束選擇AM9850的工作模式良好的接地對(duì)高頻電路來(lái)講

49、尤為重要。為了減小地線電感，本印制板設(shè)計(jì)中采用的是多點(diǎn)接地法，來(lái)盡量增大接地面積，接地線盡量短以減小。對(duì)于電路板上上下兩層的空余面積，可以采取地網(wǎng)鋪銅的形式，并在空處打幾個(gè)過(guò)孔使兩層的地網(wǎng)保持電平一致。 在本系統(tǒng)中用到了兩種電源：AT89S52 采用+5V 供電、信號(hào)放大模塊采用+12V 供電。硬件電路如下圖 4.9 所示：4.5.2 數(shù)字電路與模擬電路的共地處理 本系統(tǒng) DDS 硬件電路是由數(shù)字電路和模擬電路混合構(gòu)成的。由于系統(tǒng)有高頻信號(hào)輸出，因此在布線時(shí)就需要考慮數(shù)模電路之間互相干擾問(wèn)題，特別是地線上的噪音干擾。 數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來(lái)說(shuō)，高頻的信號(hào)線盡可能遠(yuǎn)離敏

50、感的模擬電路器件，對(duì)地線來(lái)說(shuō)，整個(gè) PCB 對(duì)外界只有一個(gè)結(jié)點(diǎn)，所以必須在 PCB 內(nèi)部進(jìn)行處理數(shù)、模共地的問(wèn)題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開(kāi)的它們之間互不相連，只是在 PCB 與外界連接的接口處35。在器件布局上采用模數(shù)分離的方式，模擬信號(hào)線盡量短，采用最短路徑到地的連接方式。采用專(zhuān)用芯片光電隔離器實(shí)現(xiàn)數(shù)模隔離，將數(shù)字和模擬部分完全分開(kāi)，減小噪聲干擾。 本系統(tǒng) AD9850 模塊采用多層布線方式，為了節(jié)省成本，減小生產(chǎn)工作量，采用了在電源層布線的工藝。因?yàn)樽詈檬潜Ａ舻貙拥耐暾浴Ｏ駮r(shí)鐘線這樣的高速開(kāi)關(guān)信號(hào)盡量寬度增大，用地線屏蔽，避免把噪聲輻射到線路板其他部分，減小電磁輻射。避免在高

51、速器件如 DDS 下方走線，以免把噪聲耦合到芯片內(nèi)部。電路板底層和頂層的信號(hào)線的走線盡量相互正交。操作、屏幕和光標(biāo)的操作都是通過(guò)指令編程來(lái)實(shí)現(xiàn)的。 指令 1：清顯示，指令碼 01H,光標(biāo)復(fù)位到地址 00H 位置。 指令 2：光標(biāo)復(fù)位，光標(biāo)返回到地址 00H。 指令 3：光標(biāo)和顯示模式設(shè)置 I/D：光標(biāo)移動(dòng)方向，高電平右移，低電平左移 S:屏幕上所有文字是否左移或者右移。高電平表示有效，低電平則無(wú)效。 指令 4：顯示開(kāi)關(guān)控制。 D：控制整體顯示的開(kāi)與關(guān)，高電平表示開(kāi)顯示，低電平表示關(guān)顯示 C：控制光標(biāo)的開(kāi)與關(guān)，高電平表示有光標(biāo)，低電平表示無(wú)光標(biāo)。 B：控制光標(biāo)是否閃爍，高電平閃爍，低電平不閃爍。

52、 指令 5：光標(biāo)或顯示移位 S/C：高電平時(shí)移動(dòng)顯示的文字，低電平時(shí)移動(dòng)光標(biāo)。 指令 6：功能設(shè)置命令 DL：高電平時(shí)為 4 位總線，低電平時(shí)為 8 位總線 N：低電平時(shí)為單行顯示，高電平時(shí)雙行顯示 F: 低電平時(shí)顯示 5x7 的點(diǎn)陣字符，高電平時(shí)顯示 5x10 的點(diǎn)陣字符。 指令 7：字符發(fā)生器 RAM 地址設(shè)置。 指令 8：DDRAM 地址設(shè)置。 指令 9：讀忙信號(hào)和光標(biāo)地址 BF：為忙標(biāo)志位，高電平表示忙，此時(shí)模塊不能接收命令或者數(shù)據(jù)，如果為低電平表示不忙。 指令 10：寫(xiě)數(shù)據(jù)。 指令 11：讀數(shù)據(jù)。 2、硬件連線圖 把ARM系統(tǒng)區(qū)域中的 P1.0P1.7 端口用 8 芯排線連接到 16

53、02 上的 7 到14 腳上,P30 連 4 腳, P31 連 5 腳,P30 連 6 腳。系統(tǒng)硬件連線如下圖 4.4 所示。 第 15、16 腳：背光源正負(fù)極。eb服務(wù)器端開(kāi)發(fā)語(yǔ)言，采用Tomcat作為Web服務(wù)器和JSP引擎，采用Access作為后臺(tái)網(wǎng)絡(luò)數(shù)據(jù)庫(kù)管理系統(tǒng)。本系統(tǒng)采用的技術(shù)方案為JSP +Tomcat+ Access，即使用JSP作為W總結(jié)（章標(biāo)題，小二號(hào)，黑體，加粗，居中）（總結(jié)、致謝、參考文獻(xiàn)等均應(yīng)另起一頁(yè)）論文首先簡(jiǎn)要電子商務(wù)、電子商務(wù)網(wǎng)站，分析了電子商務(wù)網(wǎng)站的實(shí)現(xiàn)技術(shù)，包括客戶(hù)端技術(shù)、Web服務(wù)器端技術(shù)和網(wǎng)絡(luò)數(shù)據(jù)庫(kù)技術(shù)。然后論文討論了網(wǎng)上商店的構(gòu)成，介紹了前臺(tái)系統(tǒng)、后臺(tái)系統(tǒng)的功能，及前臺(tái)顧客操作流程、會(huì)員操作流程、后臺(tái)管理流程及完整的購(gòu)物流程。在前面兩個(gè)部分的基礎(chǔ)上，論文對(duì)網(wǎng)上商店進(jìn)行了詳細(xì)的系統(tǒng)分析和設(shè)計(jì)，包括系統(tǒng)需求分析、運(yùn)行環(huán)境分析、系統(tǒng)功能設(shè)計(jì)及模塊劃分、系統(tǒng)數(shù)據(jù)庫(kù)設(shè)計(jì)等。針對(duì)網(wǎng)上商店本身的特點(diǎn)和對(duì)系統(tǒng)的功能要求，作者選用Apache Tomcat作為Web服務(wù)器，選用JSP作為Web服務(wù)器端的主要開(kāi)發(fā)工具，數(shù)據(jù)庫(kù)系統(tǒng)選用Access。論文最后詳細(xì)介紹了網(wǎng)上書(shū)店功能的全部實(shí)現(xiàn)細(xì)節(jié)，包括運(yùn)行平臺(tái)的配置，數(shù)據(jù)庫(kù)