武漢理工大學課程設計數(shù)字鐘

1、武漢理工大學數(shù)字電子技術基礎課程設計說明書目錄摘要11數(shù)字鐘總構成22數(shù)字鐘單元電路設計32.1 1HZ方波信號設計32.2時間計數(shù)單元電路設計42.2.1計數(shù)器74LS90和74LS16142.2.2時計時電路72.2.3分（秒）計時電路92.2.4計時電路的比較112.3譯碼顯示單元電路設計112.3.1譯碼器74LS48122.3.2顯示器LG5011AH132.3.3譯碼顯示電路142.4 校時單元電路設計143數(shù)字鐘的實現(xiàn)及工作原理154電路的安裝與調試165心得體會17參考文獻19摘要數(shù)字鐘是一種用數(shù)字電路技術實現(xiàn)時、分、秒計時的鐘表。與機械鐘相比具有更高的準確性和直觀性，具有更長

2、的使用壽命，電子鐘表具有價格便宜，質量輕，定時誤差小等優(yōu)點，被廣泛的應用在生產，已得到廣泛的使用。數(shù)字鐘的設計方法有許多種，本次試驗運用555多諧振蕩器、計時器、顯示譯碼器、校正時間電路設計出可以顯示時分秒（時為12進制，分為60進制）并且可以校時的多功能數(shù)字鐘。關鍵詞：數(shù)字鐘 計時器 555多諧振蕩器 顯示譯碼器多功能數(shù)字鐘的設計與制作1數(shù)字鐘總構成數(shù)字鐘由1HZ的方波信號發(fā)生器、計時器、顯示譯碼器、校時電路組成。其框圖如下圖1.1所示。時譯碼顯示分譯碼顯示秒譯碼顯示時計數(shù)器分計數(shù)器秒計數(shù)器校時電路 1HZ方波信號圖1.1數(shù)字鐘框圖1HZ信號發(fā)生器由555定時器構成的多諧振蕩器產生。時分秒計

3、時器由計數(shù)器組成。其中，時為十二進制，時個位為二進制，時十位為十進制，在計數(shù)為十二時同時清零；分為六十進制，分（秒）十位為六進制，分（秒）個位為十進制。譯碼顯示部分由BCD七段顯示譯碼器驅動顯示器件，以顯示數(shù)字。校時電路用以重新接通電源或走時出現(xiàn)誤差時都需要對時間進行校正。有時校正和分校正功能，在小時校正時不影響分和秒的正常計數(shù)；在分校正時不影響秒和小時的正常計數(shù)。2數(shù)字鐘單元電路設計2.1 1HZ方波信號設計多諧振蕩器是一種自激振蕩器，在接通電源后，不需要外加觸發(fā)信號，便能自動產生矩形（脈沖）波。圖2.1為多諧振蕩電路。圖2.1.1 多諧振蕩器充電時間：（2-1） 放電時間：（2-2）頻率：

4、（2-3）圖2.1.2為設計的1HZ信號產電路。圖2.1.2 1HZ信號發(fā)生器2.2時間計數(shù)單元電路設計時間計數(shù)單元由時、分、秒計數(shù)三個部分組成，它們的輸出都是8421BCD碼形式。十二進制和六十進制可以用74LS90或74LS161設計實現(xiàn)。2.2.1計數(shù)器74LS90和74LS161（一）74LS9074LS90是異步二五十進制加法計數(shù)器，它既可以作二進制加法計數(shù)器，又可以作五進制和十進制加法計數(shù)器。VCC圖2.2.1 74LS90引腳圖表2.2.1 74LS90的功能表輸 入輸 出功 能清 0置 9時 鐘QD QC QB QAR01、R02R91、R92INA INB 110×

5、×0× ×0000清 00××011× ×1001置 90 ×× 00 ×× 0 1 QA 輸 出二進制計數(shù)1 QD QC QB 輸出五進制計數(shù) QAQD QC QB QA輸出8421BCD碼十進制計數(shù)QD QAQD QC QB輸出5421BCD碼十進制計數(shù)1 1不 變保 持由上表可知,74LS90的功能如下：(1)計數(shù)脈沖從INA輸入，QA作為輸出端，為二進制計數(shù)器。(2)計數(shù)脈沖從INB輸入，QD QC QB 作為輸出端，為異步五進制加法計數(shù)器。(3)若將INB和QA相連，計數(shù)脈沖

6、由INA輸入，QD QC QB QA作為輸出端，則構成異步8421碼十進制加法計數(shù)器。(4)若將INA與QD相連，計數(shù)脈沖由INB輸入，QAQD QC QB作為輸出端，則構成異步5421碼十進制加法計數(shù)器。(5)清零、置9功能。1）異步清零 當R01、R02均為“1”，S91、S92中有“0”時，實現(xiàn)異步清零功能，即QD QC QB QA0000。2）置9功能 當S91、S92均為“1”；R01、R02中有“0”時，實現(xiàn)置9功能，即QD QC QB QA1001。（二）74LS161集成74LS161是4位二進制加法器，可以認為是十六進制計數(shù)器。圖2.2.2為其引腳圖，表2.2.2 為其功能表

7、。圖2.2.2 74LS161引腳圖表2.2.2 74LS161功能表清零預置使能時鐘預置數(shù)輸入數(shù)據輸出RDLDEPETCPD3D2D1D0Q3Q2Q1Q0L××××××××LLLLHL××DCBADCBAHHL××××××保持HH×L×××××保持HHHH××××計數(shù)由上表可知，74LS161的功能如下：（1）異步清零：當RD = 0

8、時，不管其他輸入端的狀態(tài)如何CO Q3 Q2 Q1 Q0 均為低電平，即0。（2）同步預置數(shù)：當RD = 1，LD = 0 時，在CP的上升沿置入數(shù)據D3 D2 D1 D0 ，預置數(shù)的結果Q3 = D3 ， Q2 = D2 Q1 = D1 Q0 = D0。（3）保持：當RD = 1，LD = 0 時，使能輸入ET·EP = 0，不管其他輸入端的狀態(tài)如何,輸出狀態(tài)保持不變。要特別指出的是，ET = 1，EP = 0，CO保持不變；ET = 0，EP = 1，CO = 0.（4）計數(shù)工作狀態(tài)：當RD = LD = ET = EP = 1 時,74LS161處于計數(shù)狀態(tài)，其狀態(tài)為4位自然二

9、進制的計數(shù)過程。當達到“1111”輸出狀態(tài)時，進位輸出CO = 1，產生進位信號輸出。2.2.2時計時電路（一）74LS90構成時計時電路時個位和時十位都為十進制計數(shù)，由于74LS90為異步清零，所以用反饋清零法清零。如圖2.2.3所示。將兩片芯片的QA端分別于各自的INB端相連構成十進制計數(shù)器，R91和R92都置零，R01和R02分別對應相連，當R01和R02均為“1”時，使同時清零。時個位的QD端作為進位輸出信號與十位INA相連。在計數(shù)為12時，U7的QD QC QB QA 狀態(tài)為0001，U6的QD QC QB QA狀態(tài)為0010，所以U7的QA端與R02相連，U6的QB端與R01相連，

10、即實現(xiàn)十二進制的時計時電路。圖2.2.3 74LS90構成的時計時電路（二）74LS161構成時計時電路時個位為十進制計數(shù)，時十位為二進制計數(shù)。當RD = 0 時，Q3 Q2 Q1 Q0 均為低電平，即0，用反饋清零法清零，由于74LS161為異步清零，在計數(shù)為12時，同時清零。LD ET EP都置1，使芯片處于計數(shù)的工作狀態(tài)。時個位的Q3端作為進位輸出信號與十位CP相連時十位為二進制，當Q3 Q2 Q1 Q0為 0010 時清零，時個位為十進制計數(shù)當Q3 Q2 Q1 Q0為 1010 時清零，十計數(shù)單元為12進制，所以在時十位Q3 Q2 Q1 Q0為 0001 時，時個位Q3 Q2 Q1 Q

11、0為 0010 時清零，其真值表如表2.2.3，其卡諾圖分別為圖2.2.4 圖2.2.5。表2.2.3 真值表ABCRD十位RD個位××00000100011011011011111（2-4）A = Q 0 十位Q0（2-5）B = Q3Q0 個位Q3Q0 （2-6）C = Q0Q1 十位Q0個位Q1RD十位ABC000111100000010011RD個位 圖2.2.4ABC000111100000010110 圖2.2.5由以上可知，（2-7）RD十位 = AC （2-8）RD個位 = BC綜上，設計出的74LS161時計時單元如圖2.2.6所示。圖2.2.6 74LS

12、161時計時電路2.2.3分（秒）計時電路（一）74LS90構成時計時電路分的十位為六進制，個位為十進制。與時計時電路一樣，采用反饋清零法清零 。將兩片芯片的QA端分別于各自的INB端相連構成十進制計數(shù)器，R91和R92都置零。分十位進制為六進制，即當QD QC QB QA狀態(tài)為0110時清零。將QB與R02相連，QC與R01相連，即構成六進制計時電路。QC作為進位輸出信號與時計時電路的個位INA相連。分個位為十進制電路，不需要進行進制轉換，QD作為進位輸出信號與分十位INA相連。綜上，設計出的分計時電路如圖2.2.7所示。圖2.2.7 74LS90分計時電路秒計時電路與分計時電路相同，為60

13、進制計數(shù)單元，十位為六進制，個位為十進制。十位QC作為進位輸出信號與分計時電路的個位INA相連，個位QD作為進位輸出信號與秒十位INA相連，個位INA與HZ脈沖信號相連。（二）74LS161構成分（秒）計時電路分個位為十進制計數(shù)，分十位為六進制計數(shù)。當RD = 0 時，Q3 Q2 Q1 Q0 均為低電平，即0，用反饋清零法清零。LD ET EP都置1，使芯片處于計數(shù)的工作狀態(tài)。分個位的Q3端作為進位輸出信號與十位CP相連，分十位的Q2端作為進位輸出與時個位的INA相連。分十位為六進制，當Q3 Q2 Q1 Q0為 0110 時清零，分個位為十進制計數(shù)當Q3 Q2 Q1 Q0為 1010 時清零。

14、秒計時與分計時電路相同，秒個位的Q3端作為進位輸出信號與十位CP相連，秒十位的Q2端作為進位輸出與分個位的INA相連。設計出的分計時電路如圖2.2.8所示圖2.2.8 74LS161構成分（秒）計時電路2.2.4計時電路的比較由以上的時分秒計時電路設計，都可以用74LS90和74LS161兩個芯片設計出電路。從設計電路的難易程度來說，由于74LS161可看做十六進制計數(shù)器，所以在進行進制轉換時比較復雜，在時計時電路單元中，雖然它可以計時到12，但是由于顯示部分電路只能輸出0 9 數(shù)字的限制，并沒有優(yōu)勢；從電路繁簡方面來說，由于74LS161進制轉換教復雜，需要用門電路來實現(xiàn)Q3 Q2 Q1 Q

15、0輸出特定狀態(tài)的清零功能，電路必然復雜；從節(jié)約成本方面來說，用74LS161設計的電路需要用門電路所對應的芯片，增加了成本。所以綜合考慮，用74LS90芯片來設計電路更加合理，可行。2.3譯碼顯示單元電路設計計時電路以8421BCD碼的形式輸出時間計數(shù)信息，顯示譯碼器將其轉換成所需的邏輯狀態(tài)，驅動BCD七段譯碼管顯示時間。數(shù)字顯示譯碼器的種類很多，現(xiàn)已有將計數(shù)器、鎖存器、譯碼驅動電路集于一體的集成器件，還有連同數(shù)碼顯示器也也繼承在一起的電路可供選用。BCD七段譯碼器的輸入是一位BCD碼（以A3 A2 A1 A0表示，A3表示最高位，A0表示最低位；或以DCBA表示，D表示最高位，A表示最低位）

16、，輸出是數(shù)碼管各段的驅動信號，也稱4線-7線譯碼器。常用的集成芯片有輸出低電平有效（配用共陽極LED數(shù)碼管）的74××46和74××47兩種類型的集成芯片，以及輸出高電平有效（配用共陰極LED數(shù)碼管）的74××48和CD4511兩種類型的集成芯片。實驗中用74LS48七段譯碼器，驅動共陰極LED數(shù)碼管。2.3.1譯碼器74LS4874LS48是BCD-7段譯碼器/驅動器，其輸出是OC門輸出且高電平有效，專用于驅動LED七段共陰極顯示數(shù)碼管。圖2.3.1為其管腳圖。表2.3.1 74LS48 BCD七段譯碼驅動器功能表74LS48引腳功

17、能-七段譯碼驅動器功能表十進制數(shù)輸 入BT/RB輸 出LTRBIDCBAabcDefg0H×0000H11111101H×0001H01100002H×0010H11011013H×0011H11110014H×0100H11100115H×0101H10110116H×0110H00111117H×0111H11100008H×1000H11111119H×1001H1110011（1）譯碼功能：將LT，RBI和BI/RBO端接高電平，輸入十進制數(shù)09的任意一組8421BCD碼（原碼），則輸出

18、端a g也會得到一組相應的7位二進制代碼（74LS48驅動共陰極，輸出3FH、06H、5BH；74LS47驅動共陽極，輸出COH、F9H、A4H）。如果將這組代碼輸入到數(shù)碼管，就可以顯示出相應的十進制數(shù)。（2）試燈功能：給試燈輸入加低電平，而BI/RBO端加高電平時，則輸出端 a g均為高電平。若將其輸入數(shù)碼管，則所有的顯示段都發(fā)亮。此功能可以用于檢查數(shù)碼管的好壞。（3）滅燈功能：將低電平加于滅燈輸入時，不管其他輸入為什么電平，所有輸出端都為低電平。將這樣的輸出信號加至數(shù)碼管，數(shù)碼管將不發(fā)亮。（4）動態(tài)滅燈功能：RBI端為滅零輸入端，其作用是將數(shù)碼管顯示的數(shù)字0熄滅。當RBI = 0，且DCB

19、A = 0000時，若LT = 1，a g輸出為低電平，數(shù)碼管無顯示。利用該滅零端，可熄滅多位顯示中不需要的零。不需要滅零時，RBI = 1。圖2.3.1 74LS161管腳圖2.3.2顯示器LG5011AH圖2-7是共陰極式LED數(shù)碼管的原理圖，使用時公共陰極接地，使每個發(fā)光二極管都處于導通狀態(tài)，而且這7個發(fā)光二極管a到g分別由相應的BCD七段譯碼器來驅動。圖 2.3.2 共陰極LED數(shù)碼管的原理圖在這里，我們選用型號為LG5011AH的數(shù)碼管，LG5011AH的管腳功能圖如圖2.3.3所示。圖2.3.3 LG5011AH管腳圖2.3.3譯碼顯示電路譯碼顯示電路由共陰極譯碼器74LS48和七

20、段數(shù)碼管LED組成。74LS48和LG5011AH的連接圖如圖2.3.4所示。 圖2.3.4譯碼顯示電路2.4 校時單元電路設計當剛接通電源時，時鐘顯示的時間并不是希望實現(xiàn)的時間，這時就需要校時電路來調整時間。要求在小時校正時不影響分和秒的正常計數(shù)，在分校正時不影響秒和小時的正常計數(shù)，所以在分個位和時個位各接一個開關，來控制其脈沖信號。校時時，切斷其正常的進位信號，校時完成后接入其正常計時電路。設計的校時電路如圖2.4.1所示。圖2.4.1 校時電路3數(shù)字鐘的實現(xiàn)及工作原理數(shù)字鐘的完整電路圖如圖3.1所示。如圖3.1所示，當J2、J3 接QC時，電路為正常計數(shù)的工作狀態(tài)。555定時電路構成的多

21、諧振蕩電路產生頻率為1HZ的脈沖信號，接入秒計時單元的個位，當秒個位計時滿10時，向秒十位進1，秒個位清零，當秒單元滿60時，向分個位進1，秒計時單元清零；分與秒的工作原理相同；當時個位滿10時，向時十位進1，當時計數(shù)單元滿12時，所有計數(shù)單元同時清零。校時電路調整時和分的計數(shù)顯示，通過控制開關J1、J2、J3的打開和閉合狀態(tài)，即手動產生單次脈沖作校時脈沖，每撥動校時開關一個來回，計數(shù)器計數(shù)一次，多次撥動開關就可以進行準確校時。圖3.1 數(shù)字鐘完整電路4電路的安裝與調試先把555定時器振蕩電路焊接完成，用萬用表測其輸出端電壓，檢查其能正常輸出脈沖波形后，焊接秒計時單元電路，把脈沖接入秒個位IN

22、A端驗證能正常工作后，再焊接分計時單元和時計時單元，最后接入進位脈沖信號檢驗整個電路是否能實現(xiàn)預期的功能，即分和秒計時電路在顯示59后清零，整個電路在11:59:59時清零。在連接電路時，并沒有一次就實現(xiàn)所期望的功能，用萬用表檢查各芯片的輸入輸出電壓值，尋找出現(xiàn)問題的地方，發(fā)現(xiàn)由于導線接觸不良導致電路不能穩(wěn)定正常的工作。再者，在焊接第一個電路時，由于連線較復雜，對焊接電路還沒有進入狀態(tài)，忘記連接電源線，個別使能端也被忽略，在連接以后的電路中，都先連接電源和使能端，并且保證導線連接緊固，調試的時候相對秒計時電路容易了好多。最后在多次調試之后，終于完成了電路的焊接，實現(xiàn)了數(shù)字鐘的功能。5心得體會這次課設給我機會把自己所學的知識簡單地運用到實際中，雖然數(shù)字鐘在生活中很常見，但是之前也停留在使用的階段，它的基本工作原理并沒有認真思考過。剛剛開始設計的時候既是興奮又是緊張，想著可以動手做出自己的作品，又怕做出的東西不滿意甚至不能實現(xiàn)基本功能，不過最后發(fā)現(xiàn)并沒有想象中的那么難。最后實現(xiàn)功能后，總算是松了一口氣。設計電路過程中，這個電路的核心部分是計時單元，集成計數(shù)器比較熟悉的有74LS161、74LS90、74LS192等芯片，最后選定74LS161和74LS90設計電路。由于74LS90芯片本身具有十進制的功能，設計起來簡單一