存儲(chǔ)器章節(jié)大作業(yè)

1、存儲(chǔ)器章節(jié)一、填空題1、對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即（ 高速緩存）、（ 主存 ）、（輔存 ）。2、一個(gè)存儲(chǔ)器的容量假設(shè)為M*N位，若使用A*B的芯片，（A<M,B<N），需要在字和位同時(shí)擴(kuò)展，此時(shí)共需要（M*N/A*B）個(gè)存儲(chǔ)芯片。 附：如果存儲(chǔ)容量為a*b的芯片組成容量為c*d的芯片，則需要芯片的數(shù)量n=(a*b)/(c*d)2、雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu)，其中前者采用（空間）并行技術(shù)，后者采用（時(shí)間）并行技術(shù)。3、反映主存速度指標(biāo)的三個(gè)術(shù)語(yǔ)是存取時(shí)間、（ 存儲(chǔ)周期）和（ 

2、存儲(chǔ)器帶寬 ）。4、CPU訪問(wèn)主存是數(shù)據(jù)存取的單位是（字節(jié)），訪問(wèn)cache的單位（字），cache和內(nèi)存交換數(shù)據(jù)的單位是（塊）。二、選擇題1、下列器件中存取速度最快的是（C）。A、高速緩存B、主存C、寄存器 D、輔存2、主存貯器和CPU之間增加cache的目的是（ A ）。A  解決CPU和主存之間的速度匹配問(wèn)題B  擴(kuò)大主存貯器容量C  擴(kuò)大CPU中通用寄存器的數(shù)量D  既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量3、 和輔存相比，主存的特點(diǎn)是（A）A、 容量小，速度快，成本高B、容量小，速度快，成本低C、容量大，速度快，成本高D、容

3、量大，速度慢，成本高4、存儲(chǔ)單元是指（ c）。 A、存放1個(gè)二進(jìn)制信息位的存儲(chǔ)元 B、存放1個(gè)機(jī)器字的所有存儲(chǔ)元集合 C、存放1個(gè)字節(jié)的所有存儲(chǔ)元集合D、存放2個(gè)字節(jié)的所有存儲(chǔ)元集合5、存取周期是指（ c）。A、存儲(chǔ)器的寫入時(shí)間B、存儲(chǔ)器進(jìn)行連續(xù)寫操作允許的最短間隔時(shí)間C、存儲(chǔ)器連續(xù)讀或者寫操作所允許的最短間隔時(shí)間6、某SRAM芯片，其容量為1M×8位，除電源和接地端外，控制端有OE和R/W，該芯片的管腳引出線數(shù)目是（B ）。A、 20    B、28    C 、30

4、60;   D、327、某存儲(chǔ)器容量為32K*16，則（C）A、其地址線為16根，數(shù)據(jù)線為32根B、其地址線為32根，數(shù)據(jù)線為16根C、其地址線為15根，數(shù)據(jù)線為16根D、其地址線和數(shù)據(jù)線均為16根8、某機(jī)字長(zhǎng)32位，存儲(chǔ)容量64MB，若按字編址，它的尋址范圍是（B）。 A 8M    B 16MB    C  16M    D  8MB 附：首先1M=8Mbit 按字尋址： 8Mbit*64/32bit=16M9、某機(jī)字長(zhǎng)64位，存儲(chǔ)

5、容量64MB，若按字編址，它的尋址范圍是（C ）。 A 1M    B 1MB    C  8M    D  8MB附：首先1M=8Mbit 按字尋址： 8Mbit*64/64bit=8M10、 EEPROM是指（D ）。 A  讀寫存儲(chǔ)器(RAM)  B  只讀存儲(chǔ)器(ROM) C  閃速存儲(chǔ)器(Flash Memory)   D  電擦除可編程只讀存儲(chǔ)器

6、(EERPOM)11、下列說(shuō)法正確的是（B）半導(dǎo)體RAM信息可讀可寫，且掉電后仍能保持記憶動(dòng)態(tài)RAM是易失性RAM，且靜態(tài)RAM的存儲(chǔ)信息是不易失的半導(dǎo)體RAM是易失性RAM，但只要電源不掉電，所存信息是不丟失的半導(dǎo)體RAM是非易失性的RAM (掌握記憶)A、和B、只有C、和 D、全錯(cuò)12、半導(dǎo)體靜態(tài)（SRAM）的存儲(chǔ)原理是（D）A、依靠雙穩(wěn)態(tài)電路B、依靠定時(shí)刷新C、依靠讀后再生D、信息不再變化附：靜態(tài)RAM(SRAM)速度非?？欤灰娫创嬖趦?nèi)容就不會(huì)自動(dòng)消失。其基本存儲(chǔ)電路為6個(gè)MOS管組成1位，因此集成度相對(duì)較低，功耗也較大。一般高速緩沖存儲(chǔ)器用它組成。  動(dòng)態(tài)RAM(DRAM

7、)的內(nèi)容在10-3或l0-6秒之后自動(dòng)消失，因此必須周期性的在內(nèi)容消失之前進(jìn)行刷新。由于它的基本存儲(chǔ)電路由一個(gè)晶體管及一個(gè)電容組成，因此它的集成度高，成本較低，另外耗電也少，但它需要一個(gè)額外的刷新電路。DRAM運(yùn)行速度較慢，SRAM比DRAM要快25倍，一般，PC機(jī)的標(biāo)準(zhǔn)存儲(chǔ)器都采用DRAM組成。       13、在磁盤和磁帶兩種磁表面存儲(chǔ)器中，存取時(shí)間與存儲(chǔ)單元的物理位置有關(guān)，按存儲(chǔ)方式分（B）A、兩者都是串行存取B、磁盤是部分串行存取，磁帶是串行存取C、磁帶是部分串行存取，磁盤是串行存取14、下列敘述錯(cuò)誤的是（ B ）

8、A、隨機(jī)存儲(chǔ)器可隨時(shí)存取信息，掉電后信息丟失(正確：靜態(tài)和動(dòng)態(tài)斷電信息丟失)B、在訪問(wèn)隨機(jī)存儲(chǔ)器時(shí)，訪問(wèn)時(shí)間與物理位置無(wú)關(guān)(統(tǒng)一時(shí)間點(diǎn))C、主存儲(chǔ)器中存儲(chǔ)的信息是不可改變的 主存是由ROM和RAM組成的D、隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可以統(tǒng)一編址15、在對(duì)破壞性讀出的存儲(chǔ)器進(jìn)行讀/寫操作時(shí)，為維持原信息不變，必須輔以的操作（B）A、 刷新B、再生C、寫保護(hù)D、主存校驗(yàn)附：對(duì)于破壞性讀出的存儲(chǔ)器，每當(dāng)一次讀出操作之后，必須緊接著一個(gè)重寫（再生）的操作，以便恢復(fù)被破壞的信息，保持原存信息不變。16、某機(jī)器的主存儲(chǔ)器共32KB，由16片16K*1(內(nèi)部采用128*128存儲(chǔ)陣列）的DRAM芯片字和位同時(shí)擴(kuò)

9、展構(gòu)成。若采用集中式刷新方式，且刷新周期為2ms，那么所有的存儲(chǔ)單元刷新一遍需要（A）存儲(chǔ)周期。A、128B、256C、1024D、16384附：通常對(duì)DRAM的，每一行進(jìn)行讀出，就可完成對(duì)整個(gè)RAM的刷新。從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止，這一段時(shí)間間隔稱為再生周期，又叫刷新周期。16K*1位的DRAM芯片內(nèi)部采用128*128存儲(chǔ)陣列，按照行刷新，需要占用128個(gè)存儲(chǔ)周期。17、雙端口存儲(chǔ)器能高速進(jìn)行讀/寫，是因?yàn)椴捎昧耍–）A、新型器件B、流水技術(shù)C、兩套相互獨(dú)立的讀寫電路D、高速芯片18、交叉存儲(chǔ)器實(shí)質(zhì)上是一種多模塊存儲(chǔ)器，它用（ A ）方式執(zhí)

10、行多個(gè)獨(dú)立的讀寫操作。A  流水    B  資源重復(fù)    C  順序    D  資源共享附：流水線(pipeline)技術(shù)是指在程序執(zhí)行時(shí)多條指令重疊進(jìn)行操作的一種準(zhǔn)并行處理實(shí)現(xiàn)技術(shù)19、 雙端口存儲(chǔ)器所以能進(jìn)行高速讀/寫操作，是因?yàn)椴捎茫― ）。A、高速芯片    B、新型器件 C、流水技術(shù)    D、兩套相互獨(dú)立的讀寫電路20、采用8體并行低位交叉存儲(chǔ)器，設(shè)每個(gè)體的存儲(chǔ)容量為32K*16位，存儲(chǔ)周

11、期為400ns，則下列說(shuō)法中正確的是（A）A、在400ns內(nèi)，存儲(chǔ)器可向CPU提供2的7次方位二進(jìn)制信息B、在100ns內(nèi)，存儲(chǔ)器可向CPU提供2的7次方位二進(jìn)制信息C、在400ns內(nèi)，存儲(chǔ)器可向CPU提供2的8次方位二進(jìn)制信息D、在100ns內(nèi)，存儲(chǔ)器可向CPU提供2的8次方位二進(jìn)制信息附：八體并行低位交叉存儲(chǔ)器，存儲(chǔ)周期和總線周期需要滿足存儲(chǔ)周期=8*總線周期，因此得到總線周期為50ns，對(duì)于單個(gè)個(gè)體而言，每個(gè)存儲(chǔ)周期內(nèi)仍然只能取出16位，但是由于CPU交叉訪問(wèn)8個(gè)存儲(chǔ)體，因此可以在一個(gè)存儲(chǔ)周期內(nèi)使8個(gè)存儲(chǔ)體各傳輸16位，共16*8=128位，也就是27位二進(jìn)制信息。21、交叉編址的存儲(chǔ)器

12、實(shí)質(zhì)是一種（A）存儲(chǔ)器，它能（）執(zhí)行（）獨(dú)立的讀/寫操作。A、模塊式，并行，多個(gè)B模塊式，串行，多個(gè)C整體式，并行，一個(gè)D整體式，串行，一個(gè)22、如果一個(gè)存儲(chǔ)單元被訪問(wèn)，則這個(gè)存儲(chǔ)單元將會(huì)很快的再次被訪問(wèn)，這稱為（A）A、時(shí)間局部性B、空間局部性C、程序局部性D、數(shù)據(jù)局部性23、為了解決CPU與主存速度不匹配的問(wèn)題，通常采用的方法是（B ）A、采用速度更快的主存B、在CPU和主存之間插入少量的高速緩沖存儲(chǔ)器C、在CPU周期中插入等待周期D、擴(kuò)大主存的容量24、下列關(guān)于cache 的論述中，錯(cuò)誤的是（D）A、cache是介于主存和輔存之間的存儲(chǔ)器，用于主存和輔存之間的緩沖存儲(chǔ)B、如果cache不

13、命中，則需要訪問(wèn)主存，從主存取字，并將字所在的數(shù)據(jù)塊調(diào)入cacheC、cache的命中率很高，一般達(dá)到90%以上D、cache的數(shù)據(jù)必須和主存的數(shù)據(jù)時(shí)刻保持一致附：cache是介于cpu和主存之間的存儲(chǔ)器，虛擬存儲(chǔ)器是介于主存和輔存之間的存儲(chǔ)器。cache由全硬件實(shí)現(xiàn)，虛擬存儲(chǔ)器由主/輔存之間的軟件實(shí)現(xiàn)。 cache的命中率必須很高，一般要達(dá)到90以上，才能使訪存的速度跟得上cpu的速度 。如果訪問(wèn)cache不命中，則從主存中取出需要的字塊，同時(shí)送cpu和cache，下次就可以從cache中讀出需要的信息了。 如果程序執(zhí)行過(guò)程中要對(duì)某字塊進(jìn)行寫操作 ，這時(shí)就遇到如何保持cache與主存一致性的

14、問(wèn)題。通常有2種寫入方式：一種是只寫cache，并用標(biāo)志加以說(shuō)明，直到經(jīng)過(guò)重寫的字塊被從cache中替換出來(lái)時(shí)再寫入主存，叫做寫回法；另一種方式是寫cache時(shí)也 同時(shí)寫入主存，使cache與主存時(shí)刻保持一致，稱之為直寫法。然而，如果被重寫的單元不在cache中，那就只寫入主存，而不寫入cache。因此，不是所有的情況下都可以保持cache中的信息與主存中的信息完全一致。25、在CPU執(zhí)行一段程序的過(guò)程中，cache的存取次數(shù)為4600次，由主存完成的存取次數(shù)為400次。若cache 的存取時(shí)間為5ns，主存的存取時(shí)間為25ns，則CPU的平均訪問(wèn)時(shí)間為( B)ns。A、5.4B、6.6C、8

15、.8D、9.2附：（4600*5+400*25）/（4600+400）=6.626、關(guān)于cache的3種映射方式，下列敘述錯(cuò)誤的是（D）A、cache由全相連、直接和組相連3種基本的映射方式B、全相連映射方式，即主存單元與cache單元隨意對(duì)應(yīng)，線路復(fù)雜，成本高C、組相連映射方式是直接映射和全相連映射的折中方案，有利于提高命中率D、直接映射方式是組相連映射和全相連映射的折中方案，有利于提高命中率27、 cache采用組相連映射，一塊大小為128B，cache共有64塊，4塊分成一組，主存由4096塊，主存地址需要（A）位。 A、19B、18C、17D、16附:4096×128=212

16、×27=21928、容量為64塊的cache采用組相連映射方式，字塊大小為128字，每4塊一組。如果主存為4K塊，且按字編址，那么主存地址和主存標(biāo)記的位數(shù)為（ A ）組相連的知識(shí)A、16,6B、17,6C、18，8D、19,829、關(guān)于LRU算法，以下論述正確的是（A）A、LRU算法替換哪些在cache中駐留時(shí)間最長(zhǎng)且未被引用的塊(近期最少使用的塊)B、LRU算法替換哪些在cache中駐留時(shí)間最短且未被引用的塊C、LRU算法替換哪些在cache中駐留時(shí)間最長(zhǎng)且仍在引用的塊D、LRU算法替換哪些在cache中駐留時(shí)間最短且仍在引用的塊30、訪問(wèn)相連存儲(chǔ)器時(shí)，（A）A、根據(jù)內(nèi)容不需要地址

17、B、不根據(jù)內(nèi)容，需要地址C、既要內(nèi)容也要地址D、不要內(nèi)容也不要地址附：關(guān)聯(lián)存儲(chǔ)器，是一種不根據(jù)地址而是根據(jù)存儲(chǔ)內(nèi)容來(lái)進(jìn)行存取的存儲(chǔ)器,可以實(shí)現(xiàn)快速地查找快表.。31、相連存儲(chǔ)器與傳統(tǒng)存儲(chǔ)器的主要區(qū)別是前者按（B）尋址的存儲(chǔ)器。A、地址 B、內(nèi)容 C、堆棧 D、地址和內(nèi)容32、常用的虛擬存儲(chǔ)系統(tǒng)由（B）兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。A  cache-主存   B  主存-輔存    C  cache-輔存    D  通用寄存器33、下列關(guān)于虛擬存儲(chǔ)器的論述中

18、，正確的是（A） A、對(duì)應(yīng)用程序員透明，對(duì)系統(tǒng)程序員不透明B、對(duì)應(yīng)用程序員不透明，對(duì)系統(tǒng)程序員透明C、對(duì)應(yīng)用程序員、系統(tǒng)程序員都不透明D、對(duì)應(yīng)用程序員、系統(tǒng)程序員都透明附：由于虛擬存儲(chǔ)器需要通過(guò)操作系統(tǒng)來(lái)調(diào)度，因此對(duì)系統(tǒng)程序員是不透明的，但是對(duì)應(yīng)用程序是透明的34、磁盤的盤面上有很多半徑不同的同心圓，這些同心圓稱為（B）A、 扇區(qū) B磁道 C磁柱 D柱面35、由于磁盤上的內(nèi)部同心圓小于外部同心圓，則對(duì)其所存儲(chǔ)的數(shù)據(jù)量而言（B）A、內(nèi)部同心圓大于外部同心圓B內(nèi)部同心圓等于外部同心圓(不管盤面大小多大，存儲(chǔ)數(shù)據(jù)量是一樣的)C內(nèi)部同心圓小于外部同心園36、磁盤存儲(chǔ)器的等待時(shí)間通常是指（B）A、 最大

19、尋道時(shí)間B、磁盤旋轉(zhuǎn)半周所需的時(shí)間C、磁盤旋轉(zhuǎn)2/3周所需的時(shí)間D、最小尋道時(shí)間37、磁盤轉(zhuǎn)速提高一倍，則（C）A、平均查找時(shí)間縮小了一半B其存取速度也提高了一倍C不影響查找時(shí)間 附：磁盤的存取時(shí)間=尋道時(shí)間+旋轉(zhuǎn)延遲+數(shù)據(jù)讀取時(shí)間。在這三個(gè)時(shí)間中，尋道時(shí)間所占比重最大，數(shù)據(jù)讀取時(shí)間所占比重最小，而尋道時(shí)間是指磁頭在磁頭臂上從一個(gè)磁道轉(zhuǎn)移到另一個(gè)磁道的時(shí)間，所以與磁盤轉(zhuǎn)速無(wú)關(guān)?？偟膩?lái)說(shuō)，單純的提高轉(zhuǎn)速對(duì)存取時(shí)間影響不大。38、下列關(guān)于虛擬存儲(chǔ)器的論述中，正確的是（A）A、對(duì)應(yīng)用程序員透明，對(duì)系統(tǒng)程序員不透明B、對(duì)應(yīng)用程序員不透明，對(duì)系統(tǒng)程序員透明C、對(duì)應(yīng)用程序員、系統(tǒng)程序員都不透明D、對(duì)應(yīng)用程

20、序員、系統(tǒng)程序員都透明三、簡(jiǎn)答題1、簡(jiǎn)述ROM的分類？掩模型只讀存儲(chǔ)器（MROM）可編程只讀存儲(chǔ)器 (PROM)可擦除可編程只讀存儲(chǔ)器 (EPROM)用電可擦除可編程只讀存儲(chǔ)器 (EEPROM) 2、 什么是刷新？DRAM為什么要刷新？刷新的幾種方法？刷新：消除以時(shí)間間隔造成的內(nèi)容和狀態(tài)不一致原因：因電容泄漏而引起的DRAM有信息的需要及時(shí)補(bǔ)充方法：集中刷新，分散刷新，異步刷新3、一個(gè)組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個(gè)字，則主存地址共幾位，其中主存字塊標(biāo)記應(yīng)為幾位，組地址應(yīng)為幾位，Cache地址共幾位。 答：將Cache分組：128/4=32=25組

21、 所以：Cache組地址占5位 由于 26=64，塊內(nèi)地址占6位 塊地址是2位 所以：Cache地址占5+6+2=13位 由于 主存=16384*64=220字； 所以：按字編制主存地址為20位, 主存按照Cache大小分區(qū),共128個(gè)區(qū),主存字塊標(biāo)記占7位, 由于主存地址=區(qū)號(hào)+組號(hào)+組內(nèi)塊號(hào)+塊內(nèi)地址.所以：按字編址,主存地址=7+5+2+6=20（位）4、 什么是高速緩沖存儲(chǔ)器？它和主存的關(guān)系是？（1） Cache是一個(gè)高速度大容量的緩沖存儲(chǔ)器，存儲(chǔ)CPU最經(jīng)常訪問(wèn)的指令或數(shù)據(jù)一般用SRAM芯片構(gòu)成，其全部功能用硬件實(shí)現(xiàn)（2） Cache存在于主存和CPU之間，解決CPU與主存之間速度的

22、傳遞四、計(jì)算題1、設(shè)存儲(chǔ)器容量為64M字，字長(zhǎng)為64位，模塊數(shù)m=8，分別用順序和交叉方式進(jìn)行組織。存儲(chǔ)周期T=100ns，數(shù)據(jù)總線寬度為64位，總線傳送周期t=50ns。求：順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？ 看例題P106 答：順序存儲(chǔ)器（高位交叉編址）和交叉存儲(chǔ)（低位交叉編址）連續(xù)讀出8個(gè)字的信息量是8*64=512位 順序存儲(chǔ)存儲(chǔ)器連續(xù)讀出8個(gè)字的時(shí)間是 100ns*8=800ns 交叉存儲(chǔ)存儲(chǔ)器連續(xù)讀出8個(gè)字的時(shí)間是 100+50*（8-1）=450ns順序存儲(chǔ)器的帶寬是 512/(8x10-7)=64*10-7bps交叉存儲(chǔ)器的帶寬是 512/（4.5*10-7）=114*10-7bps 2、 CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為2400次，主存完成的次數(shù)為100次，已知cache存儲(chǔ)周期為40ns，主存存儲(chǔ)周期為200ns，求cache的命中率，cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。答：Cache命中率：A=2400/