FPGA片上可編程系統(tǒng)設(shè)計(jì)概述

1、FPGA數(shù)字邏輯系統(tǒng)設(shè)計(jì)數(shù)字邏輯系統(tǒng)設(shè)計(jì)本課程的主要內(nèi)容本課程的主要內(nèi)容 一、概述一、概述 二、二、FPGA硬件資源及工作原理硬件資源及工作原理 2.1 時(shí)鐘資源和時(shí)鐘時(shí)鐘資源和時(shí)鐘 2.2 IO資源（資源（FPGA的封裝）的封裝） 2.3 邏輯資源邏輯資源 2.4 數(shù)字信號(hào)處理單元工作原理數(shù)字信號(hào)處理單元工作原理 2.5 存儲(chǔ)器資源存儲(chǔ)器資源 2.6 高速串行接口高速串行接口 三、硬件描述語(yǔ)言三、硬件描述語(yǔ)言-Verilog語(yǔ)言語(yǔ)言 四、基于四、基于ISE軟件軟件FPGA設(shè)計(jì)流程設(shè)計(jì)流程 五、基于五、基于FPGA的數(shù)字可編程系統(tǒng)設(shè)計(jì)的數(shù)字可編程系統(tǒng)設(shè)計(jì) 六、實(shí)驗(yàn)六、實(shí)驗(yàn) 參考教材參考教材 V

2、erilog 數(shù)字系統(tǒng)設(shè)計(jì)教程數(shù)字系統(tǒng)設(shè)計(jì)教程夏宇聞夏宇聞 北京航空航北京航空航天大學(xué)出版社天大學(xué)出版社 參考資料：參考資料： Verilog HDL 語(yǔ)言及數(shù)字系統(tǒng)設(shè)計(jì)語(yǔ)言及數(shù)字系統(tǒng)設(shè)計(jì)李景華，國(guó)李景華，國(guó)防工業(yè)出版社防工業(yè)出版社 Xilinx 可編程邏輯器件應(yīng)用與系統(tǒng)設(shè)計(jì)可編程邏輯器件應(yīng)用與系統(tǒng)設(shè)計(jì)孫航電孫航電子工業(yè)出版社子工業(yè)出版社 不同廠家、不同系列的產(chǎn)品在性能上和結(jié)構(gòu)上會(huì)有不同廠家、不同系列的產(chǎn)品在性能上和結(jié)構(gòu)上會(huì)有一定差異。在實(shí)際應(yīng)用中，要認(rèn)真查看相應(yīng)產(chǎn)品的一定差異。在實(shí)際應(yīng)用中，要認(rèn)真查看相應(yīng)產(chǎn)品的說(shuō)明書(shū)。說(shuō)明書(shū)。一、概述一、概述 FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列，F(xiàn)ieldProgr

3、ammable Gate Array ）：即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 一、概述一、概述 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。 現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）是可編程器件，與傳統(tǒng)

4、邏輯電路和門(mén)陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)。FPGA利用小型查找表（161RAM）來(lái)實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O，由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。一、概述一、概述 FPGA的邏輯是通過(guò)向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來(lái)實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實(shí)現(xiàn)的功能，F(xiàn)PGA允許無(wú)限次的編程。 FPGA是由存放在片內(nèi)RAM中的程序來(lái)

5、設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 一、概述一、概述 加電時(shí)，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用能夠反復(fù)使用。FPGA的編程無(wú)須專(zhuān)用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時(shí)，只需更換或重新燒寫(xiě)EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活。一、概述一、概述 FPGA的基本特點(diǎn) 1）采用FPGA設(shè)計(jì)

6、ASIC電路(專(zhuān)用集成電路)，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。 3）FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳。 4）FPGA是ASIC電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 5) FPGA采用高速CMOS工藝，功耗低，可以與CMOS、TTL電平兼容。 可以說(shuō)，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一性的最佳選擇之一。 一、概述一、概述-FPGA市場(chǎng)份額 Xilinx Altera 是世界可編程平臺(tái)領(lǐng)導(dǎo)廠商一、概述一、概述-應(yīng)用領(lǐng)域應(yīng)用：航空航天航空航天/軍用產(chǎn)品

7、軍用產(chǎn)品 汽車(chē) 廣播 消費(fèi)類(lèi) 數(shù)據(jù)處理/存儲(chǔ) 工業(yè)/科技/醫(yī)療（ISM） 有線 無(wú)線 一、概述一、概述-應(yīng)用領(lǐng)域一、概述一、概述-主要發(fā)展例程(Xilinx) 1984年 Ross Freeman、Bernie Vonderschmitt 和 Jim Barnett 創(chuàng)立了 Xilinx。 1985 年 Xilinx 推出了它的第一款產(chǎn)品 - XC2064。 1991年 推出 XC4000 系列 FPGA。 1998年 推出 Virtex FPGA 系列。 2002年 推出 CoolRunner-II 系列產(chǎn)品。 2003年 推出 Spartan-3 系列產(chǎn)品。 2006年 Xilinx 推出

8、Virtex-5 系列的 FPGA。 2009年 Xilinx 推出Spartan-6和Virtex-6新一代 FPGA。 2011年 Xilinx 推出第7代FPGA系列產(chǎn)品,統(tǒng)一架構(gòu)。一、概述一、概述-芯片工藝的演進(jìn)VirtexVirtex-EVirtex-IIVirtex-II ProVirtex-4Virtex-5第一代第一代第二代第二代第三代第三代第四代第四代第五代第五代第六代第六代220-nm180-nm150-nm40-nm65-nm 90-nm130-nmVirtex-7Virtex-6第七代第七代28-nm一、概述一、概述新產(chǎn)品1. 采用28nm的第7代FPGA產(chǎn)品已經(jīng)上市。

9、一、概述一、概述新產(chǎn)品 Zynq-7000 系列是 Xilinx 推出的首款可擴(kuò)展式處理平臺(tái) (EPP)。該新型產(chǎn)品將業(yè)界標(biāo)準(zhǔn) ARM雙核 Cortex-A9 MPCore 處理系統(tǒng)與 Xilinx 一體化 28nm 可編程邏輯架構(gòu)整合在一起。 這種以處理器為核心的架構(gòu)不但能夠?qū)崿F(xiàn) FPGA 的高度靈活性和可擴(kuò)展性，同時(shí)還能帶來(lái)類(lèi)似于 ASIC 的高性能和低功耗，以及 ASSP 的易用性。2. 嵌入ARM的Zynq-7000 系列FPGA一、概述一、概述新產(chǎn)品ARM雙核硬核處理器雙核硬核處理器先進(jìn)的先進(jìn)的AXI4接口規(guī)范接口規(guī)范可編程邏輯可編程邏輯單元單元, DSP Slice, BRAM集成

10、了集成了ADC轉(zhuǎn)換器轉(zhuǎn)換器PCI-E控制器控制器提供外設(shè)提供外設(shè)控制器控制器概述概述-FPGA原理（查找表技術(shù)） FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展起來(lái)的，它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門(mén)電路有限的缺點(diǎn)。 由于FPGA需要被反復(fù)燒寫(xiě)，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過(guò)固定的與非門(mén)來(lái)完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。 查找表可以很好地滿足這一要求，目前主流目前主流FPGA都都采用了基于采用了基于SRAM工藝的查找表結(jié)構(gòu)，工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級(jí)FPGA采用F

11、lash或熔絲/反熔絲工藝查找表結(jié)構(gòu)。概述概述-FPGA原理（查找表技術(shù)） 查找表（Look-Up-Table）簡(jiǎn)稱(chēng)為L(zhǎng)UT，LUT本質(zhì)上就是一個(gè)RAM。 目前FPGA中多使用4輸入的LUT，所以每一個(gè)LUT可以看成一個(gè)有4位地址線的 的RAM。 當(dāng)用戶通過(guò)原理圖或HDL語(yǔ)言描述了一個(gè)邏輯電路以后，PLD/FPGA開(kāi)發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能結(jié)果，并把真值表（即結(jié)果）事先寫(xiě)入RAM，這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表，找出地址對(duì)應(yīng)的內(nèi)容，然后輸出即可。 概述概述-FPGA原理（四輸入查找表結(jié)構(gòu)）LUT也稱(chēng)為函數(shù)發(fā)生器(Function generator,FG)

12、n其功能被輸入的數(shù)目限制，而不是被復(fù)雜性所限；n貫穿LUT的時(shí)延是固定的；A B C DZ000000001000100001110100101011.11000110101110011111Combinatorial LogicABCDZ概述概述-FPGA原理（六輸入查找表結(jié)構(gòu)） 4/6輸入輸入LUT實(shí)現(xiàn)實(shí)現(xiàn)8:1多路復(fù)用器的原理多路復(fù)用器的原理一、概述一、概述-新一代Virtex-6和Spartan-6FPGA產(chǎn)品Virtex-6 FPGAsSpartan-6 FPGAs150K Logic Cell Device760K Logic Cell Device公共資源公共資源*Optimiz

13、ed for target application in each family3.3 V兼容的兼容的I/O硬核存儲(chǔ)器控制器硬核存儲(chǔ)器控制器LUT-6 CLB DSP Slices塊塊RAMHSS 收發(fā)器收發(fā)器*并行并行 I/O FIFO 邏輯邏輯系統(tǒng)監(jiān)控器系統(tǒng)監(jiān)控器三模式三模式EMACPCIe 接口接口高性能時(shí)鐘高性能時(shí)鐘Basic Architecture 21一、概述一、概述 - Xilinx配置配置FPGA的存儲(chǔ)的存儲(chǔ)器器-PROM產(chǎn)品 Xilinx公司的Platform Flash PROM能為所有型號(hào)的Xilinx FPGA提供非易失性存儲(chǔ)。 全系列PROM的容量范圍為1Mbit到

14、256Mbit，兼容任何一款Xilinx的FPGA芯片，具備完整的工業(yè)溫度特性，支持IEEE1149.1所定義的JTAG邊界掃描協(xié)議。 PROM芯片可以分成3.3V核電壓的 系列和1.8V核電壓的系列兩大類(lèi)。一、概述一、概述 - Xilinx公司公司-PROM產(chǎn)品串行配置串行配置并行配置并行配置一、概述一、概述 - Xilinx公司軟件平臺(tái)介紹公司軟件平臺(tái)介紹-開(kāi)發(fā)工具 ISE Design Suite涉及了FPGA設(shè)計(jì)的各個(gè)應(yīng)用方面，包括邏輯開(kāi)發(fā)、數(shù)字信號(hào)處理系統(tǒng)以及嵌入式系統(tǒng)開(kāi)發(fā)等FPGA開(kāi)發(fā)的主要應(yīng)用領(lǐng)域，主要包括： 1）ISE Design Tools：集成開(kāi)發(fā)工具 2） EDK：嵌入

15、式開(kāi)發(fā)套件 3）System Generator：數(shù)字信號(hào)處理開(kāi)發(fā)工具 4）ChipScope Pro：在線邏輯分析儀工具 5）PlanAhead：用于布局和布線等設(shè)計(jì)分析工具一、概述一、概述 - Xilinx公司軟件平臺(tái)介紹公司軟件平臺(tái)介紹-ISE13.1軟件平臺(tái)數(shù)字信號(hào)處數(shù)字信號(hào)處理開(kāi)發(fā)工具理開(kāi)發(fā)工具片上系統(tǒng)開(kāi)發(fā)片上系統(tǒng)開(kāi)發(fā)在線邏輯分析在線邏輯分析儀工具儀工具 布局布線布局布線工具工具集成開(kāi)發(fā)環(huán)境集成開(kāi)發(fā)環(huán)境約束編輯器約束編輯器核生成器核生成器FPGA物理編輯器物理編輯器下載工具下載工具仿真庫(kù)編譯向?qū)Х抡鎺?kù)編譯向?qū)r(shí)序分析器時(shí)序分析器功耗分析器功耗分析器一、概述一、概述 - Xilinx公

16、司軟件平臺(tái)介紹公司軟件平臺(tái)介紹-ISE Foundation軟件 ISE Foundation軟件是Xilinx公司推出的FPGA/CPLD集成開(kāi)發(fā)環(huán)境，不僅包括邏輯設(shè)計(jì)所需的一切，還具有簡(jiǎn)便易用的內(nèi)置式工具和向?qū)?，使得I/O分配、功耗分析、時(shí)序驅(qū)動(dòng)設(shè)計(jì)收斂、HDL仿真等關(guān)鍵步驟變得容易而直觀。一、概述一、概述 - Xilinx公司軟件平臺(tái)介紹公司軟件平臺(tái)介紹-EDK軟件 EDK是Xilinx公司推出的FPGA嵌入式開(kāi)發(fā)工具，包括嵌入式硬件平臺(tái)開(kāi)發(fā)工具（Platform Studio）、嵌入式軟件開(kāi)發(fā)工具（ Platform Studio SDK）、嵌入式IBM PowerPC硬件處理器核、X

17、ilinx MicroBlaze軟處理器核、開(kāi)發(fā)所需的技術(shù)文檔和IP，為設(shè)計(jì)嵌入式可編程系統(tǒng)提供了全面的解決方案。一、概述一、概述 - Xilinx公司軟件平臺(tái)介紹公司軟件平臺(tái)介紹-System Generator軟件 Xilinx公司推出了簡(jiǎn)化FPGA數(shù)字處理系統(tǒng)的集成開(kāi)發(fā)工具System Generator，快速、簡(jiǎn)易地將DSP系統(tǒng)的抽象算法轉(zhuǎn)化成可綜合的、可靠的硬件系統(tǒng)，為DSP設(shè)計(jì)者掃清了編程的障礙。 System Genetator和Mathworks公司的Simulink實(shí)現(xiàn)無(wú)縫鏈接，在Simulink中實(shí)現(xiàn)信號(hào)的建模、仿真和處理的所有過(guò)程。一、概述一、概述 - Xilinx公司軟件平臺(tái)介紹公司軟件平臺(tái)介紹-ChipScope Pro軟件 Xilinx公司推出了在線邏輯分析儀，通過(guò)軟件方式為用戶提供穩(wěn)定和方便的解決方案。該在線邏輯分析儀不僅具有邏輯分析儀的功能，而且成本低廉、操作簡(jiǎn)單，因此具有極高的實(shí)用價(jià)值。 ChipScope Pro既可以獨(dú)立使用，也可以在ISE集成環(huán)境中使用，非常靈活，為用戶提供方便和穩(wěn)定的邏輯分析解決方案，支持Spartan和Virtex全系列FPGA芯片。 ChipScope Pro