計算機計算機組成復習題

1、計算機組成復習題一、填空題1. 設二進制數(shù)X=2100×（0.10101100），用15個二進制位來表示它的浮點數(shù)，階碼用5位，其中階符用2位；尾數(shù)用10位，其中符號用2位（2100中的100為二進制數(shù)）（1）階碼用補碼表示，尾數(shù)用原碼表示的X的機器數(shù)為：階碼00 100 ；尾數(shù)11.10101100 。（2）階碼用移碼表示，尾數(shù)用補碼表示的X的機器數(shù)為：階碼01 100 ；尾數(shù)11.01010100 。3. 微程序控制器的核心部件是存儲微程序的 控制存儲器 ，它一般用ROM構(gòu)成。4. 512K×16的存儲器中，由64K×1的2164RAM芯片構(gòu)成（芯片內(nèi)是4個1

2、28×128結(jié)構(gòu)），問總共需要 128 個RAM芯片，采用分散式刷新，如最大刷新間隔不超過2ms，則刷新信號的周期是 15.6s ；若采用集中式刷新，設讀寫周期為0.1s，存儲器刷新一遍最少用12.8 。刷新計數(shù)器有 7位。5. 微程序控制器中，微程序由若干條 微指令 組成，存放在控制存儲器中；相應指令的第一條微指令的地址由操作碼譯碼得到，之后下一條微指令的地址由 微指令的下址字段 指出。6. 硬布線控制的控制器由邏輯線路直接連線產(chǎn)生全機所需的操作控制命令。7. 虛擬存儲器指的是主存輔存層次，在運行時，CPU根據(jù)程序指令地址生成的地址是邏輯地址（虛地址），該地址經(jīng)過轉(zhuǎn)換形成物理地址（

3、實地址）。8.CPU可以直接訪問 高速緩存（cache） 和 主存 ，但不能直接訪問磁盤和光盤。9. 構(gòu)成運算器的核心部件是 算術(shù)邏輯單元 ，而該核心部件的基本邏輯結(jié)構(gòu)是 超前進位加法器 ，如目前國際流行的SN74181就是這種結(jié)構(gòu)。10. 決定指令執(zhí)行順序的寄存器是 程序計數(shù)器 ，而記錄指令執(zhí)行結(jié)構(gòu)的狀態(tài)的寄存器是 標志寄存器 ，在發(fā)生中斷時，它們將會被保存在 堆棧 中。11. 設基址寄存器內(nèi)容為0400H，PC的內(nèi)容為2000H，則指令的地址碼部分為50H，內(nèi)存中部分單元的內(nèi)容如下： 地址：內(nèi)容 地址：內(nèi)容0050H：1200H 1200H：1550H0400H：1300H 143FH：1

4、03FH0450H：1400H 2050H：2400H1050H：1150H 2400H：0400H1150H：1500H寫出若當前指令為下列各種尋址方式時，操作數(shù)是多少？（1）立即尋址方式：操作數(shù)為 50H 。（2）間接尋址方式：操作數(shù)為 1550H 。（3）基址尋址方式：操作數(shù)為 1400H 。（4）相對尋址方式：操作數(shù)為 2400H 。12. 主存儲器容量為16MB，虛存容量為4GB，則虛擬地址為 32 位，物理地址為 24 位，如果頁面大小為4KB，則頁表的長度為 220 。13. 微程序控制器中，微程序由若干條微指令組成，存放在控制存儲器中；相應指令的第一條微指令的地址由 操作碼譯碼

5、 得到，之后下一條微指令的地址由 微指令的下址字段 指出。14. 設X的符號為Xf，Y的符號為Yf，運算結(jié)果的符號為Sf，則判斷溢出的邏輯表達式為V=，即兩個符號相同的數(shù)相運算，其運算結(jié)果符號相反則溢出。15. 從計算機指令系統(tǒng)設計的角度，可將計算機分為復雜指令集系統(tǒng)計算機和 精簡指令集計算機系統(tǒng) 。16. 假設微處理器的主振頻率為200MHZ，每個指令周期平均為2.5個CPU周期，每個CPU周期平均包括2個主頻周期，則它的平均運算速度近似為 40 MIPS。17. 若采用偶校驗，數(shù)據(jù)0011011的校驗位是 0 。（使原有數(shù)據(jù)中1的個數(shù)為偶數(shù)）18. 某模型機如下圖所示，代表控制信號，

6、22;代表數(shù)據(jù)信號，請在橫線上填入計算機硬件系統(tǒng)基本組成部件的名稱。 ACBDEA是 運算器 B是 控制器 C是 存儲器 D是 輸入設備 E是 輸出設備 CPU19. 在定點運算中，當運算結(jié)果超出 機器數(shù)表達范圍 時稱為溢出，若用雙符號S0´S0的補碼表示，則當S0´S0 為 10或01 時為溢出。20. CPU通常至少有 程序計數(shù)器（PC），指令寄存器（IR），地址寄存器（AR）、數(shù)據(jù)寄存器、程序狀態(tài)字寄存器（PSW）和累加器六個寄存器。二、選擇題1. 組成一個運算器需要多個部件，但下面所列( D )不是組成運算器的部件。A. 狀態(tài)寄存器 B. 數(shù)據(jù)總線 C. ALU D

7、. 地址寄存器2. 存儲周期是指( D )。A. 存儲器的讀出時間B. 存儲器進行連續(xù)讀和寫操作所允許的最短時間間隔C. 存儲器的寫入時間D. 存儲器進行連續(xù)寫操作所允許的最短時間間隔3. 采用寄存器間接尋址方式，則操作數(shù)在 ( A )中。A. 主存 B.寄存器 C. 直接存取存儲器 D. 磁盤4. 在指令格式中，采用擴展操作碼設計方案的目的是 ( C )。A. 減少指令字長度 B. 增加指令字長度C. 保持指令字長度不變而增加指令操作的數(shù)量D. 保持指令字長度不變而增加尋址空間5. 設相對尋址的轉(zhuǎn)移指令占兩個字節(jié)，第一字節(jié)是操作碼，第二字節(jié)是相對位移量（用補碼表示）。每當CPU從存儲器取出第

8、一個字節(jié)時，即自動完成（PC）+1PC。若該指令的地址為2003H，要求轉(zhuǎn)移到200AH地址，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應為 ( A )。A. 05H          B. 06H        C. 07H       D.08H      6. 關(guān)于超前進位加法器，以下敘述錯誤的是（ B ）。A. 超前進位解決的問題是進位的傳遞速度B. 各位的進位不僅與兩個參加

9、操作的數(shù)有關(guān)，還與低位的進位相關(guān)C. 由于各位的操作數(shù)是同時給出的，各進位信號幾乎可以同時產(chǎn)生D. 運算速度高于串行進位加法器7. 某一SRAM 芯片，其容量為1024*8位，除電源和接地端外，該芯片引腳的最小數(shù)目為 ( A )。（SRAM芯片引腳組成：1、電源、地。2、地址線。3、數(shù)據(jù)線。4、控制線。（讀寫線，片選線）A. 20 B. 22 C. 25 D. 308. 計算機的存儲系統(tǒng)是指（ D ）.A. RAM B. ROM C. RAM和ROM D. CACHE、主存和輔存9. 在微程序控制方式中，機器指令和微指令的關(guān)系是 ( B )。A 每一條機器指令由一條微指令來解釋執(zhí)行B 每一條機

10、器指令由一段(或一個)微程序來解釋執(zhí)行C 一段機器指令組成的工作程序可由一條微指令來解釋執(zhí)行D 一條微指令由若干條機器指令組成10. 為使虛存系統(tǒng)有效的發(fā)揮其預期的作用，所運行的程序應具有的特性是 ( A )。A. 該程序不應含有過多的I/O操作 B. 該程序的大小不應超過實際的內(nèi)存容量C. 該程序的大小不應小于實際的內(nèi)存容量 D. 該程序的指令間相關(guān)不應過多11. 相聯(lián)存儲器是按 ( C )進行尋址的存儲器。A. 地址指定方式 B. 堆棧存儲方式C. 內(nèi)容指定方式 D. 地址指定方式和堆棧存儲方式結(jié)合12. 假設微處理器的主振頻率為50MHZ，兩個時鐘周期組成一個機器周期，平均三個機器周期完

11、成一條指令，則它的平均運算速度近似為 ( C )MIPS。A. 2 B. 3 C. 8 D.1513. 下列敘述中，不能反映RISC特征的是 ( D )     。A. 簡單的指令系統(tǒng)                B. 指令長度不可變    C. 執(zhí)行每條指令所需的機器周期數(shù)的平均值小于2  （小于1）   

12、0;  D. 使用微程序控制器   14.  采用增量與下地址結(jié)合方式產(chǎn)生后繼微指令地址，其基本思想是 ( B )。A、 用程序計數(shù)器PC來產(chǎn)生后繼微指令地址B、 通過微指令順序控制字段中由設計者指定或者由設計者指定的判斷字段，控制產(chǎn)生后繼微指令地址；C、 用微程序計數(shù)加MPC來產(chǎn)生后繼微指令地址；D、 通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址。15. 微型機系統(tǒng)中，主機和高速硬盤進行數(shù)據(jù)交換一般采用（ D ）方式。A. 程序中斷方式 B.程序直接控制 C.通道方式 D.直接存儲器存?。―MA）16. 50多年來，計算機系統(tǒng)

13、結(jié)構(gòu)有了很大新發(fā)展，但原則上變化不大，習慣上仍稱之為 D 機。A.牛頓 B.愛因斯坦 C.愛迪生 D. 馮. 諾依曼17.一條指令通常分為兩個部分：_A_和地址碼。 A. 操作碼 B. 微操作碼 C. 控制碼 D. 微地址碼18. 浮點數(shù)的表示范圍和精度取決于 A 。A. 階碼的位數(shù)和尾數(shù)的位數(shù)； B. 階碼采用的編碼和尾數(shù)的位數(shù)；C. 階碼采用的編碼和尾數(shù)采用的編碼；D. 階碼的位數(shù)和尾數(shù)采用的編碼。19. 串行運算器是一種最簡單的運算器，其運算規(guī)則是：按時間先后次序 A 。A. 由低位到高位逐位運算 B. 由高位到低位逐位運算C. 由低位到高位先行進位運算 D. 由高位到低位先行借位運算2

14、0. 浮點數(shù)N=M×RE，若階的基數(shù)R2，則下列補碼 C 為規(guī)格化的數(shù)。A. 0.00101110 B. 1.11001010 C. 1.01010011 D. 0.01001001三、分析計算或設計1. 已知 x=0.1011，y=0.1001 ，用補碼兩位乘法計算x×y (要求過程) 。2.已知 X=2-01×（+0.101101），Y=2+11×（0.100110），求X×Y。（要求階碼用雙符號位移碼表示并運算，尾數(shù)用補碼表示并用補碼二位乘法計算）4. 某計算機的字長為16位，存儲器按字編址，訪存指令如下：15 11 10 9 8 7 0

15、OPMA圖1 指令格式示意圖M值尋址方式M值尋址方式024立即尋址間接尋址相對尋址13直接尋址變址尋址尋址模式表其中OP是操作碼，M定義尋址方式（見表），A為形式地址。設PC和Rx分別為程序計數(shù)器和變址寄存器,字長為16位。問：(1) 該格式能定義多少種指令?(2) 各種尋址方式的尋址范圍為多少字?(3) 寫出各種尋址方式的有效地址EA的計算式。5. 某微程序控制器中，采用直接控制微指令格式。已知全機共有微命令20個，可判斷條件有4個，控制存儲器的容量為12830位。設計微命令的具體格式。6. 某機采用微程序控制方式，微指令字長24位，采用水平編碼控制的微指令格式，采用斷定方式，共有微命令30

16、個，構(gòu)成4個相互排斥類，各包含5個，8個，14個，3個微命令，外部條件3個。1） 控制存儲器的容量應為多少？2） 設計出具體微指令的具體格式。7. 用4K4的動態(tài)RAM芯片設計一個32K8的按字節(jié)單元編址的存儲器。4個32*32存儲矩陣1） 需要多少芯片？2） 該存儲器的刷新地址計數(shù)器應為多少位？ 8.存儲器分布圖如下所示（按字節(jié)編址），現(xiàn)有芯片ROM 8K8和RAM 8K4，設計此存儲系統(tǒng)，將RAM和ROM與CPU連接。 RAM1 0000H1FFFH RAM2 2000H3FFFH 空 4000H5FFFH ROM 6000H7FFFH9. 一個組相聯(lián)地址映像cache由64個存儲塊構(gòu)成，

17、每組包含4個存儲塊。主存包含4096個存儲塊，每塊由8個字組成，每字為32位。存儲器按字節(jié)編址，訪存地址為字地址。1） 寫出cache的地址位數(shù)和地址格式。2） 寫出主存的地址位數(shù)和地址格式。3） 畫出組相聯(lián)地址映像的示意圖。4） 主存地址18AB9H映射到cache 的哪個字塊？10. 某機主存容量為1MB，采用兩路組相聯(lián)方式的Cache容量為64KB，每個數(shù)據(jù)塊為256字節(jié)。CPU要順序訪問地址為20124H，60140H的兩個內(nèi)存單元中的數(shù)。已知訪問開始時前CACHE的第二組（組號為1）中兩塊的主存字塊標記如圖所示。請問：1）寫出cache的地址位數(shù)和地址格式。2）寫出主存的地址位數(shù)和地

18、址格式。組13）上述兩個數(shù)能否從CACHE中讀取，若能，給出實際訪問的CACHE地址；若不能，請說明應該如何做，才能從CACHE中讀?。↙RU算法）。0號塊00100（二進制）1號塊01011（二進制）11.設主存容量為4MB，虛存容量1GB，頁面大小為4KB。1） 寫出主存地址格式。2） 寫出虛存地址格式。3） 頁表長度為多少？12. 設某虛擬存儲器有如下快表放在相聯(lián)存儲器中，其容量為8個存儲單元，問按如下三個虛擬地址訪問，主存的實際地址碼各是多少？若無法形成主存地址，將會如何處理。（均為16進制）頁號本頁在主存起始地址424000025380007960006600004400001580000550000307000015032470128480516頁號頁內(nèi)地址 13. 某計算機字長16位，運算器16位，有16個通用