數(shù)字電子技術(shù)

1、1已知邏輯函數(shù)，的是（ ）。2. 1同或1其結(jié)果是（ 1 ）。3.若要將10KHz的矩形波信號(hào)轉(zhuǎn)換為1KHz的矩形波信號(hào)，應(yīng)采用（十進(jìn)制計(jì)數(shù)器 ）。4. 用5級(jí)觸發(fā)器可以記憶( 16 )種不同的狀態(tài)。5.如圖C.1所示TTL門(mén)電路輸出與輸入之間的邏輯關(guān)系錯(cuò)誤的是（都錯(cuò) ）。ABC圖ABCC.16. 函數(shù)中，符合邏輯相鄰的是 （ ）。7. 輸出端可直接連在一起實(shí)現(xiàn)“線(xiàn)與邏輯功能的門(mén)電路是(OC門(mén) )。8. 已知R、S是2 個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器的輸入端，則約束條件為( AC )。 9. 如圖D1所示由555定時(shí)器組成的電路是 ( 單穩(wěn)態(tài)電路 )。 . 圖【D1】10. 組合邏輯電路特點(diǎn)是什

2、么。答：組合邏輯電路的特點(diǎn)是輸出信號(hào)只是該時(shí)的輸入信號(hào)的函數(shù)，與別時(shí)刻的輸入狀態(tài)無(wú)關(guān)，它是無(wú)記憶功能的,它屬于數(shù)字電路當(dāng)中的一部分，數(shù)字電路分為組合邏輯電路和時(shí)序邏輯電路兩類(lèi)11、邏輯函數(shù)的化簡(jiǎn)方法有（卡諾圖 . 代數(shù)） .12、CMOS集成器件具有的特點(diǎn)答：功耗低CMOS集成電路采用場(chǎng)效應(yīng)管，且都是互補(bǔ)結(jié)構(gòu)，工作時(shí)兩個(gè)串聯(lián)的場(chǎng)效應(yīng)管總是處于一個(gè)管導(dǎo)通，另一個(gè)管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。實(shí)際上，由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗。單個(gè)門(mén)電路的功耗典型值僅為20mW，動(dòng)態(tài)功耗（在1MHz工作頻率時(shí)）也僅為幾mW。工作電壓范圍寬CMOS集成電路供電簡(jiǎn)單，供電電源體積小，基本上不

3、需穩(wěn)壓。國(guó)產(chǎn)CC4000系列的集成電路，可在318V電壓下正常工作。邏輯擺幅大CMOS集成電路的邏輯高電平“1”、邏輯低電平“0”分別接近于電源高電位VDD及電影低電位VSS。當(dāng)VDD=15V，VSS=0V時(shí)，輸出邏輯擺幅近似15V。因此，CMOS集成電路的電壓電壓利用系數(shù)在各類(lèi)集成電路中指標(biāo)是較高的?？垢蓴_能力強(qiáng)CMOS集成電路的電壓噪聲容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著電源電壓的增加，噪聲容限電壓的絕對(duì)值將成比例增加。對(duì)于VDD=15V的供電電壓（當(dāng)VSS=0V時(shí)），電路將有7V左右的噪聲容限。輸入阻抗高CMOS集成電路的輸入端一般都是由保護(hù)二極管和串聯(lián)電阻構(gòu)成

4、的保護(hù)網(wǎng)絡(luò)，故比一般場(chǎng)效應(yīng)管的輸入電阻稍小，但在正常工作電壓范圍內(nèi)，這些保護(hù)二極管均處于反向偏置狀態(tài)，直流輸入阻抗取決于這些二極管的泄露電流，通常情況下，等效輸入阻抗高達(dá)1031011，因此CMOS集成電路幾乎不消耗驅(qū)動(dòng)電路的功率。溫度穩(wěn)定性能好由于CMOS集成電路的功耗很低，內(nèi)部發(fā)熱量少，而且，CMOS電路線(xiàn)路結(jié)構(gòu)和電氣參數(shù)都具有對(duì)稱(chēng)性，在溫度環(huán)境發(fā)生變化時(shí)，某些參數(shù)能起到自動(dòng)補(bǔ)償作用，因而CMOS集成電路的溫度特性非常好。一般陶瓷金屬封裝的電路，工作溫度為-55 +125；塑料封裝的電路工作溫度范圍為-45 +85。扇出能力強(qiáng)扇出能力是用電路輸出端所能帶動(dòng)的輸入端數(shù)來(lái)表示的。由于CMOS集

5、成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當(dāng)CMOS集成電路用來(lái)驅(qū)動(dòng)同類(lèi)型，如不考慮速度，一般可以驅(qū)動(dòng)50個(gè)以上的輸入端?？馆椛淠芰?qiáng)CMOS集成電路中的基本器件是MOS晶體管，屬于多數(shù)載流子導(dǎo)電器件。各種射線(xiàn)、輻射對(duì)其導(dǎo)電性能的影響都有限，因而特別適用于制作航天及核實(shí)驗(yàn)設(shè)備?？煽匦院肅MOS集成電路輸出波形的上升和下降時(shí)間可以控制，其輸出的上升和下降時(shí)間的典型值為電路傳輸延遲時(shí)間的125%140%。接口方便因?yàn)镃MOS集成電路的輸入阻抗高和輸出擺幅大，所以易于被其他電路所驅(qū)動(dòng)，也容易驅(qū)動(dòng)其他類(lèi)型的電路或器件13、時(shí)序邏輯電路包含（ .計(jì)數(shù)器 . 分頻器 ） 14、隨機(jī)存

6、儲(chǔ)器RAM處理數(shù)據(jù)作用答：隨機(jī)存儲(chǔ)器又稱(chēng)作“隨機(jī)存取存儲(chǔ)器（random access memory，RAM）”，是與CPU直接交換數(shù)據(jù)的內(nèi)部存儲(chǔ)器，也叫主存(內(nèi)存)。它可以隨時(shí)讀寫(xiě)，而且速度很快，通常作為操作系統(tǒng)或其他正在運(yùn)行中的程序的臨時(shí)數(shù)據(jù)存儲(chǔ)媒介。存儲(chǔ)單元的內(nèi)容可按需隨意取出或存入，且存取的速度與存儲(chǔ)單元的位置無(wú)關(guān)的存儲(chǔ)器。這種存儲(chǔ)器在斷電時(shí)將丟失其存儲(chǔ)內(nèi)容，故主要用于存儲(chǔ)短時(shí)間使用的程序。 按照存儲(chǔ)單元的工作原理，隨機(jī)存儲(chǔ)器又分為靜態(tài)隨機(jī)存儲(chǔ)器（英文：Static RAM，SRAM)和動(dòng)態(tài)隨機(jī)存儲(chǔ)器（英文Dynamic RAM，DRAM)。15、三態(tài)門(mén)具有什么作用答：輸出高阻 作傳輸

7、總線(xiàn) 16. 卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)要使用什么答：首先把邏輯函數(shù)表達(dá)式展開(kāi)成最小項(xiàng)表達(dá)式，然后在每一個(gè)最小項(xiàng)對(duì)應(yīng)的小方格內(nèi)填“1”，其余的小方格內(nèi)填“0”就可以得到該邏輯函數(shù)的卡諾圖。17、組合邏輯電路包含（. 編碼器 . 譯碼器 ） 18、半導(dǎo)體存儲(chǔ)器按照讀寫(xiě)功能分類(lèi)，分為（ 只讀存儲(chǔ)器（ROM）·隨機(jī)存儲(chǔ)器（RAM） ）19.利用集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法，常采用（反饋清零 反饋置數(shù) ）20.觸發(fā)器具有的特點(diǎn)（ ）使用觸發(fā)器有如下特點(diǎn)：1. 自動(dòng)執(zhí)行。觸發(fā)器在對(duì)表的數(shù)據(jù)作了任何修改（比如手工輸入或者應(yīng)用程序的操作）之后立即被激活。2. 級(jí)聯(lián)更新。觸發(fā)器可以通過(guò)數(shù)據(jù)庫(kù)中的相

8、關(guān)表進(jìn)行層疊更改，這比直接把代碼寫(xiě)在前臺(tái)的做法更安全合理。3. 強(qiáng)化約束。觸發(fā)器可以引用其它表中的列，能夠?qū)崿F(xiàn)比CHECK約束更為復(fù)雜的約束。4. 跟蹤變化。觸發(fā)器可以阻止數(shù)據(jù)庫(kù)中未經(jīng)許可的指定更新和變化。5. 強(qiáng)制業(yè)務(wù)邏輯。觸發(fā)器可用于執(zhí)行管理任務(wù)，并強(qiáng)制影響數(shù)據(jù)庫(kù)的復(fù)雜業(yè)務(wù)規(guī)則。21.三態(tài)輸出門(mén)的三個(gè)輸出狀態(tài)分別是（.高電平 低電平 .高阻 ） 圖中有的最小項(xiàng)、無(wú)關(guān)項(xiàng)。23.n個(gè)輸入端的二進(jìn)制譯碼器最小項(xiàng)輸出有（2n個(gè) ）。 24.根據(jù)用途分，存儲(chǔ)器分為兩大類(lèi)。是（只讀存儲(chǔ)器（ROM）·隨機(jī)存儲(chǔ)器（RAM） ）。25.A/D轉(zhuǎn)換器是轉(zhuǎn)換( 模擬量 數(shù)字量 ) 26.十進(jìn)制數(shù)236

9、對(duì)應(yīng)的二進(jìn)制數(shù)是（ 1000000 ）27.最簡(jiǎn)與或表達(dá)式的標(biāo)準(zhǔn)是（ 與項(xiàng)最少 與項(xiàng)中變量數(shù)最少 ）。28對(duì)十個(gè)信號(hào)進(jìn)行編碼，則轉(zhuǎn)換成的二進(jìn)制代碼可以有（ 2） 種類(lèi)。29. A/D轉(zhuǎn)換器主要技術(shù)指標(biāo)有（ 絕對(duì)準(zhǔn)確度 模擬誤差 .轉(zhuǎn)換時(shí)間 .分辨率）。30.一個(gè)16K×4的存儲(chǔ)系統(tǒng)具有存儲(chǔ)單元數(shù)量（M=16 65536 ）。31.。32.。33.；。34.。35、觸發(fā)器電路如圖C.3所示，設(shè)各觸發(fā)器初始狀態(tài)為0，試畫(huà)出在CP作用下觸發(fā)器的和的輸出波形。 圖C.3為JK觸發(fā)器中，J=K=1，為觸發(fā)器，（翻轉(zhuǎn)），（CP下降沿到來(lái)時(shí)有效）。為JK觸發(fā)器中，根據(jù)特性方程有（翻轉(zhuǎn)）（CP上升沿

10、到來(lái)時(shí)有效）。和波形如圖【解C6】。圖【解C6】36、試用同步十進(jìn)制計(jì)數(shù)器74LS162的同步置0功能，組成一個(gè)四十二進(jìn)制計(jì)數(shù)器?？墒褂帽匾T(mén)電路，邏輯功能示意圖如圖C.5所示。圖C.5、 畫(huà)邏輯圖。如圖【解C8】。37、設(shè)計(jì)一個(gè)4人表決電路。當(dāng)表決某一提案時(shí)，多數(shù)人同意，提案通過(guò)；如兩人同意，其中一人為董事長(zhǎng)時(shí)，提案通過(guò)。用與非門(mén)實(shí)現(xiàn)。分析設(shè)計(jì)要求，列出真值表。 設(shè)表決的4人為A、B、C、D,A為董事長(zhǎng)。同意提案時(shí)用1表示，不同意時(shí)用0表示。表決結(jié)果為Y，提案通過(guò)用1表示，否則為0。真值表【解D4】。表【解D4】輸入輸出輸入輸出ABCDYABCDY0000010000000101001100100101